專利名稱：在半導(dǎo)體或電介質(zhì)晶片上制作的系統(tǒng)級封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有高密度互連并采用集成電路工藝制作在半導(dǎo)體或者電介質(zhì)晶片上的多芯片電子模塊的構(gòu)思及制作。這種集成電路和其他元件的封裝可以被描述成系統(tǒng)級封裝(a system on apackage)，相比于單個(gè)完整集成芯片或傳統(tǒng)的多芯片模塊能提供技術(shù)和經(jīng)濟(jì)上的優(yōu)勢。
背景技術(shù)：
在將集成半導(dǎo)體電路元件如集成電路芯片和其他無源的和有源的電器件組裝成一個(gè)完整單元時(shí)，這些元件被典型地安裝在可以提供元件之間互連的電子封裝中。電子封裝典型地提供了比起集成電路芯片內(nèi)部可得到的低得多的互連密度和布線密度。因此許多不同的功能常常被盡可能地合并在單個(gè)的集成電路芯片里以便利用密集的多層芯片布線來最大化整個(gè)單元的功能和性能。因?yàn)橛蓡卧獔?zhí)行的功能復(fù)雜性增加，芯片的尺寸典型地增加。
因?yàn)榧呻娐沸酒某叽缱兇?，符合要求的芯片的產(chǎn)量在典型的制作工藝中呈指數(shù)下降并且芯片的成本增加超過可接受的極限。此外，不同部分的芯片必須都用同樣的制作工藝，典型地導(dǎo)致困難的折衷。例如，采用折衷的工藝將邏輯和存儲電路合并到同一個(gè)芯片，相對于使用對于各自類型的電路的最優(yōu)的工藝技術(shù)，使邏輯性能和存儲密度退化。集成許多不同的功能到單個(gè)芯片也大大的增加設(shè)計(jì)時(shí)間。通過使用許多的共同連接到電子封裝的較小的芯片，這些問題能被避免，但因?yàn)榈湫头庋b的互連能力較低，因此性能可能降低。
在本領(lǐng)域已經(jīng)有一些努力，如美國專利第6,025,638號所說明的，發(fā)展提供較大的互連密度的電子封裝。該方法使用復(fù)雜的制作工藝，該工藝使用沒有被作為半導(dǎo)體芯片或者封裝制作部分典型地實(shí)際應(yīng)用的材料和工藝。
除了芯片尺寸和劃分(partitioning)上的考慮之外，也考慮選擇被普遍地實(shí)際應(yīng)用的、被適當(dāng)描述、不昂貴和簡單的電子封裝材料和工藝。在2000年第50屆IEEE電子元件和技術(shù)會議的會議錄第1455-1459頁、Matsuo等人名為“Silicon InterposerTechnology For High-Density Package”的出版物中，討論對于這樣考慮的理解；其中推動(dòng)使用在單個(gè)芯片上連接硅插入物。
在電子封裝能力技術(shù)上有清楚的需要，該封裝能力的作用是在芯片之間提供高互連和布線密度，而且將允許使用涉及通?？梢缘玫降闹谱鞴に嚭凸ぞ叩暮唵渭夹g(shù)來制作封裝。

發(fā)明內(nèi)容
在本發(fā)明中，半導(dǎo)體晶片如硅或者電介質(zhì)如玻璃被作為電子模塊封裝襯底使用。穿過晶片的導(dǎo)電通路孔以及高密度、之間和內(nèi)部(inter and intra)的芯片觸點(diǎn)和布線采用傳統(tǒng)的硅晶片處理工具和本領(lǐng)域可得到的工藝制作?？梢赃x擇與其上安裝的芯片熱膨脹系數(shù)相近的襯底。穿過襯底的通路孔的使用提供到封裝層次下一級的高密度連接，允許電源和信號的短路徑，并且改善電源和地的配置。


圖1是本發(fā)明的封裝的橫截面描述，說明帶有通路孔和表面電路、支撐兩個(gè)集成電路芯片的模塊。
圖2是成為一組模塊襯底的過程中晶片的俯視圖，以及模塊、布線和通路孔位置的示例設(shè)計(jì)。
圖3是圖2中部分沿線3---3的晶片橫截面描述，說明到深度“D”的通路孔的局部構(gòu)成。
圖4是圖3晶片部分的進(jìn)一步局部產(chǎn)物的橫截面描述，說明布線圖案、通路孔連接和電氣絕緣特征。
圖5是沿圖2的點(diǎn)線切塊的有四個(gè)集成電路的模塊的俯視圖。
圖6是沿圖5中模塊的圖5中線6---6的橫截面圖，顯示放置于襯底上的芯片、芯片連接觸點(diǎn)、之間和內(nèi)部的模板布線和通路孔。
圖7是在用球觸點(diǎn)(ball contact)安裝到外部封裝襯底之后如圖6所示的模板的橫截面圖。
具體實(shí)施例方式
本發(fā)明提供一種具有半導(dǎo)體或電介質(zhì)襯底的電子封裝，該電子封裝具有從一面到另一面的電氣絕緣導(dǎo)電通路孔和在一面或兩面的高密度導(dǎo)電布線及觸點(diǎn)。
為了清楚簡單的解釋，本說明書對于襯底和使用工藝將集中圍繞材料硅。
低電導(dǎo)率的晶片形式的硅是作為襯底的滿意的材料。采用已經(jīng)良好發(fā)展的用來制作集成電路布線的工藝，能夠在這樣的襯底上容易地制作高密度。此外可以選擇這種材料的襯底使其有與集成電路元件相匹配的熱膨脹系數(shù)，使得最小化芯片與硅封裝模塊之間的熱應(yīng)力。穿過襯底的導(dǎo)電通路孔的使用允許高連接密度，并且提供用于連接電源層和信號層的短路徑，因此提高了封裝的電氣性能。
參考圖1，其中顯示了由集成電路2組成的本發(fā)明的模塊的橫截面描述，顯示了其中的兩個(gè)連接到硅襯底3上的集成電路，反過來所述襯底具有通路孔4和表面電路5。顯示了3個(gè)通路孔4，分別由導(dǎo)電部分6組成，可選地導(dǎo)電部分6由電氣絕緣層7包圍，電氣絕緣層7在填充導(dǎo)電材料組成導(dǎo)電部分6之前通過氧化穿過硅襯底3的通路孔壁而產(chǎn)生。在當(dāng)襯底3是電介質(zhì)比如玻璃的情況下，通路孔外圍的電氣絕緣層的提供將是不必要的。通路孔4分布遍及襯底3的區(qū)域以便提供到表面電路5的短距離外部電氣連接。可以有多個(gè)導(dǎo)電層和絕緣層的電路5，提供了與集成電路相當(dāng)?shù)牟季€密度，比在電子封裝上建立的典型布線密度要大得多。電路5提供芯片內(nèi)部、芯片之間和封裝的外部連接。
襯底部分3可以由如圖2所示較大的晶片的部分制作。圖2是組成一組封裝襯底的過程中硅晶片的俯視圖，以及模塊、布線和和通路孔位置的示例設(shè)計(jì)。圖3和圖4顯示沿3---3線的圖2晶片的局部描述。圖3描述在刻蝕、絕緣和填充通路孔到深度D之后的晶片。圖4描述在形成表面布線圖案和對晶片減薄以暴露延伸穿過晶片的通路孔背面后隨后過程中的晶片。
參考圖2，可從生長晶體剛玉(boule)上切割下的晶片20被布置成由點(diǎn)線22定義的模塊襯底23-28。沿點(diǎn)線22未來的切塊操作被使用來分離這些模塊。高密度布線和互連工藝被使用來產(chǎn)生對于各區(qū)域23-28個(gè)性化(personalized)的布線29，僅僅顯示了模塊27的布線。從個(gè)性化的布線到集成電路芯片的連接被通常標(biāo)為元件30。
參考圖3，是沿著圖2中線3---3的部分橫截面描述，通路孔被刻蝕到深度D?？涛g的深度可以是整個(gè)晶片的厚度或可以像這里描述的更薄?？涛g深度D用來建立襯底的最終厚度。可選地，刻蝕的孔可以提供給電氣絕緣，如通過生長氧化襯層7在硅上發(fā)生的那樣。然后可以用導(dǎo)體金屬6填充孔4，所述導(dǎo)體金屬6可以突出于表面10上并可以用化學(xué)機(jī)械拋光使其與表面10齊平。
參考圖4，是進(jìn)一步的橫截面描述，高密度布線5已經(jīng)被制作到晶片的表面上。該布線可以由一個(gè)或更多金屬層以及所需的電介質(zhì)層和通路孔組成，可以與襯底通路孔內(nèi)的金屬6接觸。此外，晶片20的下表面40已經(jīng)被采用諸如研磨或化學(xué)機(jī)械學(xué)拋光等技術(shù)腐蝕成距表面10的尺寸為D，暴露出具有金屬填充物6的通路孔4的底部。球金屬接觸現(xiàn)在可以用來形成表面40中的金屬填充6的外部連接。
依照本發(fā)明，模塊中的布線可以形成集成電路和安裝于其上的其他元件內(nèi)部和之間的連接從而組合成功能性電路，直到完整的系統(tǒng)。參考圖5-7，對于前面圖中的相似部分采用同樣的參考數(shù)字，在圖5中進(jìn)一步說明從晶片如圖2的20沿線22切出、具有芯片內(nèi)布線29和芯片間布線31的四個(gè)集成電路模塊如圖2的27的俯視圖。圖6是沿著圖5的線6---6切割的模塊例如圖5的27的橫截面圖，顯示四個(gè)芯片如圖1的2，所述芯片采用本領(lǐng)域公知的高密度的金屬鑲嵌(damascene)類型的連接50連接到襯底3上的高密度布線5。更進(jìn)一步地，在圖7中，顯示了七個(gè)球金屬觸點(diǎn)51，提供到外部類型電路如印刷電路板元件52的外部接觸。
作為考慮到包括本發(fā)明實(shí)踐的示例，下面與圖中的參考數(shù)字相關(guān)聯(lián)提供例子。低電導(dǎo)率的硅晶片被用為襯底3?？?通過在上表面10的刻蝕掩膜在襯底晶片3中刻蝕成通路孔，孔4刻蝕到深度D，在晶片的下表面40采用如研磨或化學(xué)機(jī)械學(xué)拋光技術(shù)被移除之后留下制作和使用中用于物理支撐的足夠材料?？涛g可以使用大約5-30微米每分鐘的高速率，以便達(dá)到實(shí)用的加工時(shí)間。一旦孔4形成，內(nèi)壁可以被氧化7，以提供電氣絕緣和如果在特定應(yīng)用中需要提供擴(kuò)散勢壘。開孔然后被填充金屬6比如銅。通路孔的大小慣例在25-50微米?；瘜W(xué)機(jī)械學(xué)拋光技術(shù)在表面10上被使用確保通路孔周圍的平整度。
高密度布線5被制作在表面10上。電路5可以有多層的互連層，使用在半導(dǎo)體芯片制作中已知的技術(shù)制作。電路5可以包括芯片間的布線如圖5元件31所示，和芯片內(nèi)的布線如圖2元件29所示。芯片連接觸點(diǎn)可以用如焊料技術(shù)和擴(kuò)散鍵合的技術(shù)制作。
硅晶片于是可以被減薄如圖4所示，從而在表面40上建立尺寸D填充6絕緣7的通路孔4。減薄步驟可以在更早的工藝中實(shí)施。本領(lǐng)域公知的球類型51冶金(metallurgy)用來與外部布線部分52接觸。球冶金允許有簡單的溫度漂移和停留的接觸并且屬于常用的工藝范圍(process windows)。接觸可以被制作在布線5的表面上到50類型需要處的觸點(diǎn)上。晶片于是可以被沿著圖2的線22切割成模塊。
具有導(dǎo)電通路孔的硅襯底的使用比本領(lǐng)域已知的其它封裝提供了一些優(yōu)勢。用于在硅晶片上制作布線而良好建立起的技術(shù)使得容易制作比在其他襯底上達(dá)到的高得多的布線密度。硅有高的熱導(dǎo)率而且它的熱膨脹系數(shù)與可安裝于其上的、基于硅的集成電路一致。在遍及模塊區(qū)域范圍內(nèi)的通路孔的位置可以被選擇，在電源和信號配置方面有優(yōu)勢，并且進(jìn)一步具有靈活的芯片尺寸、布線構(gòu)造和制作工藝。
已經(jīng)描述的是具有支撐襯底的電子封裝，襯底由硅晶片或者其他合適的半導(dǎo)體或電介質(zhì)組成，所述封裝在襯底表面上有導(dǎo)電通路孔和高密度的芯片間和芯片內(nèi)的觸點(diǎn)和布線，在其上安裝集成電路并且通過相對面連接到低密度高功率輸出電路。
權(quán)利要求
1.一種集成電路封裝，其中包括集成電路元件的器件互連成功能性單元，并且隨后連接到電源和信號外部電路，特征在于該集成電路封裝包括由選自半導(dǎo)體和電介質(zhì)組的材料組成的襯底部件，所述襯底具有第一和第二基本平行面，所述襯底具有位于所述第一和第二基本平行面中所述第一面上的高密度布線，所述襯底具有從所述基本平行面中所述第一面到所述第二面穿過所述襯底的至少一個(gè)通路孔部件，包括至少一個(gè)所述集成電路部件的至少一個(gè)所述器件位于所述襯底的所述第一和第二平行面中所述第一面上，并且之間和之內(nèi)包括所述至少一個(gè)經(jīng)由所述高密度布線連接的通路孔，以及，至少一個(gè)位于所述第一和第二平行面中所述第二面上并連接到至少一個(gè)所述通路孔部件的外部密度電路連接。
2.權(quán)利要求1的改進(jìn)，其中所述襯底部件和至少一個(gè)所述集成電路部件具有匹配的特定膨脹溫度系數(shù)。
3.權(quán)利要求1的改進(jìn)，其中所述至少一個(gè)位于所述第一和第二平行面中所述第二面上并連接到至少一個(gè)所述通路孔部件的外部密度電路連接包括球冶金。
4.權(quán)利要求1的改進(jìn)，其中所述通路孔部件是銅、鎳和鋁中的至少一種。
5.將集成電路元件制成功能性電路單元并隨后將所述單元連接到電源和信號外部電路的方法，包括以下步驟提供具有第一和第二基本平行面的襯底部件，所述第一和第二基本平行面由第一厚度尺寸分開，在所述襯底的所述第一面中形成用于通路孔的孔圖案，達(dá)到小于所述第一厚度尺寸的深度，采用導(dǎo)體材料填充所述通路孔，平面化所述襯底的所述第一面，所述襯底包括所述填充的通路孔，在所述襯底的所述第一面上應(yīng)用高密度電路，所述應(yīng)用步驟連續(xù)地包括從所述襯底的所述第一面上的所述通路孔提供到所述電路的觸點(diǎn)，在所述高密度電路的露出面中提供觸點(diǎn)，用于連接到所述集成電路元件，從所述襯底的所述第二面上去除材料，從而露出所述導(dǎo)體填充的通路孔，在所述高密度電路上放置每一個(gè)所述至少一個(gè)集成電路部件并與之接觸，以及，在所述襯底的所述第二面中使每一個(gè)所述露出的通路孔接觸到外部電源和信號電路。
6.權(quán)利要求5的互連方法，其中所述襯底的材料是硅。
7.權(quán)利要求6的互連方法，包括在采用金屬填充所述通路孔的步驟之前在所述通路孔的壁上提供一層絕緣的步驟。
8.權(quán)利要求7的互連方法，其中所述絕緣是選自氧化硅、氮化硅、鉭和氮化鉭組的材料。
9.權(quán)利要求6的互連方法，其中所述通路孔采用選自銅、鎳和鋁組的至少一種金屬來填充。
10.權(quán)利要求6的互連方法，其中所述接觸到電源和信號外部電路包括球冶金觸點(diǎn)。
11.在彼此互連集成電路元件并連接到外部電路時(shí)，該封裝方法包括以下步驟提供絕緣襯底部件，所述襯底部件具有第一和第二基本平行面，所述襯底具有導(dǎo)體填充的通路孔的圖案，每個(gè)通路孔在所述第一和所述第二面上露出，在所述襯底的所述第一和第二面上應(yīng)用至少一層高密度電路，以及到所述露出的通路孔的外部連接，將所述集成電路元件放置在并連接到所述襯底的所述第一面之上的所述高密度電路上，以及，在所述襯底的所述面中所述第二面上對每一個(gè)所述露出的通路孔應(yīng)用觸點(diǎn)，連接到電源和信號外部電路。
12.權(quán)利要求11的互連方法，在提供導(dǎo)體填充的通路孔的圖案的所述步驟中，包括在每一個(gè)通路孔處提供電氣絕緣，每一個(gè)所述通路孔在所述第一和所述第二襯底面上露出。
13.權(quán)利要求11的互連方法，其中所述襯底是硅襯底。
14.權(quán)利要求13的互連方法，其中所述電氣絕緣是在采用金屬填充之前在所述通路孔的壁上的氧化。
15.權(quán)利要求14的互連方法，其中連接到電源和信號外部電路的所述觸點(diǎn)包括球冶金。
全文摘要
一種具有導(dǎo)電通路孔的半導(dǎo)體或電介質(zhì)晶片，在集成電路封裝結(jié)構(gòu)中被用作襯底，其中高密度芯片間和芯片內(nèi)觸點(diǎn)和布線被設(shè)置在集成電路的襯底表面上，并且通過相對面接觸外部的信號和電源電路。采用例如硅的襯底使得能夠采用本領(lǐng)域的傳統(tǒng)工藝，以提供高布線密度并與集成電路中任意的硅芯片的熱膨脹系數(shù)一致。采用穿過襯底的通路孔允許在硅襯底上高密度連接，并且提供連接電源層和信號層的短路徑。
文檔編號H01L25/04GK1505838SQ02809044
公開日2004年6月16日 申請日期2002年4月17日 優(yōu)先權(quán)日2001年4月19日
發(fā)明者喬治·L·肖, 約翰·哈羅德·麥格萊恩, 喬治 L 肖, 哈羅德 麥格萊恩 申請人:國際商業(yè)機(jī)器公司