專利名稱：在充作基板之基礎芯片上具至少一半導體芯片之半導體組件及制造該組件之方法
技術領域：
本發(fā)明系關于一種在充作基板之基礎芯片上具至少一半導體芯片之半導體組件，本發(fā)明亦系關于制造此種形式的半導體組件之方法。
許多半導體組件包括電路部件，這些電路部件必須以不同技術被制造，例如，邏輯電路與內(nèi)存電路合并，邏輯電路必須使用與簡單結構的內(nèi)存芯片之制造方法。類似的情況應用于電力開關與其驅動器合并的情況下。此種形式的半導體組件被裝設做為在基板上彼此鄰接的兩個封裝集成電路，芯片的其中一則包括如內(nèi)存，然而，另一集成電路包括驅動器的所有組件，集成電路的電連接經(jīng)由基板進行，然而，基于此原則制造的半導體組件相當大及需要相當大數(shù)目的方法步驟以進行其制造。
或者，已知對所有要以單一半導體基板形成的所有電路組件，雖然統(tǒng)合所有電路組件于半導體基板的半導體組件需要些微空間，其為復雜進行的及制造昂貴的。
本發(fā)明目的為訂定一種具至少兩個由不同技術制造的功能電路的半導體組件，且達到盡可能簡單及不昂貴的組合之整體目的。而且，制造此種形式的半導體組件，其可同樣地以相同方式被使用，之方法被訂定。
此目的可藉由權利要求1及12的特征達到。個別有利細節(jié)可由相依權利要求得知。
本發(fā)明提出在充作基板之基礎芯片上具至少一半導體芯片之半導體組件，在此情況下該至少一半導體芯片及該基礎芯片具金屬接觸區(qū)域，在此情況下該至少一半導體芯片關于該基礎芯片以一種方式對準，此方式為該至少一半導體芯片及該基礎芯片的交互經(jīng)指定接觸區(qū)域彼此面對且該交互面對區(qū)域以電傳導方式彼此連接。在此情況下，在該至少一半導體芯片的個別接觸區(qū)域及與之連接的該基礎芯片的接觸區(qū)域間的距離少于10微米。一種不昂貴及亦于制造的半導體組件藉由含由第一技術制造的組件之基礎芯片而為可能，且該至少一半導體芯片含由第二技術制造的組件。
本發(fā)明因而提出一種半導體組件，其中半導體芯片以兩層堆棧，此組合足以涵蓋需要不同技術的最普通的應用，根據(jù)本發(fā)明，該至少一半導體芯片及該基礎芯片彼此直接”面對面”地接觸。所以，在這兩個集成電路間的必需接觸可由單一步驟進行。
若必要，許多半導體芯片亦可被裝設及與該基礎芯片接觸，該半導體芯片接著在該基礎芯片上一接著另一地排列。
在較佳細節(jié)中，該基礎芯片較該半導體芯片或該許多半導體芯片具較大的表面積含量。在此情況下，與該半導體組件外部接觸之接觸組件于未被覆蓋的該基礎芯片之區(qū)域被提供。該接觸組件可以如黏合墊片被形成，它們可接著被用于經(jīng)由黏結電線黏結該半導體組件于基板的相對應接觸組件，該半導體組件裝設于其上。
根據(jù)本發(fā)明，僅該基礎芯片具接觸組件，相反地，裝設于該基礎芯片的該半導體芯片不具此種接觸組件，至外界的電接觸藉由該基礎芯片及其接觸組件被建立。裝設于該基礎芯片的該至少一半導體芯片不具任何接觸組件之事實使得該半導體芯片可被制做的非常小，此使得顯著增加在晶圓上的面積利用率為可能的。此外，免除每一集成電路的個別封裝之提供為可能，彼此接觸的集成電路可在單一封裝內(nèi)被容納。
提供外部接觸的該接觸組件之表面積含量較佳為大于該接觸區(qū)域的表面積含量，藉由此該基礎芯片及該至少一半導體芯片被電連接，結果，該半導體組件的面積及體積的最適應用被確保，因僅相當少的接觸組件必須被提供于該基礎芯片。因該半導體芯片及該半導體芯片彼此”面對面”地接觸，非常小的接觸區(qū)域可被提供用于此。
根據(jù)本發(fā)明觀念，該基礎芯片包括面積集中的結構，然而該至少一半導體芯片包括復雜的邏輯結構。該基礎芯片包括可以較不昂貴技術所制造的組件，因在此情況下該基礎芯片每晶圓的較低比率不為如此決定性的。該基礎芯片可包括如開關、ESD結構、總線線路、測試電路、感應器及其類似對象。其結果表示一種裝設于其上的該半導體芯片的主動的、智能基板，該基礎芯片較佳為盡可能具較少金屬層，以使得簡單及不昂貴的制造為可能。
相反地，該半導體芯片包括復雜的邏輯結構及具較大數(shù)目的金屬層。因此種形式的半導體芯片的制造為更復雜的，及結果為更昂貴的，希望使得這些半導體芯片盡可能小。藉由所提出的該半導體組件此期望可被達到。
在本發(fā)明進一步發(fā)展，該至少一半導體芯片可被研磨為薄的，此產(chǎn)生最適總高度的半導體組件。
在另一細節(jié)中，提供該半導體芯片以二或更多層的芯片堆棧形成，該芯片堆棧較佳為以三度空間的集成系統(tǒng)形成，此允許高度復雜的集成電路以相當小的體積被實現(xiàn)。以三度空間集成系統(tǒng)所形成的芯片堆?？捎扇鏦Q 96/01497形成，此文件亦敘述此種形式的芯片堆棧之制造方法。
在該集成電路間的電及機械連接可由擴散-焊接技術<SOLID>方法達到，其為本身已知。使用此種連接技術，少于10微米的距離可被達到。在較佳具體實施例的情況下，此距離至多為僅一半大，或是更佳為僅四分之一大。在該接觸區(qū)域間2微米的典型距離，及同時高接觸密度結果可被達到。
為達到在此整個表面積的連接，除了接觸區(qū)域外，該至少一半導體芯片黏著地接至該基礎芯片或者除了該金屬接觸區(qū)域外，還提高一種進一步金屬區(qū)域，其在相同方法步驟被焊接至一種相反放置的進一步金屬區(qū)域，在此步驟中，該接觸區(qū)域亦以電傳導方式連接至另一，此可藉由擴散-焊接的經(jīng)訂定方法發(fā)生。結果，在該接觸區(qū)域間的電傳導連接被產(chǎn)生于該至少一半導體芯片及在該基礎芯片及同時相對應連接在該進一步金屬區(qū)域<其最初提供用于機械連接>間被產(chǎn)生，亦可理解該進一步金屬區(qū)域擔任額外電功能，該進一步金屬區(qū)域可接著被用做額外電接線層。在連續(xù)進一步金屬區(qū)域的情況下，其可擔任在該基礎芯片及該至少一半導體芯片的電子組件間屏蔽層的功能，此使得其可以簡單方式去耦合在彼此連接的集成電路的組件。
除了擴散-焊劑層，該至少一半導體芯片及該基礎芯片的個別接觸區(qū)域亦可藉由焊球連接以提供電接觸。在此情況下，在該至少一半導體芯片及該基礎芯片，由該接觸區(qū)域及/或該進一步金屬區(qū)域所占據(jù)的區(qū)域外之間較佳為具一填充層，以提供該組合的額外機械穩(wěn)定性，此填充層已知為”充填底膠”。
以上所述根據(jù)本發(fā)明制造半導體組件之方法包括下列步驟在晶圓層，該接觸區(qū)域被個別地在該半導體芯片及該基礎芯片上產(chǎn)生。在下一步驟，該半導體芯片，其為那些裝設在該基礎芯片上的集成電路，被個別地與該晶圓組合分開。接著，在每一基礎芯片的至少一半導體芯片以一種方式接觸，此方式使得該至少一半導體芯片及該基礎芯片的交互經(jīng)指定接觸區(qū)域彼此面對且該交互面對接觸區(qū)域以電傳導方式彼此連接。之后，包括該至少一半導體芯片及該基礎芯片的組合被個別地與該晶圓組合分開。所有預處理步驟，如不同金屬化層的沉積，藉由微影的其結構化等等，接著以晶圓方法被不昂貴地進行。在進行以上所述的方法步驟后，以一置于另一上面排列的該集成電路可被封裝或直接裝設于基板上。
在此情況下該接觸區(qū)域的產(chǎn)生包括一系列經(jīng)結構化金屬層的施用，這些金屬層包括黏著層、擴散阻擋層及可焊接金屬層。該可焊接金屬層較佳為以濺鍍或電化學加強被施用，接觸較佳為由在焊接期間施以一接觸壓力而與在該基礎芯片的該半導體芯片接觸，在開始提及的擴散-焊接方法被較佳地用于此目的。
根據(jù)本發(fā)明制造半導體組件的實例之更精確敘述以下列圖式為基礎被提供，其中

圖1顯示根據(jù)本發(fā)明半導體組件的第一示例具體實施例，圖2a顯示在與在基礎芯片的半導體芯片接觸前根據(jù)本發(fā)明半導體組件的根據(jù)本發(fā)明第二示例具體實施例，圖2b顯示由圖2a該基礎芯片的另一種結構，圖3顯示在不同方法步驟期間接觸區(qū)域及金屬組件至該基礎芯片之施用，圖4顯示在不同方法步驟期間接觸區(qū)域至該基礎芯片之施用的第二示例具體實施例，圖5顯示接觸區(qū)域及金屬組件至該基礎芯片之施用的第三示例具體實施例，及圖6顯示接觸區(qū)域及進一步金屬組件至該基礎芯片之施用的第四示例具體實施例。
圖1以截面區(qū)段顯示根據(jù)本發(fā)明半導體組件的第一示例具體實施例。一種半導體芯片20被裝設于一種基礎芯片10上，該基礎芯片10及該半導體芯片20皆具接觸區(qū)域。該半導體芯片20以一種方式向該基礎芯片對準使得交互經(jīng)指定接觸區(qū)域彼此面對且以電傳導方式彼此連接。在圖1中與經(jīng)指定接觸區(qū)域的電連接藉由焊球30產(chǎn)生，這些焊球系位于個別接觸區(qū)域之間且在每一情況焊接至這些接觸區(qū)域。為達到更大的機械穩(wěn)健性，中間空間以填充層31填充。
如可由圖1良好所見，該基礎芯片遠大于該半導體芯片20，該基礎芯片較佳為由較不昂貴技術制造，因在此情況下該基礎芯片每晶圓的較低比率不為如此決定性的。例如，該基礎芯片可包裝開關、ESD結構、總線、測試電路及感應器。在與該半導體芯片20的相同側，接觸組件12被裝設于該基礎芯片10上，在圖1的截面區(qū)段表示中，僅一接觸組件12為可見的，該接觸組件12被制造的遠較該接觸區(qū)域為大及用做進行與該半導體組件的外部接觸，例如，連結電線可被連結于該接觸組件12。
根據(jù)本發(fā)明半導體組件具由較昂貴技術所制造的該半導體芯片20不必要具任何大的接觸組件之優(yōu)點，此允許特別小區(qū)域的該半導體芯片20可被達到，此造成在晶圓上的面積利用率之增加。如可由圖1所見，該半導體芯片20在與該基礎芯片10電接觸前亦不必要封裝于封裝內(nèi)，該接觸為”面對面”地。在該基礎芯片與該半導體芯片20間的接觸建立后，可理解要以封裝圍繞該組件，不消說，如圖1所示，該組合亦可被機械地直接連接至基板。
圖2a以截面區(qū)段顯示根據(jù)本發(fā)明半導體組件的第二示例具體實施例，其特征在于電及機械連接的特別好的及不昂貴的方法。在第2圖的本實例中該電及機械連接由擴散-焊接方法<SOLID方法>進行，該方法被敘述于下。
一系列經(jīng)結構化金屬層被施用于該基礎芯片10及該半導體芯片20的表面，這些金屬層包括一系列的黏著層、擴散阻擋層及可焊接金屬層，例如，10至100奈米厚的TiW<鈦-鎢>層及1000至2000奈米厚的Cu<銅>層可被提供。在此情況下，該TiW層合并擴散阻擋層及黏著層的性質，施用可藉由濺鍍或電流增強進行。因整體清楚考量，僅以該接觸區(qū)域11、21形式的這些層之結果被表示于圖2a。該接觸區(qū)域11、21經(jīng)由鍍通孔15、25與個別接觸墊片14、24接觸，其分別為該基礎芯片10或該半導體芯片20的最上方金屬層的組件部份，而且，薄的焊劑層，其為如500至1000奈米厚及由錫<Sn>所組成，被沉積于這些該接觸區(qū)域11或21的其中一，這些焊劑層必須為薄的以使在該擴散-焊接期間該相鄰金屬在相形成無法被用盡。
為進行接觸，該半導體芯片20及該基礎芯片10被置于另一上方，且它們的接觸區(qū)域11、21相關于彼此被調整，及接著焊接至彼此。此較佳為施以一接觸壓力<例如3巴>進行。此達到特別好的連接。
以與該接觸區(qū)域11、21的相同方式，進一步金屬區(qū)域13、23在該基礎芯片及該半導體芯片20上被分別制造。該進一步金屬區(qū)域13、23主要用做藉由增加要在該兩個集成電路間焊接的表面尺寸以改良其機械連接。然而，亦可理解使用該進一步金屬區(qū)域13、23做為額外電連結層。
此連接方法的優(yōu)點已由以上敘述顯然看出。在該半導體芯片20及該基礎芯片10間的機械接觸幾乎在整個表面積上進行，除了該接觸區(qū)域11、21的該進一步金屬區(qū)域被用做額外連接區(qū)域。除了更大的機械強度，它們確保改良的熱傳導，該進一步金屬區(qū)域一方面可被使用以進行額外的電功能<連結層>，但在另一方面藉由盡可能在整個表面積上所提供的形成以去耦合在該半導體芯片20及該基礎芯片10的電路部件。與該半導體組件的外部接觸僅經(jīng)由該基礎芯片進行。由較昂貴技術所制造的該半導體芯片20不再需要任何黏合墊片，此達到面積利用的顯著增加，特別是在該半導體芯片20的小芯片區(qū)段之情況下。此外，封裝的提供不再是必要的。
該半導體芯片及該基礎芯片10僅需要小的表面積，因與個別上方金屬區(qū)域<分別為接觸墊片14及24>的接觸并非由尺寸為100×100微米平方的習知焊接表面進行，而是由小的鍍通孔15、25進行。它們具對應于前端鍍通孔的表面積，在此情況下的面積要求為約略1×1微米平方。這些鍍通孔可為如此小因它們在晶圓制造期間已為開的。在之后的方法期間，僅不昂貴的接觸微影需被使用。
在該基礎芯片10及該半導體芯片20間的”面對面”地接觸允許幾乎該半導體芯片20的整個芯片面積被用于機械固定-無論接觸區(qū)域的數(shù)目。若接觸系使用焊球進行，這些可單獨用于機械連接。使用焊劑隆起進行接觸的進一步金屬區(qū)域之提供會導致在最上方金屬層空間要求的增加-此為接觸墊片14及24所排列的金屬層。
與焊球的使用比較，當擴散-焊接方法被使用時，該接觸區(qū)域11、21可以相對于彼此更高的密度被放置，在兩個接觸區(qū)域間的平均距離僅需30微米，允許每平方公分超過10,000個接觸點被實現(xiàn)。
該”面對面”接觸亦提供在該基礎芯片10及該半導體芯片20間的短連接路徑，結果，短的訊號傳送時間，小的脈沖分布及連接線路的較小雜散電容為可能，此減少可能提供的電力驅動器的電力需求。結果它們可被制造的更小，在該芯片面積及電路的熱產(chǎn)生的更進一步減少。該基礎芯片及該半導體芯片功能上如此緊密地彼此耦合之事實表示僅在該基礎芯片上提供ESD結構亦為足夠的。
如以上所提及，與該半導體組件的外部接觸系經(jīng)由該接觸組件12而被進行，在圖2a所示的示例具體實施例中，該接觸墊片12a被置于與該接觸墊片14相同位準的最上方金屬層。為使該接觸區(qū)域11及該金屬區(qū)域13被施用時，該接觸組件12a不會被覆蓋，在預處理期間，該經(jīng)開啟的接觸組件12a必須為未被覆蓋的。
或者，該接觸組件12亦以對應于該接觸區(qū)域11或該金屬區(qū)域13的方式被形成，結果，該接觸組件12亦被放置于該基礎芯片10的主要側。相關于該基礎芯片的最上方金屬層12a的接觸接著同樣藉由鍍通孔15進行。在此變化的情況下，其由圖2b代表，該接觸組件12的空間需求大為減少。
圖3以截面區(qū)段顯示在該方法的兩個不同階段該基礎芯片10的接觸區(qū)域11及金屬區(qū)域13之產(chǎn)生。起始點為完成經(jīng)加工的晶圓，其中至該最上方金屬層<亦即該接觸墊片14>的該鍍通孔15為完成開啟的。做為第一步驟，阻擋層17及金屬層18藉由濺鍍及/或電沉積沉積于整個表面，此之后為于后方金屬層<亦即接觸區(qū)域11或金屬區(qū)域13>的位置光致抗蝕劑33的微影施用。在下一步驟，其由在右側的圖表示，該金屬層18在未由該光致抗蝕劑33所覆蓋的區(qū)域被蝕去，該蝕刻可被濕化學地進行。在此情況下，過切由相對應屏蔽裕度補償，此表示微影步驟必須較最終結構為精細，或者，電漿蝕刻可被執(zhí)行，若適當?shù)夭痪蛐缘?，亦即不需結構的擴張。
圖4顯示進一步可能方法，其中該接觸區(qū)域11及該金屬區(qū)域13可藉由電沉積被施用。一種阻擋層，其由如TiW、Ti/TiN合金或Ta/TaN合金所組成，及約100奈米厚的銅種晶層19被濺鍍于該基礎芯片10的活化側的整個表面積。此接著為負微影，其表示稍后的隔離溝槽，這些由該光致抗蝕劑板33表示。接著，在該光致抗蝕劑壁33間的區(qū)域以銅自發(fā)地填充<如在圖4右側的代表>。下一步驟為該光致抗蝕劑33的移除，在該光致抗蝕劑板33被放置的區(qū)段，該種晶層19及該阻擋層17于進一步步驟被蝕去，此可被濕化學地執(zhí)行或者藉由電漿蝕刻方法。
此步驟具微影不需任何裕度的優(yōu)點，結構被正確地再制造。除了接觸微影，已知的是逼近微影亦可被使用，此使得屏蔽的成本可被節(jié)省且方法可靠度可被增加。結果后者為更精確的及因低成本亦為較佳的方法。
為在該基礎芯片及該半導體芯片間接觸，焊劑層必須被額外施用于一或其它的該接觸區(qū)域。此焊劑層必須在該光致抗蝕劑33之移除的前或后由電化學步驟被施用，若該焊劑層在該光致抗蝕劑33之移除前被施用，已知為光致抗蝕劑剝離，Sn/Pb的焊劑合金或Sn/Al合金可被使用。
施用該接觸區(qū)域11及進一步金屬區(qū)域13的第三種方法由圖5標出。該阻擋層17及該金屬層18經(jīng)由一種x-射線微影屏蔽34一接著一地被濺鍍或熱氣相沉積，為達此目的，x-射線微影屏蔽具板35，其被放置于稍后隔離溝槽所欲放置的位置，該阻擋層17應被濺鍍因為可獲得較佳黏著。在此方法的情況下，必須確保在該x-射線微影屏蔽34及該基礎芯片10間的小距離。而且，經(jīng)霧化材料的足夠對準必須被確保。
此方式的第四個變化，其中該接觸區(qū)域11及進一步金屬區(qū)域13被產(chǎn)生的方式被示于圖6。該光致抗蝕劑屏蔽33，其覆蓋稍后的隔離溝槽，被產(chǎn)生于該基礎芯片10。該光致抗蝕劑屏蔽應具重疊的光致抗蝕劑邊緣或負過切腰窩，此可由合適的曝露劑量，兩層光致抗蝕劑技術或由硬化該光致抗蝕劑的上表面達到。該金屬層17、18接著藉由濺鍍及熱蒸發(fā)而被沉積，在此情況下于該光致抗蝕劑屏蔽上生長的層之部份在光致抗蝕劑屏蔽剝除期限被洗去?；趫D6敘述的方法已知為”發(fā)射”。
在經(jīng)由x-射線微影屏蔽的濺鍍期間及在發(fā)射方法期間，該焊劑合金亦可被產(chǎn)生，因該金屬層17、18以合適厚度一在另一上方地被施用，若在進行該半導體芯片及該基礎芯片間接觸的稍后方法期間，它們接著共同地參與相形成，及一起混合如此處所進行。
在該光致抗蝕劑屏蔽33的施用期間，該阻擋層亦可先被施用于整個表面積，在該光致抗蝕劑屏蔽33移除后會位于該隔離溝槽內(nèi)的該阻擋層17之區(qū)域必須接著被后續(xù)地濕化學地或藉由電漿蝕刻被移除。
以許多實例為基礎所敘述的圖式，于這些圖中僅一半導體芯片20被施用于基礎芯片10。一接著一地施用許多半導體芯片20于基礎芯片10亦在本發(fā)明范圍內(nèi)，該半導體芯片20可被，但非必須，在它們的后側被薄化，后側薄化可由研磨操作執(zhí)行，在該半導體芯片20已被施用于該基礎芯片10后，該半導體芯片20亦可被形成為二或更多層的芯片堆棧，該芯片堆?？梢匀瓤臻g的集成系統(tǒng)形成。參考符號清單10 基礎芯片11 接觸區(qū)域12 接觸組件13 金屬區(qū)域14 接觸墊片15 鍍通孔16 隔離溝槽17 阻擋層18 金屬層19 種晶層20 半導體芯片21 接觸區(qū)域2223 金屬區(qū)域24 接觸墊片25 鍍通孔26 隔離溝槽30 焊球31 填充層32 焊球33 光致抗蝕劑34 x-射線微影屏蔽35 板
權利要求
1.在充作基板之基礎芯片(10)上具至少一半導體芯片(20)之半導體組件，其中-該至少一半導體芯片(20)及該基礎芯片(10)具金屬接觸區(qū)域(11、21)，-該至少一半導體芯片系關于該基礎芯片以一種方式對準，此方式為該至少一半導體芯片及該基礎芯片的交互經(jīng)指定接觸區(qū)域彼此面對且該交互面對區(qū)域以電傳導方式彼此連接，-在該至少一半導體芯片(20)的個別接觸區(qū)域及與之連接的該基礎芯片(10)的接觸區(qū)域(11)間的距離少于10微米，-該基礎芯片包括含由第一技術所制造的組件，且-該至少一半導體芯片包括由第二技術所制造的組件。
2.根據(jù)權利要求1的半導體組件，其中該基礎芯片(10)較該半導體芯片(20)或該許多半導體芯片具較大的表面積含量，與該半導體組件外部接觸之接觸組件(12)于未被覆蓋的該基礎芯片之區(qū)域被提供。
3.根據(jù)權利要求1或2的半導體組件，其中該接觸組件(12)的表面積含量較該接觸區(qū)域(11、21)的為大。
4.根據(jù)權利要求1至3中任一的半導體組件，其中該基礎芯片(10)包括面積集中的結構。
5.根據(jù)權利要求1至4中任一的半導體組件，其中該至少一半導體芯片(20)包括復雜的邏輯結構。
6.根據(jù)權利要求1至5中任一的半導體組件，其中該至少一半導體芯片(20)被研磨為薄的。
7.根據(jù)權利要求1至6中任一的半導體組件，其中該半導體芯片(20)系為一種二或更多層的芯片堆棧，該芯片堆棧系以三度空間的集成系統(tǒng)形成。
8.根據(jù)權利要求1至7中任一的半導體組件，其中該至少一半導體芯片(20)及該基礎芯片(10)具進一步金屬區(qū)域(13、23)，其被彼此相對地放置及具較個別接觸區(qū)域(11、21)為大的表面積含量，且這些進一步金屬區(qū)域系永遠彼此連接。
9.根據(jù)權利要求8的半導體組件，其中該進一步金屬區(qū)域(13、23)系藉由焊劑(32)永遠彼此連接。
10.根據(jù)權利要求1至7任一的半導體組件，其中在該至少一半導體芯片(20)及該基礎芯片(10)的個別接觸區(qū)域(11、21)間的該電接觸系藉由焊球(30)產(chǎn)生。
11.根據(jù)權利要求1至10任一的半導體組件，其中在該至少一半導體芯片(20)及該基礎芯片(10)間，由該接觸區(qū)域(11、21)及/或該進一步金屬區(qū)域(13、23)所占據(jù)的區(qū)域外存在一種填充層(31)。
12.根據(jù)權利要求1至11任一的半導體組件之制造方法，其中-在該晶圓層，該接觸區(qū)域(11、21；13、230被個別地在該半導體芯片(20)及該基礎芯片(10)上產(chǎn)生，-該半導體芯片(200被個別地與該晶圓組合分開，-在每一基礎芯片(10)的至少一半導體芯片(20)以一種方式接觸，此方式使得該至少一半導體芯片及該基礎芯片的交互經(jīng)指定接觸區(qū)域(11、21；13、23)彼此面對且該交互面對接觸區(qū)域以電傳導方式彼此連接，-該接觸區(qū)域(11、21；13、23)的產(chǎn)生包括一系列經(jīng)結構化金屬層的施用，這些金屬層包括一黏著層、一擴散阻擋層及一可焊接金屬層，及-包括該至少一半導體芯片(20)及該基礎芯片(10)的該組合被個別地與該晶圓分開。
13.根據(jù)權利要求12的方法，其中該可焊接金屬層(18)的施用系藉由濺鍍或電流增強進行。
14.根據(jù)權利要求12或13的方法，其中與在該基礎芯片的該半導體芯片之接觸系由在焊接期間施以一接觸壓力而進行。
全文摘要
本發(fā)明提出一種在充作基板之基礎芯片上具至少一半導體芯片之半導體組件，其中該至少一半導體芯片及該基礎芯片具金屬接觸區(qū)域。該半導體芯片及該基礎芯片關于彼此以一種方式對準，此方式為該至少一半導體芯片及該基礎芯片的交互經(jīng)指定接觸區(qū)域彼此面對且該交互面對區(qū)域以電傳導方式彼此連接。在此情況下，在該至少一半導體芯片的個別接觸區(qū)域及與之連接的該基礎芯片的接觸區(qū)域間的距離少于10微米。該基礎芯片包含由第一技術制造的組件，且該至少一半導體芯片包含由第二技術制造的組件。
文檔編號H01L21/60GK1539163SQ02810396
公開日2004年10月20日 申請日期2002年5月17日 優(yōu)先權日2001年5月21日
發(fā)明者H·休納, H 休納 申請人:因芬尼昂技術股份公司