專(zhuān)利名稱(chēng)：具有自組裝聚合物薄膜的內(nèi)存裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于電子內(nèi)存裝置，尤其關(guān)于一種具有聚合物制成的內(nèi)存裝置。
背景技術(shù)：
目前，計(jì)算機(jī)系統(tǒng)一般都是基于對(duì)二元資料的操作。其中邏輯值1是通過(guò)高電壓電平(近似Vcc，一般約為3.3或5伏特)來(lái)表示，邏輯值0是通過(guò)低電壓電平(近似Vss一般約為0伏特或接地)來(lái)表示。傳統(tǒng)的隨機(jī)存儲(chǔ)內(nèi)存單元，例如動(dòng)態(tài)隨機(jī)存儲(chǔ)內(nèi)存(DRAM)，是將一電容單元充電至一高電壓電平以存儲(chǔ)邏輯1，且對(duì)該電容放電至一低電壓電平來(lái)存儲(chǔ)邏輯0。而在動(dòng)態(tài)隨機(jī)存儲(chǔ)內(nèi)存進(jìn)行讀取時(shí)，是通過(guò)將電容單元上所檢測(cè)到的電壓和高電壓電平Vcc與低電壓電平Vss之間的一參考電壓進(jìn)行比較，且根據(jù)所比較的結(jié)果而鎖存高電壓Vcc或低電壓Vss的電平。同樣，將多個(gè)輸入輸出數(shù)據(jù)線設(shè)置在近似高電壓電平Vcc或低電壓電平Vss時(shí)，動(dòng)態(tài)隨機(jī)存儲(chǔ)單元中讀出的資料即可輸出至動(dòng)態(tài)隨機(jī)存儲(chǔ)內(nèi)存之外部及其外圍設(shè)備。
對(duì)內(nèi)存存儲(chǔ)容量需求的不斷增長(zhǎng)，即會(huì)要求每個(gè)動(dòng)態(tài)隨機(jī)存儲(chǔ)內(nèi)存芯片可以存儲(chǔ)更多的位數(shù)(Bit)。動(dòng)態(tài)隨機(jī)存儲(chǔ)內(nèi)存芯片的位數(shù)，可以通過(guò)增加動(dòng)態(tài)隨機(jī)存儲(chǔ)單元的集成度(即單位芯片面積上所占有的動(dòng)態(tài)隨機(jī)存儲(chǔ)單元數(shù))，或動(dòng)態(tài)隨機(jī)存儲(chǔ)單元的容量(即每一動(dòng)態(tài)隨機(jī)存儲(chǔ)單元所能存儲(chǔ)的位數(shù))來(lái)得到提高。要提升動(dòng)態(tài)隨機(jī)存儲(chǔ)單元的集成度，是需要研發(fā)更高端的電路設(shè)計(jì)及制造工藝，以將更小的動(dòng)態(tài)隨機(jī)存儲(chǔ)單元集成為更高密度的矩陣。這將會(huì)耗時(shí)之外，還需要花費(fèi)昂貴的光刻(photolithographic)工藝和光刻設(shè)備。此外，隨著動(dòng)態(tài)隨機(jī)存儲(chǔ)單元不斷的變小，且其矩陣密度也不斷增加，則會(huì)對(duì)其物理組件，如每個(gè)電容所能存儲(chǔ)的電荷數(shù)，產(chǎn)生更多的限制。
對(duì)于易失性存儲(chǔ)內(nèi)存(Volatile Memory)如動(dòng)態(tài)隨機(jī)存儲(chǔ)內(nèi)存與非易失性存儲(chǔ)內(nèi)存(Non-volatile Memory)如閃存(Flash Memory)而言，其都可通過(guò)在每?jī)?nèi)存單元的儲(chǔ)存多個(gè)位數(shù)(bit)的方式提高內(nèi)存元件的儲(chǔ)存容量。其中一方法為，將多于傳統(tǒng)的兩個(gè)電壓電平存儲(chǔ)在同一內(nèi)存單元內(nèi)，且每一電壓電平即表示一個(gè)不同的數(shù)據(jù)值。例如，在一內(nèi)存單元內(nèi)，可將所存儲(chǔ)的資料看作是四個(gè)可得到的電壓電平中的一個(gè)用0伏電壓電平來(lái)表示一個(gè)兩位的邏輯字“00”，用近似1伏的電壓電平來(lái)代表一個(gè)邏輯字“01”，用近似2伏的電壓電平來(lái)表示一個(gè)邏輯“10”，以及用近似3伏的電壓電平來(lái)表示一個(gè)邏輯“11”。通過(guò)這種方式，一個(gè)最高位(MSB)與一個(gè)最低位(LSB)可以存儲(chǔ)在同一個(gè)內(nèi)存單元中。其中電壓電平的確切值及其數(shù)量可根據(jù)需要進(jìn)行設(shè)計(jì)。
而存有多個(gè)值的內(nèi)存，會(huì)在實(shí)際執(zhí)行中產(chǎn)生一系列的問(wèn)題。例如Murotani等人(1977 IEEE International Solid State Circuit Conference，Digest of Technical Papers，pp.74-75，1977)已提出一種四級(jí)電壓的儲(chǔ)存裝置。其中一最高位(MSB)與一最低位(LSB)可存儲(chǔ)在同一個(gè)內(nèi)存單元中，并以作為電容電壓的功函數(shù)。該最高位(MSB)是通過(guò)檢測(cè)到所存儲(chǔ)的電壓，并將其與一大致為Vcc一半的參考電壓做比較而獲得的。在檢測(cè)出最高位(MSB)后，最低位(LSB)則是將所存儲(chǔ)的電壓與Vcc一半正負(fù)偏移三分之一Vcc后的電壓做比較。該三分之一Vcc的偏移正負(fù)號(hào)取決于最高位(1，0)。
但為了獲得較強(qiáng)的感測(cè)信號(hào)，該存儲(chǔ)電容需要有較高的電容值。這也就不可避免會(huì)占用芯片的大量的面積，另一方面，為獲得比較高的電容值，也必須使用具有較高的介電常數(shù)的材料，或者可能需結(jié)合上述二者。
因此，有必要提供一種性能良好的芯片，其在有效使用芯片面積下而可儲(chǔ)存多個(gè)值。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種易于制造且提高芯片存儲(chǔ)密度的多位內(nèi)存單元。
為解決上述技術(shù)問(wèn)題，本發(fā)明提供內(nèi)存單元的制造方法。該方法包括形成一第一電極；通過(guò)自組裝在該第一電極上形成內(nèi)存元件，其中該內(nèi)存元件包括一僅附著于第一電極并在電場(chǎng)的作用下具有多個(gè)可選的電阻值的聚合物；以及在該內(nèi)存元件上形成一第二電極。
本發(fā)明還提供一種內(nèi)存裝置。該內(nèi)存裝置包括一可尋址的晶體管數(shù)組；一覆蓋該晶體管數(shù)組的介電層；若干個(gè)觸片，該觸片穿過(guò)該介電層連接至該晶體管數(shù)組，且至少部分觸片暴露于該介電層外；形成于該部分暴露的觸片上的內(nèi)存元件，且該內(nèi)存元件僅形成在觸片上，而非在該介電層上；以及一與每個(gè)內(nèi)存元件接觸的公共電極。
本發(fā)明還提供一種內(nèi)存元件的制造方法。該方法包括形成一晶體管數(shù)組；在該晶體管數(shù)組上形成一介電層；形成導(dǎo)電觸片與該晶體管數(shù)組相接觸并穿過(guò)該介電層；在該觸片上通過(guò)自組裝形成具有多個(gè)可選的電阻值的內(nèi)存元件；以及在該內(nèi)存元件上形成與各內(nèi)存元件相連的一公共電極。


圖1是本發(fā)明的內(nèi)存芯片的示意圖；圖2是圖1中內(nèi)存芯片一部分的剖面圖；圖3是圖2所示的內(nèi)存矩陣的側(cè)視圖；圖4是在圖3所示的導(dǎo)電插塞上形成阻隔層后的結(jié)構(gòu)示意圖；圖5是在圖4所示的阻隔層上形成粘著層的示意圖；圖6是通過(guò)自組裝方法在圖5所示的觸片上形成聚合物內(nèi)存元件的結(jié)構(gòu)示意圖；圖7是在圖6所示的內(nèi)存元件上形成公共電極的示意圖；圖8是該自組裝方法的示意圖；和圖9是本發(fā)明另一實(shí)施例通過(guò)自組裝方法形成的導(dǎo)電路徑示意圖。
具體實(shí)施例方式
本發(fā)明提出且解決關(guān)于形成內(nèi)存單元及內(nèi)存裝置之問(wèn)題，包括提供可增加蕊片存儲(chǔ)密度且易于制造的多位內(nèi)存單元。
本發(fā)明的內(nèi)存裝置包括一可尋址的晶體管數(shù)組，一覆蓋該晶體管數(shù)組的介電層和若干個(gè)觸片。該觸片穿過(guò)該介電層連接至該晶體管數(shù)組。若干個(gè)內(nèi)存元件(memory element)通過(guò)自組裝形成于觸片上。這些內(nèi)存元件包括一種可根據(jù)外加電場(chǎng)而變化其電阻值的材料。根據(jù)變化的外加電場(chǎng)，其電阻值可以設(shè)定于若干個(gè)固定值之一。該若干的電阻值相應(yīng)于每一內(nèi)存單元的相應(yīng)多位值。該內(nèi)存元件材料可以為共軛聚合物(conjugated polymer)，phtalocyanine和卟啉。通過(guò)形成該內(nèi)存裝置的自組裝方法可提供有效且精致方法以產(chǎn)生一具有多位內(nèi)存單元(memory cells)的高緊湊內(nèi)存元件。
現(xiàn)有的動(dòng)態(tài)隨機(jī)存儲(chǔ)內(nèi)存芯片中，將表示“0”或“1”的電荷存儲(chǔ)在半導(dǎo)體晶元的電容里。該電荷是藉由控制一場(chǎng)效應(yīng)晶體管的源極與電容一端相連而注入到電容里的，該場(chǎng)效應(yīng)晶體管的漏極可選擇性與一電源Vss相連，而該電容的另一端是與一公用接地端相連。此類(lèi)組件的結(jié)構(gòu)和操作也為業(yè)界所習(xí)知。該電容，場(chǎng)效應(yīng)晶體管及其相互連接都是通過(guò)昂貴的光刻方法形成的。
下面將結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明。
本發(fā)明的內(nèi)存裝置10包括若干個(gè)動(dòng)態(tài)隨機(jī)存儲(chǔ)單元12。每個(gè)動(dòng)態(tài)隨機(jī)存儲(chǔ)單元12具有一晶體管14和一內(nèi)存元件16。在本實(shí)施例中，如圖所示共有16個(gè)動(dòng)態(tài)隨機(jī)存儲(chǔ)單元12?？梢岳斫獾氖?，該動(dòng)態(tài)隨機(jī)存儲(chǔ)單元12的數(shù)量不應(yīng)以本實(shí)施例為限。該內(nèi)存裝置10還包括一行譯碼器18與一列譯碼器20，用于尋址各個(gè)存儲(chǔ)單元12。
本發(fā)明的內(nèi)存裝置10還包括一信號(hào)地址操作區(qū)22(RGA block)，是在直接內(nèi)存存取(DMA)操作時(shí)接收登入地址信號(hào)。它可以確定該登入地址信號(hào)的目的地址，并在內(nèi)存單元12中產(chǎn)生存儲(chǔ)資料的動(dòng)態(tài)隨機(jī)存儲(chǔ)地址。
每個(gè)內(nèi)存元件16一端與一公共電極38相聯(lián)，而另一端與在內(nèi)存單元12中的一晶體管14相聯(lián)。
圖1所示的為該內(nèi)存裝置的電路示意圖。應(yīng)當(dāng)說(shuō)明的是，該電路示意圖僅是舉例來(lái)說(shuō)明本發(fā)明，其它類(lèi)似電路設(shè)計(jì)也應(yīng)在本發(fā)明的保護(hù)范圍之內(nèi)。在本實(shí)施例中，由電容組成的內(nèi)存元件系以多位電阻內(nèi)存元件取代。
圖2所示為沿圖1線III-III所得的部分內(nèi)存芯片的剖面示意圖，且其并未畫(huà)出內(nèi)存元件16。
如圖所示，一場(chǎng)效應(yīng)晶體管形成于一p型硅基底22上。且在該基底22上面及其內(nèi)部形成有晶體管矩陣。應(yīng)當(dāng)注意的是，在圖2中，該晶體管并沒(méi)有畫(huà)出于基底22上，僅畫(huà)出了觸片或?qū)щ姴迦?7。該導(dǎo)電插塞27從介電層33延伸至凹陷部32。一般而言，該導(dǎo)電插塞27可以選用任何適合的導(dǎo)電材料，例如鋁或銅。在本實(shí)施例中，該導(dǎo)電插塞27為鋁制得的。在該導(dǎo)電插塞27的頂部形成一阻隔層30。該阻隔層30包括有一材料可用于防止該導(dǎo)電插塞27與形成于該阻隔層30上的粘著層間的相互作用。
該公共電極38覆蓋于該內(nèi)存單元12上。而在圖1中為清楚說(shuō)明下述之結(jié)構(gòu)，在該內(nèi)存單元12上未畫(huà)出該公共電極38。
下面請(qǐng)參照?qǐng)D3，圖3為形成有晶體管和晶體管數(shù)組的基底22的剖面圖。各個(gè)晶體管的源極和漏極24，26形成于門(mén)電極28的兩側(cè)。如圖所示之觸片25，29，27延伸至晶體管不同組件上。一門(mén)介電層，例如氧化硅，系標(biāo)示為31。該導(dǎo)電插塞27從漏極26延伸至該介電層33的一凹陷部32開(kāi)口。習(xí)用形成該晶體管數(shù)組之方法系可應(yīng)用在此。
如圖4所示，該阻隔層30形成于導(dǎo)電插塞27的頂部。該阻隔層30用于防止該導(dǎo)電插塞27與該粘著層或后續(xù)沉積于該粘著層上之聚合材料間的相互作用。在本實(shí)施例中，該導(dǎo)電插塞27由鋁制成。而該阻隔層30可由鎢(tungsten)制成，或其它可用于阻隔層30的合適材料也應(yīng)落落予本發(fā)明保護(hù)范圍內(nèi)，然而該阻隔層30必須為導(dǎo)體。
該阻隔層30一般是用蒸鍍方法形成，且其厚度大約為100。而在某些實(shí)施例中，可在該阻隔層30上再形成一薄粘著層39，如圖5所示。該粘著層39材料的選擇應(yīng)使即將沉積于該粘著層的分子薄膜附著于該粘著層39上但卻不附著于介電層33上。例如，假定該導(dǎo)電插塞27是由鋁制成，該絕緣層30是由鎢制成，該粘著層39選由銅制成則比較適合沉積如聚甲基苯基乙炔(polymethylphenylacetylene)，cupperphtalocyanine，等多種分子薄膜。因此，該粘著層39材料的選擇應(yīng)根據(jù)具體需要并由所沈積的分子薄膜材料而定。通過(guò)自組裝方法可以使該聚合物分子薄膜僅附著于該粘著層39而不會(huì)附著于該介電層33。這使得內(nèi)存元件精確定位在連接晶體管數(shù)組的觸片上。
本發(fā)明是通過(guò)自組裝的方式在該粘著層39上形成分子薄膜，如此所形成的分子薄膜可根據(jù)電場(chǎng)或電流的作用而使其具有阻值可選的屬性。當(dāng)將該分子薄膜設(shè)定在具一特定阻值的狀態(tài)下時(shí)，該內(nèi)存元件便將長(zhǎng)時(shí)間保持該狀態(tài)，直至該阻值消失為止。
本發(fā)明為使該分子薄膜以自組裝的方式形成于該粘著層39上，本實(shí)施例中則將內(nèi)存矩陣或內(nèi)存裝置放置在一體積相對(duì)較大的腔室內(nèi)或帶有液態(tài)單體的小腔室內(nèi)?；蛟谠摯笄皇覂?nèi)，也可放置氣態(tài)單體。該內(nèi)存單元或內(nèi)存裝置需要在一定的溫度下，例如接近室溫，且在腔室內(nèi)保持一段時(shí)間，例如三小時(shí)。當(dāng)然，根據(jù)所選用的不同材料，該溫度和保持時(shí)間要相應(yīng)的改變調(diào)整。
在本發(fā)明的實(shí)施例中，該聚合物分子薄膜可以使用多種材料形成，該聚合物一般為共軛聚合物(conjugated polymer)。本實(shí)施例中，該聚合物分子薄膜的材料為phtalocyanine。而在其它實(shí)施例中，該聚合物分子薄膜的材料也可以為聚合卟啉(porphyrin)。這些材料已經(jīng)被揭露于本申請(qǐng)的發(fā)明人之一的一篇文章中(“Structural Instability of One-dimensionalSystems as a Physical Principal Underlying the Functioning of MolecularElectronic Devices”)，關(guān)于該聚合物分子薄膜的材料詳細(xì)細(xì)節(jié)可以參考這篇文獻(xiàn)。
如圖8所示，為了將聚合物形成于該粘著層上，本發(fā)明采用自組裝的方法將內(nèi)存裝置或內(nèi)存單元置于盛有氣態(tài)單體的一較大體積的腔室50內(nèi)。該腔室50內(nèi)也盛有一部份小體積的液態(tài)單體52。在本發(fā)明的實(shí)施例中，該單體為甲基苯基乙炔(methylphenylacetylene)。通過(guò)聚合反應(yīng)，在氣體與固體的接口上會(huì)形成一共軛聚合物的薄膜。通過(guò)此方法，可以將聚合物薄膜形成在一粗糙表面上，如在本實(shí)施例中的晶體管數(shù)組的觸片上。
本實(shí)施例中單體選用甲基苯基乙炔，所以形成的共軛聚合物薄膜為聚甲基苯基乙炔。其厚度大約為1000。該薄膜只需將內(nèi)存裝置或內(nèi)存單元在室溫下置于該腔室50內(nèi)約3小時(shí)后即可形成，該薄膜35系如圖6所示。
在另一實(shí)施例中，該聚合物薄膜35也可以用cupperphtalocyanine制得。選用cupperphtalocyanine時(shí)，氣態(tài)單體可以選用四苯甲腈(tetracyanobenzene)。
應(yīng)當(dāng)指出的是，該聚合物薄膜和單體僅僅是舉例來(lái)說(shuō)明本發(fā)明，本領(lǐng)域的技術(shù)人員所熟悉的類(lèi)似材料應(yīng)落入本發(fā)明的保護(hù)范圍之內(nèi)，而不應(yīng)以本實(shí)施例為限。例如該共軛聚合物也可以為聚對(duì)二甲苯(polyparaphenylene)，polyphenylvenyene，聚苯胺(polyaniline)，聚噻吩(polythiophene)或聚吡咯(polypyrrole)。
如圖7所示，在通過(guò)自組裝方法形成于觸片上形成聚合物后，一公共電極形成于各觸片上。該公共電極38可以為任何適合的導(dǎo)電材料，例如鋁，鎢，金，銅等。該公共電極可以用例如蒸鍍方式形成。
當(dāng)該本發(fā)明的內(nèi)存形成之后，通過(guò)外加一定的電場(chǎng)或電流可以獲得不同的電阻。例如，通過(guò)寫(xiě)入相應(yīng)的電流，可使內(nèi)存單元具有不同的阻值，例如將300歐姆的電阻值對(duì)應(yīng)“00”值，400歐姆對(duì)應(yīng)“01”值，650歐姆對(duì)應(yīng)“11”值。不同的電阻值可以通過(guò)對(duì)內(nèi)存單元提供不同的寫(xiě)入電流來(lái)獲得。
該自組裝方法除了可以用來(lái)制造內(nèi)存裝置，也可以用來(lái)形成具可逆程控阻的連接墊或連接路徑。如圖9所示，一硅基底60可通過(guò)刻蝕形成一懸垂部62。該懸垂部62可以通過(guò)現(xiàn)有各向異性的化學(xué)刻蝕或離子束加工形成。再在該懸垂部62上形成若干個(gè)相互分離的聚合物薄膜層64作為導(dǎo)電路徑。通過(guò)該方法可以避免使用復(fù)雜且昂貴的光刻方法。本發(fā)明之上述方法通過(guò)外加電場(chǎng)或?qū)懭腚娏鲗?shí)現(xiàn)該導(dǎo)電路徑的接通和斷開(kāi)，以使該導(dǎo)電路徑具有多個(gè)可選的電阻值，實(shí)現(xiàn)同一芯片上不同組件間的互聯(lián)。
本發(fā)明的內(nèi)存元件可通過(guò)自組裝方法快速形成，可以在現(xiàn)有的晶體管數(shù)組上形成多位內(nèi)存單元。這可以有效地增加內(nèi)存元件的位數(shù)(Bit)存儲(chǔ)密度。該自組裝方法也可以使內(nèi)存單元之聚合物精確的定位于晶體管數(shù)組的觸片上。
權(quán)利要求
1.一種內(nèi)存裝置，其包括一可尋址的晶體管數(shù)組；一覆蓋該晶體管數(shù)組的介電層；若干個(gè)觸片，該觸片穿過(guò)該介電層而與該晶體管數(shù)組連接，且至少部分觸片暴露于該介電層外；形成在該部分外露觸片上的多個(gè)內(nèi)存元件，且該內(nèi)存單元僅形成在觸片上，而非在該介電層上；以及一與每一內(nèi)存元件接觸的公共電極。
2.如權(quán)利要求1所述的內(nèi)存裝置，其特征在于該觸片包括一第一傳導(dǎo)性材料，該第一傳導(dǎo)性材料與該晶體管數(shù)組相接觸并穿過(guò)該介電層。
3.如權(quán)利要求2所述的內(nèi)存裝置，其特征在于該內(nèi)存元件包括一阻值可變的材料，該材料根據(jù)外加電場(chǎng)的變化而相應(yīng)改變其阻值。
4.如權(quán)利要求3所述的內(nèi)存裝置，其特征在于該材料可被設(shè)定且維持在至少三個(gè)不同的電阻值之其中之一。
5.如權(quán)利要求4所述的內(nèi)存裝置，其特征在于該材料具有僅粘附觸片而不粘附介電層的屬性。
6.如權(quán)利要求4所述的內(nèi)存裝置，其特征在于該材料為共軛聚合物。
7.如權(quán)利要求6所述的內(nèi)存裝置，其特征在于該共軛聚合物至少為聚對(duì)二甲苯，polyphenylvenyene，聚苯胺，聚噻吩或聚吡咯之一。
8.如權(quán)利要求4所述的內(nèi)存裝置，其特征在于該材料為polymericphtalocyanine。
9.如權(quán)利要求4所述的內(nèi)存裝置，其特征在于該材料為聚合卟啉。
10.如權(quán)利要求3所述的內(nèi)存裝置，其特征在于該觸片包括一導(dǎo)電插塞，一置于該導(dǎo)電插塞頂部的阻隔層，以及一位于該阻隔層上的粘著層，其中該導(dǎo)電插塞從晶體管向介電層的頂部延伸。
11.如權(quán)利要求10所述的內(nèi)存裝置，其特征在于該導(dǎo)電插塞由鋁制成。
12.如權(quán)利要求11所述的內(nèi)存裝置，其特征在于該阻隔層由鎢制成。
13.如權(quán)利要求12所述的內(nèi)存裝置，其特征在于該粘著層由銅或銅合金制成。
14.如權(quán)利要求13所述的內(nèi)存裝置，其特征在于該材料為共軛聚合物。
15.如權(quán)利要求13所述的內(nèi)存裝置，其特征在于該材料為polymericphtalocyanine。
16.如權(quán)利要求13所述的內(nèi)存裝置，其特征在于該材料為聚合卟啉。
17.如權(quán)利要求13所述的內(nèi)存裝置，其特征在于該材料為共軛聚合物，polymeric phtalocyanine，及聚合卟啉中的至少一種。
18.如權(quán)利要求17所述的內(nèi)存裝置，其特征在于該公共電極是由鋁制成。
19.一種制造內(nèi)存裝置的方法，該方法包括形成一晶體管數(shù)組；在該晶體管數(shù)組上覆蓋一介電層；形成導(dǎo)電觸片，該導(dǎo)電觸片穿過(guò)該介電層并與該晶體管數(shù)組相接觸；在該導(dǎo)電觸片上通過(guò)自組裝形成具有多個(gè)阻值可選的內(nèi)存元件；以及，在該內(nèi)存元件上形成與各內(nèi)存元件相連的一公共電極。
20.如權(quán)利要求19所述的方法，其特征在于形成內(nèi)存元件的步驟包括沉積一第一材料，使該第一材料僅粘附于該導(dǎo)電觸片但未粘附于該介電層。
21.如權(quán)利要求20所述的方法，其特征在于該第一材料為共軛聚合物。
22.如權(quán)利要求21所述的方法，其特征在于該共軛聚合物至少為聚對(duì)二甲苯，polyphenylvenyene，聚苯胺，聚噻吩或聚吡咯之一。
23.如權(quán)利要求20所述的方法，其特征在于該第一材料為polymericphtalocyanine。
24.如權(quán)利要求20所述的方法，其特征在于該第一材料為聚合卟啉。
25.如權(quán)利要求19所述的方法，其特征在于形成觸片的步驟包括形成一導(dǎo)電插塞，使該插塞的底部與晶體管相連，而在該導(dǎo)電插塞的頂部形成一阻隔層，以及在該阻隔層上形成一粘著層。
26.如權(quán)利要求25所述的方法，其特征在于形成內(nèi)存元件的步驟包括將該內(nèi)存元件設(shè)置在內(nèi)容有液態(tài)單體的腔室內(nèi)。
27.如權(quán)利要求26所述的方法，其特征在于形成內(nèi)存元件的步驟復(fù)包括將該內(nèi)存元件設(shè)置在內(nèi)容有氣態(tài)單體的腔室內(nèi)。
28.如權(quán)利要求27所述的方法，其特征在于該液態(tài)和氣態(tài)單體為甲基苯乙炔，該內(nèi)存元件由甲基苯乙炔的共軛聚合物形成。
29.如權(quán)利要求28所述的方法，其特征在于該液態(tài)和氣態(tài)單體為四苯甲腈，該內(nèi)存元件由cupperphtalocyanine形成。
30.一種制造內(nèi)存單元的方法包括形成一第一電極；在該第一電極上以自組裝的方式形成一內(nèi)存元件，其中該內(nèi)存元件包括一僅附著于第一電極并在電場(chǎng)的作用下具有多個(gè)阻值可選的聚合物；以及在該內(nèi)存元件上形成一第二電極。
31.如權(quán)利要求30所述的方法，其特征在于該聚合物為共軛聚合物。
32.如權(quán)利要求31所述的方法，其特征在于該聚合物為聚對(duì)二甲苯，polyphenylvenyene，聚苯胺，聚噻吩或聚吡咯之一。
33.如權(quán)利要求30所述的方法，其特征在于該聚合物為polymericphtalocyanine。
34.如權(quán)利要求33所述的方法，其特征在于該polymericphtalocyanine為cupperphtalocyanine。
35.如權(quán)利要求30所述的方法，其特征在于該聚合物為聚合卟啉。
全文摘要
具有多位內(nèi)存單元的內(nèi)存裝置及制造方法使用自組裝以在觸片上提供聚合物內(nèi)存單元到晶體管數(shù)組。使用自組裝使聚合物內(nèi)存單元位于晶體管數(shù)組的觸片的精確位置。聚合物內(nèi)存單元根據(jù)特定域值上的電流改變電阻值。內(nèi)存單元隨時(shí)間保持電阻系數(shù)值。
文檔編號(hào)H01L27/28GK1513184SQ02811337
公開(kāi)日2004年7月14日 申請(qǐng)日期2002年5月7日 優(yōu)先權(quán)日2001年5月7日
發(fā)明者J·H·克里格, J H 克里格, N·F·尤達(dá)諾夫, 尤達(dá)諾夫 申請(qǐng)人:先進(jìn)微裝置公司