專利名稱：具有提升的非本征基極的雙極晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般性地涉及雙極晶體管，并且特別涉及在集成雙極與互補(bǔ)金氧半(BiCMOS)晶體管電路內(nèi)形成雙極晶體管的方法，該雙極晶體管具有提升的非本征基極(raised extrinsic base)。
背景技術(shù)：
晶體管在電子電路中用作放大或切換裝置。在第一種應(yīng)用中，晶體管的功能是將小交流信號(hào)放大。在第二種應(yīng)用中，利用很小的電流將晶體管在“開啟”狀態(tài)與“關(guān)閉”狀態(tài)之間切換。
雙極晶體管是一種具有兩個(gè)非常接近的pn結(jié)的電子器件。雙極晶體管具有三個(gè)器件區(qū)射極，集極以及射極與集極之間的基極。理想地，兩個(gè)pn結(jié)(射極-基極與集極-基極結(jié))在單個(gè)半導(dǎo)體材料層內(nèi)以特定的距離隔開。通過改變結(jié)附近的偏壓對(duì)一個(gè)pn結(jié)內(nèi)電流的調(diào)制稱作“雙極晶體管作用”。
外部引線可連接到這三個(gè)區(qū)域中的每一個(gè)，而且可以使用這些引線將外部電壓與電流施加到器件上。若射極與集極是n型摻雜而基極是p型摻雜，則器件為“npn”晶體管?；蛘?，若使用相反的摻雜設(shè)置，則器件為“pnp”晶體管。因?yàn)閚pn晶體管基極區(qū)中的少數(shù)載子(即電子)的遷移率高于pnp晶體管基極區(qū)中的空穴遷移率，所以npn器件可以得到較高頻操作和較高速性能。因此，npn晶體管構(gòu)成了大部分用來建立集成電路的雙極晶體管。
隨著雙極晶體管的垂直尺寸越來越縮小，已經(jīng)遇到很嚴(yán)重的器件操作限制。經(jīng)過積極地研究來克服這些限制的方法是，用帶隙大于基極所用材料帶隙的射極材料來構(gòu)建晶體管。這種結(jié)構(gòu)稱為異質(zhì)結(jié)晶體管。
包括異質(zhì)結(jié)的異質(zhì)結(jié)構(gòu)可以用于多數(shù)載子和少數(shù)載子器件兩者。多數(shù)載子器件之中，用硅(Si)形成射極而用硅鍺(SiGe)合金形成基極的異質(zhì)結(jié)雙極晶體管(HBT)已經(jīng)在最近開發(fā)出來。硅鍺合金(通常是簡單的表示成硅鍺)的帶隙上比硅窄。
先進(jìn)的硅鍺雙極與互補(bǔ)金氧半(BiCMOS)技術(shù)在異質(zhì)結(jié)雙極晶體管中是使用硅鍺基極。在高頻(諸如數(shù)個(gè)GHz)區(qū)域內(nèi)，傳統(tǒng)的化合物半導(dǎo)體，諸如GaAs和InP目前在高速有線與無線通訊市場中占主導(dǎo)地位。硅鍺BiCMOS在諸如功率放大器的器件中，不只具有與GaAs相匹敵的性能，而且還具有因異質(zhì)結(jié)雙極晶體管以標(biāo)準(zhǔn)CMOS整合而導(dǎo)致的明顯的成本降低，產(chǎn)生所謂的“系統(tǒng)芯片(system on a chip)”。
對(duì)于產(chǎn)生SiGe/Si HBT的高性能HBT制造，降低基極電阻的傳統(tǒng)方法是通過離子注入到非本征基極上。然而，離子注入將對(duì)基極區(qū)造成損壞。這種損壞最后會(huì)導(dǎo)致器件性能劣化。
為了避免離子注入的損壞，通過將多晶硅(或硅鍺)額外層沉積到傳統(tǒng)的SiGe非本征基極層上，來形成提升非本征基極(REXT)。可施用兩種主要的方法來實(shí)現(xiàn)提升非本征基極。第一種方法涉及選擇性外延生長，另一種涉及化學(xué)機(jī)械研磨(CMP)。
1.選擇性外延生長在一般的選擇性外延生長工藝中，提升非本征基極的多晶硅是在沉積出本征基極SiGe之前形成的。本征基極SiGe選擇性地沉積到上懸腔結(jié)構(gòu)(over-hanging cavity structure)內(nèi)部硅與多晶硅暴露的表面上。具有腔結(jié)構(gòu)的選擇性外延生長為良好的選擇性而需要嚴(yán)苛工藝要求，并且受到較差工藝控制的負(fù)面影響。
美國專利第5,523,606號(hào)，公開了一種使用選擇性外延生長的方法。參閱圖1A與1B，其分別對(duì)應(yīng)‘606專利的圖7C與7E部分，非本征基極多晶硅21是在本征基極23沉積前沉積。圖1A所示的是氮化硅膜15、氮化硅側(cè)壁間隔壁17和半導(dǎo)體襯底1。將非本征基極多晶硅21底下的膜(未標(biāo)示)蝕刻掉，形成上懸結(jié)構(gòu)的腔(或空洞)22。然后僅在硅與多晶硅暴露表面上的腔22內(nèi)側(cè)，選擇性的沉積本征基極23，如圖1B所示。見‘606專利案，從第8欄第53行到第9欄第17行。圖1B也顯示出n型外延集極層13?！?06專利案中所公開的方法避免開CMP步驟，但是有數(shù)個(gè)缺點(diǎn)，比如在填充腔22時(shí)較差的工藝控制以及對(duì)選擇性沉積條件的嚴(yán)苛要求。
美國專利第5,620,908號(hào)使用與‘606專利案中所公開的類似的方法。特別的是，如‘908專利案的圖6F所示以及第13欄(特別是24-26行)所討論的，公開了一種結(jié)合選擇性外延生長和蝕刻上懸部分的步驟而形成腔的方法。
2.CMP
可用來形成提升非本征基極的第二種方法涉及CMP步驟。美國專利第5,015,594號(hào)提出利用CMP形成非本征基極多晶硅。然而，利用熱氧化物來實(shí)現(xiàn)絕緣，因?yàn)橛懈邷責(zé)峁に?，所以不適于高性能器件。
Y.C.Sun與J.Warnock在“Process for a High-Performance Bipolar-BasedBICMOS”(IBM技術(shù)公開文件，vol.35，no.4B，295-97頁(1992年9月))中公開了一種方法，利用CMP形成提升非本征基極。然而非本征基極部分是直接接觸到本征基極，沒有任何蝕刻阻止。圖2A和2B與該文章的圖1相對(duì)應(yīng)。參照2A和2B，非本征基極多晶硅21直接沉積在本征基極區(qū)5上，其還射極開口區(qū)上，沒有任何中間膜阻止非本征基極多晶硅21的射極開口蝕刻31。該方法表現(xiàn)出很差的工藝控制，并且因此無法產(chǎn)生良好的生產(chǎn)控制，而且無法產(chǎn)生高可靠性與再現(xiàn)性的雙極器件。
為了在形成射極開口期間阻止非本征多晶硅蝕刻，介電材料的蝕刻停止層，如氧化物，必須設(shè)置在非本征基極多晶硅底下。然而，為了形成提升非本征基極與底下的基極25之間的電接觸，該蝕刻停止層無法覆蓋住整個(gè)非本征基極區(qū)。因此，仍然需要一種可行的方法，來實(shí)現(xiàn)具有CMOS電路整合能力的這些需求特性。
傳統(tǒng)方法的缺點(diǎn)顯示出，仍需要制造具有提升非本征基極的HBT的改善方法。為了克服傳統(tǒng)方法的缺點(diǎn)，提出了一種新的方法。本發(fā)明的目的在于利用整合到CMOS電路內(nèi)的CMP來形成具有提升非本征基極的HBT。相關(guān)的目的在于恰當(dāng)?shù)卦O(shè)計(jì)出射極犧牲插頭和CMOS柵極的厚度，使得這兩個(gè)結(jié)構(gòu)橫跨具有平坦頂面的整個(gè)晶片都具有相同的高度，從而當(dāng)作用于利用CMP來形成提升非本征基極以及隔離介電層的研磨停止層。
另一相關(guān)目的在于提供一種制造方法，包括特定層序列以及預(yù)定的層厚范圍，用于利用整合到CMOS電路內(nèi)的CMP而形成的具有提升非本征基極的HBT。本發(fā)明的又一目的在于提供一種方法，其中CMOS柵極介電疊層設(shè)計(jì)成形成與HBT射極插頭對(duì)準(zhǔn)的平坦表面。最后，本發(fā)明的一般目的在于提供一種工藝序列，來形成結(jié)合了CMP工藝步驟的整個(gè)BiCMOS電路。

發(fā)明內(nèi)容
為實(shí)現(xiàn)這些以及其它目的，而且從其目的觀點(diǎn)來看，本發(fā)明提供一種用于形成與互補(bǔ)金氧半(CMOS)電路集成的、具有提升非本征基極、射極和集極的雙極晶體管的方法。提供具有CMOS區(qū)以及雙極區(qū)的中間半導(dǎo)體結(jié)構(gòu)。在雙極區(qū)內(nèi)設(shè)置本征基極層?？缭紺MOS區(qū)和雙極區(qū)上形成基極氧化物，并沉積出犧牲射極疊層硅層(底下稱作射極疊層硅層)。施加光致抗蝕劑，保護(hù)雙極區(qū)，而且蝕刻該結(jié)構(gòu)以便僅從CMOS區(qū)去除掉射極疊層硅層，使雙極區(qū)上射極疊層硅層的頂面基本與CMOS區(qū)的頂面齊平。最后，沉積在跨越CMOS區(qū)與雙極區(qū)上具有平板表面的研磨停止層，適于后續(xù)的化學(xué)機(jī)械研磨(CMP)用。
依據(jù)不同薄層的相對(duì)厚度，本發(fā)明有二個(gè)特定實(shí)施例。第一實(shí)施例中，射極疊層硅層的厚度約等于CMOS區(qū)硅柵極的厚度。然后該方法使用基極氧化物當(dāng)作蝕刻停止，使雙極區(qū)上射極疊層硅層的頂面基本與CMOS區(qū)內(nèi)基極氧化物的頂面齊平。
第二實(shí)施例中，射極疊層硅層的厚度加上本征基極層的厚度約等于CMOS區(qū)硅柵極的厚度。然后該方法包括蝕刻步驟，以便僅從CMOS區(qū)去除掉射極疊層硅層、基極氧化物以及本征基極層，以CMOS保護(hù)層當(dāng)作蝕刻停止。該步驟確保讓雙極區(qū)上射極疊層硅層的頂面基本與CMOS區(qū)內(nèi)基極氧化物的頂面齊平。
要了解的是，本發(fā)明上述的一般說明以及底下的詳細(xì)說明都是解釋性的，而非限制性。


在結(jié)合附圖閱讀時(shí)，從下面詳細(xì)的說明可以最佳地了解本發(fā)明。要強(qiáng)調(diào)的是，依據(jù)一般實(shí)際情形，附圖的各個(gè)部件并不是按照實(shí)際的尺寸。相反的，為了清楚起見，各個(gè)部件的尺寸被任意的放大或縮小。附圖中包括圖1A和1B分別對(duì)應(yīng)于美國專利第5,523,606號(hào)的圖7C與7E部分；圖2A和2B對(duì)應(yīng)于上面提到的Y.C.Sun和J.Warnock的文章中的圖1，″Process for a High-Performance Bipolar-Based BICMOS″，IBM技術(shù)公開文件，vol.35，no.4B，295-97頁(1992年9月)；圖3顯示出應(yīng)用本發(fā)明工藝的前三個(gè)步驟后得到的結(jié)構(gòu)；圖4顯示本發(fā)明工藝的第四步驟，強(qiáng)調(diào)幾個(gè)具有不同形貌的區(qū)域形式；圖5顯示本發(fā)明工藝的第五步驟，強(qiáng)調(diào)CMOS區(qū)與雙極區(qū)之間形貌的清楚差異(臺(tái)階)；
圖6強(qiáng)調(diào)在沉積射極堆疊硅和SiN研磨停止層后，雙極區(qū)與CMOS區(qū)之間不同的形貌，使得對(duì)雙極區(qū)進(jìn)行平坦化而形成具良好研磨停止的提升非本征基極變得不可行；圖7示出根據(jù)本發(fā)明第一實(shí)施例，使得雙極區(qū)上的a-Si表面與CMSO區(qū)內(nèi)基極氧化物的頂面齊平；圖8示出根據(jù)本發(fā)明第二實(shí)施例，使得雙極區(qū)上的a-Si表面與CMSO區(qū)內(nèi)柵極多晶硅上的TEOS層的頂面齊平；圖9示出沉積氮化硅層作為研磨停止層后圖8的結(jié)構(gòu)；圖10示出根據(jù)本發(fā)明的任意一個(gè)實(shí)施例的方法的下面的步驟，顯示透過SiN與a-Si射極疊層形成的非本征基極開口；圖11示出間隔壁的形成；圖12為去除非本征基極開口內(nèi)的基極氧化物和形成提升非本征基極；圖13示出平面隔離層的形成；圖14顯示從CMOS區(qū)中剝離開平面隔離層后所得的結(jié)構(gòu)；圖15顯示使用平面隔離層當(dāng)作掩模，對(duì)射極島和支撐島內(nèi)氮化硅層和a-Si層的疊層進(jìn)行蝕刻后所得的結(jié)構(gòu)；圖16顯示沉積射極多晶硅層，沉積SiN層作為掩模來形成射極接觸，并在該結(jié)構(gòu)上涂布光致抗蝕劑后所得的結(jié)構(gòu)；圖17顯示將SiN層和射極多晶硅層使用光致抗蝕劑作掩模且使用對(duì)應(yīng)于非本征基極區(qū)并覆蓋住CMOS區(qū)的光致抗蝕劑移到射極區(qū)外后所得的結(jié)構(gòu)；以及圖18顯示出將所有氧化物層剝離開，沉積SiN蝕刻停止，沉積硼磷硅酸鹽玻璃層并進(jìn)行平坦化處理，以及為射極、集極和基極和其它部件形成各個(gè)接觸區(qū)以完成結(jié)構(gòu)的整合后所得的結(jié)構(gòu)。
具體實(shí)施例方式
CMP已經(jīng)很廣泛的用于在半導(dǎo)體制造期間形成淺溝槽隔離(STI)和后端線(BEOLback-end-of-line)隔絕區(qū)。然而傳統(tǒng)方法并沒有提到使用CMP為在雙極與CMOS之間具有不同形貌的BiCMOS電路中所制造的硅器件實(shí)現(xiàn)平坦化處理。形成STI使用介電層作為研磨停止，其在早期的晶片處理階段，直接沉積在硅基底平板表面上。
在本發(fā)明的方法中，非本征基極層沉積在射極犧牲插頭上。非本征基極可以是多晶硅(polycrystalline silicon)或“PC”硅(常稱作“多晶硅(polysilicon)”)。適當(dāng)?shù)卣{(diào)整犧牲插頭以及其它CMOS區(qū)的厚度，以實(shí)現(xiàn)用于通過CMP平坦化的預(yù)研磨平坦表面。本發(fā)明方法與傳統(tǒng)方法之間，為整合到CMOS電路內(nèi)的HBT而利用CMP形成提升非本征基極的主要差異是，本發(fā)明中的非本征基極層沉積在射極犧牲插頭上，而犧牲插頭與其它CMOS區(qū)的厚度要適當(dāng)?shù)恼{(diào)整，以實(shí)現(xiàn)用于CMP平坦化的預(yù)研磨平坦表面。下面將提供依據(jù)發(fā)明方法通過CMP整合到CMOS電路內(nèi)而制造具有提升非本征基極的雙極器件的詳細(xì)步驟。
現(xiàn)在參照附圖，其中相似的附圖標(biāo)記始終表示相似的元件，圖3示出本發(fā)明方法的前三個(gè)步驟的結(jié)果。起始結(jié)構(gòu)包括具有填滿電介質(zhì)的隔離區(qū)110和埋入集極區(qū)105的硅有源區(qū)100。沉積保護(hù)層120并為CMOS的制造而開口。保護(hù)層120保護(hù)雙極區(qū)。雖然所述示例中雙極區(qū)為NPN型，但是雙極區(qū)并不受限于該型。如此完成本方法的第一步驟。
在第二步驟中，制造了傳統(tǒng)的CMOS器件(包括PFET 140和NFET 150)，利用p阱與n阱離子注入，繼以適當(dāng)?shù)拈撝惦妷赫{(diào)整摻雜。形成柵極電介質(zhì)，然后沉積柵極導(dǎo)體130。在第三步驟中，沉積出保護(hù)介電層160，以提供CMOS保護(hù)?？梢猿练e選擇層170，以方便進(jìn)行后續(xù)基極的聚核。前三個(gè)步驟產(chǎn)生如圖3所示的結(jié)構(gòu)。
這些步驟繼以利用傳統(tǒng)的光刻技術(shù)并藉由蝕掉保護(hù)層170，160與120來打開雙極區(qū)，如圖4所示。圖4還示出STI區(qū)108與基極開口180。
如圖5所示，使用本領(lǐng)域技術(shù)人員熟知的技術(shù)沉積外延SiGe基極190。可以形成諸如氧化物的電介質(zhì)薄層(通常小于50nm)用于鈍化。沉積外延SiGe基極190和形成基極鈍化層200對(duì)于本領(lǐng)域技術(shù)人員來說都是傳統(tǒng)且熟知的。圖5強(qiáng)調(diào)CMOS區(qū)175與雙極區(qū)165之間清楚的形貌差異，臺(tái)階210。臺(tái)階210大約等于柵極導(dǎo)體130的高度(100至250nm)。
圖6強(qiáng)調(diào)雙極區(qū)與CMOS區(qū)之間不同的形貌。在基極氧化物200之后，沉積a-Si層230和SiN層240的疊層，每一層約500至2000nm厚，優(yōu)選為100至150nm厚。SiN層240將用作以下步驟的研磨停止。要注意的是高度差(臺(tái)階250)，NPN雙極區(qū)165小于CMOS區(qū)175該高度差。臺(tái)階250約等于CMOS柵極厚度(臺(tái)階210)。如果該形貌保留為SiN層240高于CMOS區(qū)上臺(tái)階250，則要將雙極區(qū)165平坦化以形成具良好研磨停止的提升非本征基極是不可行的沒有具有平坦表面的研磨停止層以經(jīng)CMP形成提升非本征基極。
該解決方法是提供跨越整個(gè)晶片上具平面或平板表面的預(yù)先研磨的停止層，考慮到CMOS區(qū)與NPN區(qū)之間不同形貌，如圖6所示。通過適當(dāng)?shù)脑O(shè)計(jì)薄層序列和沉積材料厚度而得到來提供預(yù)先研磨平整表面。與隨機(jī)的情形相反，薄層序列與厚度是“預(yù)設(shè)的”，因?yàn)樗鼈兌伎稍谝欢ǚ秶鷥?nèi)的合理地預(yù)測出，并且能計(jì)算出而實(shí)現(xiàn)所需的最終產(chǎn)品。
為解決特定的形貌問題，在研磨停止SiN層240之前先沉積的薄層在整個(gè)晶片上都必須齊平。齊平表面可以用掩模蝕刻工藝來實(shí)現(xiàn)。本方法中，光致抗蝕劑235用來保護(hù)雙極區(qū)165。暴露CMOS區(qū)175且以適當(dāng)?shù)奈g刻停止將薄膜蝕去。接下來的步驟是沉積研磨停止SiN層240。研磨停止SiN層240的頂面在跨越CMOS區(qū)與雙極區(qū)上是齊平的。
依據(jù)結(jié)構(gòu)內(nèi)的薄層厚度，本方法有二個(gè)選擇。第一種選擇如圖7所示，其中a-Si層230的厚度約等于柵極導(dǎo)體130的厚度。形成基極氧化物200后，先沉積出射極疊層a-Si層230。選取a-Si層230的厚度等于臺(tái)階高度差，同CMOS疊層與NPN外延SiGe基極190之間的差距相同，大約是與柵極導(dǎo)體130相同。光致抗蝕劑掩模蝕刻會(huì)在基極氧化物200上停止，利用光致抗蝕劑掩模蝕刻只去除掉CMOS區(qū)175內(nèi)的a-Si層230。結(jié)果，雙極區(qū)165上a-Si層230表面與CMOS區(qū)175內(nèi)基極氧化物200的頂面齊平。因此，后續(xù)形成的SiN層240將跨越整個(gè)晶片具有用于CMOS區(qū)與雙極區(qū)的平整頂面。
第二種選擇示于圖8中，其中a-Si層230的厚度加上外延SiGe基極190的厚度大約等于柵極導(dǎo)體130的厚度。因?yàn)闁艠O導(dǎo)體130的厚度約200nm，通常是大于a-Si層230厚度的約50至150nm，因此可以蝕刻掉a-Si層230進(jìn)一步穿過基極氧化物200，其中底下的外延SiGe基極190也會(huì)被去除掉。蝕刻會(huì)在CMOS保護(hù)層160上停止。本方法要求二種薄膜(a-Si層230與外延SiGe基極190)的組合具有等于柵極導(dǎo)體130的厚度。因此，雙極區(qū)165上a-Si層230的表面與CMOS保護(hù)層160的頂面齊平。
圖9顯示沉積SiN層240后圖8的結(jié)構(gòu)。(TEOS的蝕刻阻止層245，約10至50nm厚，可選地在SiN層240上。)要注意的是，雙極區(qū)165上SiN層240的頂面與CMOS區(qū)175內(nèi)的頂面齊平，對(duì)于下面步驟CMP是必需的。
因?yàn)橹圃旆椒ㄔ谝韵虏襟E中，對(duì)于二種選擇都相似，所以第二種選擇(圖8與9)將用作實(shí)例來討論雙極的制造。完成制造出第一種選擇結(jié)構(gòu)(圖7)的制造步驟，可以直接用底下的討論為基礎(chǔ)而推導(dǎo)出?；诘诙N選擇的實(shí)例，這些步驟對(duì)于本領(lǐng)域技術(shù)人員是已知的。
依據(jù)本發(fā)明方法的以下步驟，涂布非本征基極開口的阻塊(未示出)。如圖10所示，層240與230疊層的RIE形成非本征基極開口270，留下射極島280與支撐島290。RIE步驟在基極氧化物層200上停止。
如圖11所示，接著形成間隔壁300。間隔壁300可以是單一或復(fù)合介電間隔壁。剝離非本征基極開口270內(nèi)的基極氧化物200。其它區(qū)域上的基極氧化物200由射極島280與支撐島290保護(hù)。
圖12顯示形成提升非本征基極310。例如，沉積形成多晶硅層313并接著向回平坦化到水平315，由此用當(dāng)作研磨停止的薄層240填滿非本征基極開口270，而形成提升非本征基極310，緊接著進(jìn)行回蝕處理。也可以只在暴露的非本征基極開口270上進(jìn)行選擇性外延沉積，從而形成提升非本征基極310。
圖13顯示沉積出介電隔離層323。對(duì)隔離層323進(jìn)行CMP步驟，以將該層平坦化，形成平面隔離層320。本步驟中再一次將層240用作研磨停止。
接著，使用與光致抗蝕劑235相同影像的光致抗蝕劑掩模來阻擋雙極區(qū)165。然后將CMOS區(qū)175內(nèi)殘留的隔離層320(如果可以的話，與任何殘留的薄層一起從間隔壁)剝離開。所得的結(jié)構(gòu)示于圖14。
本發(fā)明的方法接著使用平面隔離層320當(dāng)作掩模。射極島280與支撐島290內(nèi)的犧牲疊層層230和240都被蝕刻掉。蝕刻在CMOS區(qū)175內(nèi)的保護(hù)層160和雙極區(qū)165內(nèi)基極氧化物200上停止。所得的結(jié)構(gòu)示于圖15。
如圖16所示，蝕刻掉射極開口內(nèi)的基極氧化物層200，且沉積射極層350。然后沉積介電保護(hù)層360當(dāng)作掩模，形成射極接觸區(qū)。光致抗蝕劑370使后續(xù)的處理能方便進(jìn)行。
使用光致抗蝕劑370當(dāng)作掩模，將射極區(qū)外的介電保護(hù)層360與射極層350去除掉。平面隔離層320與CMOS保護(hù)層160當(dāng)作蝕刻停止。將光致抗蝕劑層380定義出圖案來覆蓋非本征基極區(qū)以及CMOS區(qū)175，如圖17所示的施用，并進(jìn)行開口處理。對(duì)暴露區(qū)，第一蝕刻氧化物隔離層320以及基極氧化物層200進(jìn)行方向性蝕刻處理，然后是提升非本征基極310與NPN外延SiGe基極190的多晶硅膜，在保護(hù)層160上停止。然后經(jīng)濕法蝕刻或干法蝕刻技術(shù)去除掉介電保護(hù)層160，并(可選的)可以進(jìn)行CMOS離子注入以及退火處理。
所有形成到雙極區(qū)165的射極、基極與集極的接觸區(qū)，以及到CMOS區(qū)175的源極，汲極與柵極的接觸區(qū)的以下步驟，對(duì)本領(lǐng)域技術(shù)人員來說都是熟知的。沉積出SiN蝕刻停止430，緊接著沉積并平坦化硼磷硅酸鹽玻璃(BPSG)層440。為射極、基極、集極以及其它組件形成不同的接觸區(qū)450，而完成該結(jié)構(gòu)的整合。這種結(jié)構(gòu)示于圖18中。
本發(fā)明與傳統(tǒng)方法的制造工藝之間的數(shù)個(gè)重要差異現(xiàn)在已很明顯。在本發(fā)明與Y.C.Sun以及J.Warnock所公開的文章之間有數(shù)個(gè)主要差異。這些差異有(a)本發(fā)明中的非本征基極多晶硅沉積在射極犧牲插頭上；以及(b)犧牲插頭與其它的CMOS區(qū)都具有被正確調(diào)整過的厚度，以提供預(yù)先研磨平整表面來實(shí)現(xiàn)CMP平坦化。在參考文章中，相比之下，研磨停止假設(shè)成CMOS柵極電介質(zhì)。本發(fā)明中，CMOS頂面不再與射極插頭的初始高度相同，而實(shí)現(xiàn)該平面是本發(fā)明的重要目的之一。
本發(fā)明與美國專利第5,523,606號(hào)之間也有數(shù)個(gè)主要差異。其中兩個(gè)差異被強(qiáng)調(diào)出來。第一，本發(fā)明的非本征基極多晶硅在本征基極形成后才沉積。第二，非本征基極經(jīng)CMP形成，由適當(dāng)?shù)谋∧くB層設(shè)計(jì)來提供研磨停止，因而本征SiGe基極是不需要選擇性外延生長。
權(quán)利要求
1.一種用于形成與互補(bǔ)金氧半(CMOS)電路集成的、具有提升非本征基極、射極和集極的雙極晶體管的方法，該方法包括步驟(a)提供中間半導(dǎo)體結(jié)構(gòu)，具有雙極區(qū)和帶柵極導(dǎo)體的CMOS區(qū)；(b)在雙極區(qū)內(nèi)提供具有厚度的本征基極層；(c)跨越CMOS區(qū)與雙極區(qū)形成基極氧化物；(d)在CMOS區(qū)與雙極區(qū)上沉積具有厚度的射極疊層硅層；(e)施加光致抗蝕劑來保護(hù)雙極區(qū)；(f)僅從CMOS區(qū)蝕刻去除射極疊層硅層，使雙極區(qū)上的射極疊層硅層的頂面基本與CMOS區(qū)的頂面齊平；以及(g)跨越CMOS區(qū)與雙極區(qū)沉積具有基本平坦頂面的研磨停止層，適于后續(xù)的化學(xué)機(jī)械研磨(CMP)。
2.根據(jù)權(quán)利要求1所述的方法，其中步驟(d)中沉積的該射極疊層硅層的厚度約等于CMOS區(qū)柵極導(dǎo)體的厚度，且該方法在步驟(f)中還包括使用基極氧化物作為蝕刻停止，使雙極區(qū)上射極疊層硅層的頂面基本與CMOS區(qū)內(nèi)基極氧化物的頂面齊平。
3.根據(jù)權(quán)利要求1所述的方法，其中步驟(d)中沉積的該射極疊層硅層的厚度加上步驟(b)中提供的本征基極層的厚度約等于CMOS區(qū)柵極導(dǎo)體的厚度，且該方法在步驟(f)中還包括用CMOS保護(hù)層作為蝕刻停止，僅從CMOS區(qū)蝕刻掉射極疊層硅層和基極氧化物，使雙極區(qū)上射極疊層硅層的頂面基本與CMOS區(qū)內(nèi)保護(hù)層的頂面齊平。
4.根據(jù)權(quán)利要求1所述的方法，其中該研磨停止層是電介質(zhì)。
5.根據(jù)權(quán)利要求1所述的方法，其中該雙極晶體管為異質(zhì)結(jié)雙極晶體管，而本征基極層為硅鍺。
6.根據(jù)權(quán)利要求1所述的方法，其中該射極疊層硅層包括(a)具有50至200nm厚度的a-Si層；以及(b)具有50至200nm厚度的SiN研磨停止層。
7.根據(jù)權(quán)利要求2所述的方法，其中該柵極導(dǎo)體具有100至250nm的厚度，而該射極疊層硅層包括(a)具有50至200nm厚度的a-Si層；以及(b)具有50至200nm厚度的SiN研磨停止層。
8.根據(jù)權(quán)利要求3所述的方法，其中該柵極導(dǎo)體具有100至250nm的厚度，而該射極疊層硅層包括(a)具有50至200nm厚度的a-Si層；以及(b)具有50至200nm厚度的SiN研磨停止層。
9.根據(jù)權(quán)利要求1所述的方法，還包括步驟(h)，進(jìn)行蝕刻以形成非本征基極開口，該蝕刻在基極氧化物上停止。
10.根據(jù)權(quán)利要求9所述的方法，還包括形成間隔壁的步驟(i)，以及從非本征基極開口剝離基極氧化物的步驟(j)。
11.根據(jù)權(quán)利要求10所述的方法，還包括步驟(k)，在非本征基極開口內(nèi)形成提升非本征基極。
12.根據(jù)權(quán)利要求11所述的方法，還包括沉積出隔離層的步驟(1)，以及使用研磨停止層的齊平表面進(jìn)行CMP處理而形成平面隔離層的步驟(m)。
13.根據(jù)權(quán)利要求12所述的方法，還包括施加光致抗蝕劑來保護(hù)雙極區(qū)的步驟(n)，以及從CMOS區(qū)剝離平面隔離層的步驟(o)。
14.根據(jù)權(quán)利要求13所述的方法，還包括步驟(p)，使用平面隔離層作為掩模，并對(duì)射極疊層硅層和研磨停止層進(jìn)行蝕刻，該蝕刻在雙極區(qū)內(nèi)的基極氧化物上和CMOS區(qū)內(nèi)的CMOS保護(hù)層上停止。
15.根據(jù)權(quán)利要求14所述的方法，還包括沉積射極疊層硅層的步驟(q)，以及沉積掩模而形成射極接觸區(qū)的步驟(r)。
16.根據(jù)權(quán)利要求15所述的方法，還包括步驟(s)，同時(shí)用光致抗蝕劑覆蓋住非本征基極與CMOS區(qū)，形成非本征基極圖案，然后進(jìn)行蝕刻。
17.根據(jù)權(quán)利要求16所述的方法，還包括步驟(t)，為雙極區(qū)的射極、基極與集極形成各個(gè)接觸區(qū)，以及為CMOS區(qū)的源極、汲極與柵極形成各個(gè)接觸區(qū)。
18.一種在形成與互補(bǔ)金氧半(CMOS)電路集成的、具有提升非本征基極、射極和集極的雙極晶體管時(shí)有用的中間半導(dǎo)體結(jié)構(gòu)，該結(jié)構(gòu)包括雙極區(qū)；CMOS區(qū)，包括頂面，具有厚度的柵極導(dǎo)體以及具有頂面的保護(hù)層；本征基極層，在雙極區(qū)內(nèi)，具有厚度；基極氧化物，跨越CMOS和雙極區(qū)，該基極氧化物具有厚度；射極疊層硅層，僅在雙極區(qū)上和基極氧化物上方，該射極疊層硅層具有厚度且具有基本與CMOS區(qū)的頂面齊平的頂面；以及研磨停止層，跨越CMOS與雙極區(qū)具有基本平坦的頂面，適于后續(xù)的化學(xué)機(jī)械研磨(CMP)。
19.根據(jù)權(quán)利要求18所述的中間半導(dǎo)體結(jié)構(gòu)，其中該射極疊層硅層的厚度約等于CMOS區(qū)柵極導(dǎo)體的厚度，而雙極區(qū)上射極疊層硅層的頂面基本與CMOS區(qū)內(nèi)基極氧化物的頂面齊平。
20.根據(jù)權(quán)利要求18所述的中間半導(dǎo)體結(jié)構(gòu)，其中該射極疊層硅層的厚度加上本征基極層的厚度約等于CMOS區(qū)柵極導(dǎo)體的厚度，而雙極區(qū)上射極疊層硅層的頂面基本與CMOS區(qū)內(nèi)保護(hù)層的頂面齊平。
21.根據(jù)權(quán)利要求18所述的中間半導(dǎo)體結(jié)構(gòu)，其中該研磨停止層為電介質(zhì)。
22.根據(jù)權(quán)利要求18所述的中間半導(dǎo)體結(jié)構(gòu)，其中該雙極晶體管為異質(zhì)結(jié)雙極晶體管，而本征基極層為硅鍺。
23.根據(jù)權(quán)利要求18所述的中間半導(dǎo)體結(jié)構(gòu)，其中該射極疊層硅層包括(a)具有50至200nm厚度的a-Si層；以及(b)具有50至200nm厚度的SiN研磨停止層。
24.根據(jù)權(quán)利要求19所述的中間半導(dǎo)體結(jié)構(gòu)，其中該柵極導(dǎo)體具有100至250nm的厚度，而該射極疊層硅層包括(a)具有50至200nm厚度的a-Si層；以及(b)具有50至200nm厚度的SiN研磨停止層。
25.根據(jù)權(quán)利要求20所述的中間半導(dǎo)體結(jié)構(gòu)，其中該柵極導(dǎo)體具有100至250nm的厚度，而該射極疊層硅層包括(a)具有50至200nm厚度的a-Si層；以及(b)具有50至200nm厚度的SiN研磨停止層。
全文摘要
本發(fā)明公開了一種用于形成與互補(bǔ)金氧半(CMOS)電路集成的、具有基極(190)、射極(350)和埋入集極(105)上方的提升非本征基極(310)。提供一種具有CMOS和雙極區(qū)的中間半導(dǎo)體結(jié)構(gòu)。在雙極區(qū)內(nèi)提供本征基極層。跨越CMOS區(qū)與雙極區(qū)形成基極氧化物，并在CMOS區(qū)與雙極區(qū)上沉積犧牲射極疊層硅層。施加光致抗蝕劑來保護(hù)雙極區(qū)，蝕刻該結(jié)構(gòu)，僅從CMOS區(qū)去除犧牲層，使雙極區(qū)上犧牲層的頂面基本與CMOS區(qū)的頂面齊平。最后，跨越CMOS區(qū)與雙極區(qū)沉積具有基本平坦頂面的研磨停止層，適于后續(xù)用于提升非本征基極的化學(xué)機(jī)械研磨(CMP)。
文檔編號(hào)H01L21/8222GK1531752SQ02811855
公開日2004年9月22日 申請(qǐng)日期2002年6月4日 優(yōu)先權(quán)日2001年6月22日
發(fā)明者戴維·C·阿爾格倫, 格雷戈里·G·弗里曼, 黃豐毅, 亞當(dāng)·T·蒂克諾, T 蒂克諾, 戴維 C 阿爾格倫, 里 G 弗里曼 申請(qǐng)人:國際商業(yè)機(jī)器公司