專利名稱：用于接觸基片的電接觸面的方法和由具有電接觸面的基片形成的裝置的制作方法
技術領域：
本發(fā)明涉及接觸基片的一個表面上的一個或者多個電接觸面的方法和由具有在一個表面上安排多個電接觸面的基片制成的裝置。
功率半導體芯片之間的相互接觸及與帶狀導線之間進行接觸時用到最多的技術是粗金屬絲連接法(見Harmann，G.，“微電子導線鍵合、材料、處理、可靠性及成品率”，Mc Graw Hill 1998)。這種技術是利用超聲波能量通過金屬間化合物在直徑典型為幾百μm的鋁制金屬絲與在芯片和功率模塊上由鋁和銅組成的接觸面之間來實現(xiàn)牢固連接的。
如果不使用上述鍵合法，也可以使用薄封裝(ThinPak)方法(見Temple，V，“SPCO ThinPak包裝，用于功率模塊和功率組件的理想部件塊”，IMAPS 99會議，芝加哥1999)。在這一方法中，芯片表面通過焊料接觸，該焊料是通過一個陶瓷板的窗口嵌入的。
另外一種MPIPPS(金屬桿互聯(lián)平行板結(jié)構(gòu)，見Haque S.，等人.，“一項利用金屬桿互聯(lián)平行板結(jié)構(gòu)將功率電子構(gòu)建塊打包的新技術”，IEEE Trans Adv.Pckag.，Vol.22，No.2，1999年5月)技術中，是通過釬焊的銅柱來構(gòu)成觸點的。
另外一種用于接觸的方法是利用倒裝法中的焊料凸塊實現(xiàn)的(Liu X.，等人.，“利用倒裝法將集成功率電子模塊打包的技術”，應用功率電子會議及展覽會，APEC’2000)。這種技術可以達到一種很好的散熱效果，因為可以將那些功率半導體直接焊接在DCB基片(DCB即Direct Copper Bonding，直接銅連接)的上下側(cè)(見Gillot，C.，等人，“多功率芯片模塊的最新打包技術”，IEEE工業(yè)應用會議IAS’99，1999)。
(Lu，G.-Q.，“3-D，模塊中的功率器件的無導線鍵合互連可降低電阻、寄生參量及噪音”PCIM 2000年5月，pp.40-68)中提到的技術是通過蒸發(fā)上的銅導線進行大面積的接觸，其中帶狀導線的絕緣是通過氣相淀積(CVD技術)的絕緣層來實現(xiàn)的(功率模塊覆蓋式結(jié)構(gòu))。
在(Krokoszinski，H.-J.，Esrom，H.，“用于功率模塊互連的箔片”，HybridCircuits 34，1992年9月)中提到了通過粘貼工藝或焊接工藝利用結(jié)構(gòu)化的箔片進行接觸的技術。
在摩托羅拉公司申請的美國專利5,616,886中提到了無鍵合模塊的概念，但并沒有做詳細闡釋。
本發(fā)明旨在提供一種與基片表面上的一個或多個電接觸面進行接觸的方法。與傳統(tǒng)的同類方法相比，本方法的突出優(yōu)勢在于，可以大面積接觸且承受高的電流密度。
這一任務由具有在權利要求1中所提到的諸多特征的方法解決。
本發(fā)明所提供的這種與基片表面上的一個或多個電接觸面進行接觸的方法，包括下列步驟-在真空條件下將由電絕緣的塑料材料構(gòu)成的薄膜層壓膠合到基片表面上，使薄膜緊緊覆蓋并附著在具有一個或多個接觸面的該表面上，-通過打開薄膜中的各個窗口將該表面上需要接觸的各個接觸面剝露使其露出，并且-使每個露出的接觸面都與一個導電材料層平面接觸。
這里所說的基片，可以是由有機材料或無機材料組成的任何一種電路底板。比如說可以是一個印刷電路(PCB)版、直接銅連接板(DCB)、絕緣金屬(IM)板、高溫燒制陶瓷(HTCC)板或低溫燒制陶瓷(LTCC)板。
至于層壓膠合一步，最好在真空壓力機中進行。可使用諸如真空拉伸、液體真空壓制、真空氣體壓制法或其它層壓技術。所使用的壓力最好能夠前后一致。這一層壓可在100℃到250℃的溫度范圍及1巴到10巴的壓力范圍內(nèi)進行。至于層壓的各項精確的處理參數(shù)，如壓力、溫度、時間等等，還會因基片的拓撲形狀、薄膜的塑料材料及薄膜厚度的不同而不同。
建議在進行平面接觸時使用物理或化學淀積法將導電材料淀積。這類的物理方法指濺射和氣相噴鍍法(物理氣相淀積法，PVD)。化學淀積法可以是氣相(化學蒸汽淀積法)和/或液相(液相化學蒸汽淀積法)。也可以先使用其中一種方法覆蓋上一薄子層導電層，在此基礎上再用電鍍淀積出一個較厚的導電層。
按照本發(fā)明，首先是要有一個帶表面的基片，該表面上面有一個或多個半導體芯片尤其是功率半導體芯片，在每個芯片上面又有一個或多個接觸面；同時在該表面上在真空條件下層壓膠的薄膜，該薄膜緊緊覆蓋著該表面，包括每個半導體芯片和每個接觸面，同時也緊緊粘著在該表面上，包括每個半導體芯片在構(gòu)造薄膜時，可以克服500μm以下的高低差。這一高低差是由于基片的布局和其上面安排的半導體芯片造成的。
這一薄膜可以由任何熱塑性塑料、熱固性塑料或它們的混合物構(gòu)成。按照本發(fā)明的方法，構(gòu)造該薄膜時最好使用基于聚酰亞胺(PI)、聚乙烯(PE)、聚苯酚、聚醚酮(Polyetheretherketon(PEEK))和/或環(huán)氧化物的塑料材料。為了更好地使該薄膜粘著在基片表面上可構(gòu)造一個粘著層。
該薄膜的厚度范圍可達10μm到500μm。按照本發(fā)明中的方法一般使用的所層壓的薄膜厚度范圍優(yōu)選為25μm到150μm之間。
進行完層壓處理后特別要進行退火處理。通過這一熱處理可以使薄膜更好地附著在基片表面上。
在其中一種改進結(jié)構(gòu)中，上面的層壓膠合步驟(包括退火處理或不包括)被多次重復使用，一直到所層壓的薄膜達到一定厚度。比如，原來較薄的薄膜經(jīng)過這一反復處理后可成為較厚的層壓薄膜。這些薄膜優(yōu)選是由一種塑料材料構(gòu)成的。當然，也完全可以由多種不同的塑料材料構(gòu)成。這樣最后形成的就是一個多層的層壓薄膜。
在一個比較特殊的改進結(jié)構(gòu)中，使用激光燒蝕在薄膜中打開一個窗口。所使用的激光波長范圍在300nm和1100nm之間，功率范圍在1W和100W之間。比如可以使用波長為924nm的CO2激光。在打開窗口時，注意不要對薄膜下方的鋁制芯片觸點造成損壞。
另外一種改進結(jié)構(gòu)使用的是光敏薄膜，并且在打開窗口時使用的是光刻工藝。該光刻工藝的步驟如下對光敏薄膜進行曝光，然后對薄膜上經(jīng)過曝光和/或未經(jīng)曝光的地方進行顯影，最后再將這些曝過光或未曝過光的部分除去。
將窗口打開后必要時還要對薄膜剩余物進行清潔處理。這一步驟可采用化學濕法進行。特別也可以想到等離子體清潔法。
另一種改進結(jié)構(gòu)使用了由多個彼此疊加的由不同導電材料構(gòu)成的子層組合而成的導電材料層。比如，可以將不同的金屬層彼此疊加覆蓋上去。這些子層或者說金屬層的數(shù)量一般為2到5個。由這些子層構(gòu)成的導電層例如可以集成一個起防止擴散作用的子層。一種這樣的子層可以例如由鈦鎢合金構(gòu)成(TiW)。在構(gòu)造這種多層結(jié)構(gòu)時最好直接在要接觸的表面上覆蓋上一層起粘合或改進粘合作用的子層。這種子層可以是由鈦構(gòu)成的。
在另一種特殊改進結(jié)構(gòu)中，在平面接觸后在導電材料層中或上面要至少構(gòu)造出一條帶狀導線。這一帶狀導線可直接附于該導電材料層上。為形成帶狀導線特別是進行對導電層的結(jié)構(gòu)化。也就是說，該帶狀導線是在該導電層中形成的。這一帶狀導線例如用于半導體芯片的電接觸。
在對導電層進行結(jié)構(gòu)化時一般使用光刻工藝。為此可以先在導電層上涂上一層光刻膠，烘燥、隨后曝光和顯影。有時為了使涂上去的光刻膠進行后面的其它處理工藝時保持穩(wěn)定，還要進行退火處理。至于光刻膠可以使用傳統(tǒng)的陽性或陰性的光致抗蝕劑。在涂敷光刻膠時可使用噴射或浸漬技術。也可使用電淀積法(靜電或電泳淀積法)。
在結(jié)構(gòu)化時也可以使用光敏薄膜，對其進行層壓、并進行可與涂上的光刻膠可比的曝光和顯影。
為形成帶狀導線可按下列步驟進行第一分步驟將導電層結(jié)構(gòu)化，然后在下一個分步驟中所形成的帶狀導線上再進行金屬化，以對該帶狀導線進行強化處理。例如在通過結(jié)構(gòu)化得到的帶狀導線上電鍍銅，淀積厚度為1μm到400μm。隨后，除去光刻膠或所層壓的薄膜。在進行上述除去處理時例如可使用有機溶劑、堿性顯影劑或其它類似溶劑。隨后進行的微差腐蝕又將未經(jīng)金屬化強化處理的金屬導電層除去。這樣，經(jīng)強化處理過的帶狀導線就留存下來。
在一個特殊的改進結(jié)構(gòu)中，為了制造一種多層式裝置，會多次用到層壓、剝露、接觸和形成帶狀導線等步驟。
本發(fā)明有利地提供了一種用于半導體芯片，尤其是功率半導體芯片，上面的連接墊或接觸面的電接觸和布線的新型技術。此外，本發(fā)明的方法還提出了一種可實現(xiàn)高速、低損耗通斷的低電感接線的平面連接及絕緣技術。
本發(fā)明的方法中在真空條件下對薄膜進行層壓處理時使用的是等靜態(tài)下的層壓。通過對薄膜進行層壓處理可制造一個電絕緣層。利用本發(fā)明中的薄膜層壓技術制造絕緣層具有下列優(yōu)點-可在高溫下使用。比如，由聚酰亞胺構(gòu)成的薄膜最高可抗300℃的高溫。
-工藝成本低，比如與氣相淀積絕緣層相比。
-通過使用較厚的絕緣層，可實現(xiàn)較高的絕緣場強。
-生產(chǎn)能力強，比如DCB基片在使用過程中可進行各種工藝處理。
-絕緣性能均勻穩(wěn)定，因為由于對薄膜進行加工處理是在真空中進行的，因此可以防止夾雜空氣。
-由于整個芯片接觸面都可用，因此可以確保高電流的通過。這里芯片的接觸面積可以實現(xiàn)從60mm2到100mm2。
-通過平面接觸可對各芯片進行均一性控制。
-平面式接觸面的結(jié)構(gòu)使觸點的電感小于粗金屬絲鍵合結(jié)構(gòu)中的電感。
-因為較低的熱機械應力與相競爭的方法相比，這種接觸方式在遇到外界震動和機械沖擊時具有高度的穩(wěn)定性，和具有很高的負荷變換穩(wěn)定性。。
-適用于多層布線結(jié)構(gòu)。
-平面式的連接技術不需要高的構(gòu)建高度。因此整個裝置結(jié)構(gòu)緊湊。
-在多層式的連接結(jié)構(gòu)中大面積的金屬化層可起到屏蔽作用。這一點尤其有利于電路的電磁兼容性能(EMV)(寄生發(fā)射、抗干擾性等)。
本發(fā)明還提供了相應的裝置，該裝置具有權利要求13中提到的特征，它按照該項權利要求是一個由帶表面的基片所構(gòu)成的裝置，在這個表面上安排電接觸面，其中在該表面上在真空條件下層壓膠合一個由電絕緣材料構(gòu)成的薄膜，該薄膜緊緊附著并粘合在表面上，同時薄膜在每個接觸面上都有一個窗口，通過這個窗口使該接觸面從薄膜露出，同時與一個導電材料層平面接觸。
根據(jù)權利要求13的裝置的優(yōu)選和有利的改進結(jié)構(gòu)在權利要求14和15中加以說明。
在下面的說明中將以圖示為例詳細闡釋本發(fā)明。


圖1表示本發(fā)明裝置的一個實施例的垂直截面。
圖2示意表示本發(fā)明方法的一個實施例。
在圖1所示的實例中，數(shù)字1代表整個基片。圖中所示的基片1例如具有一個DCB基片，眾所周知該基片由陶質(zhì)層10、覆蓋在其下表面102上的銅質(zhì)層12和覆蓋在與下表面102相反的上表面101上的銅質(zhì)層11所構(gòu)成。
位于陶質(zhì)層10上表面101的銅質(zhì)層11在一定區(qū)域向下到上表面101被除去，使得在這些地方上表面101的上方是空的，但這對本發(fā)明不造成任何影響。
剩余的銅質(zhì)層11的背向陶質(zhì)層10的上表面111上安裝的是一些半導體芯片2，這些芯片可能相同也可能不同。
這些半導體芯片主要是功率半導體芯片，每個芯片2與一個未示出的接觸面接觸，它存在于芯片2面向銅質(zhì)層11的下表面202上，平面式接觸層11的上表面111。例如這一接觸面與銅質(zhì)層11焊接在一起。
在每個芯片2背向銅質(zhì)層11及其下表面202的上表面201上，都有一個觸點21它有一個背向芯片2的接觸面210。
如果半導體芯片2例如是一個晶體管，那么這一芯片2的下表面202上的接觸面就是一個集電極觸點或漏極觸點的接觸面，而該芯片2的上表面201上的觸點21就是一個發(fā)射極或源極觸點，其接觸面為接觸面210。
數(shù)字20代表裝配半導體芯片2的基片1的整個上表面。該表面由陶質(zhì)層10的上表面101的顯露部分和位于芯片2之外的銅質(zhì)層11的上表面101的顯露部分及由所有芯片2自身的空白表面組成。所謂芯片自身的空白表面，是指由該芯片2的上表面201和側(cè)表面203所構(gòu)成的部分。
在本發(fā)明中，基片1的表面20是一個有重要意義的表面。
按照發(fā)明中的要求，在基片1的表面20上有一個在真空條件下層壓膠合而成的薄膜3，該薄膜3由電絕緣的塑料材料所組成，使薄膜3緊緊覆蓋并粘合在具有接觸面210的表面20上(圖2，301)。
層壓膠合的薄膜3的作用是作為絕緣層和帶狀導線5的載體。
薄膜3的構(gòu)成材料是一種基于聚酰亞胺和環(huán)氧化物組成的塑料材料。
為使薄膜3更好地粘合在表面20上，可以再進行一次退火處理。薄膜3的典型厚度d在25-150μm之間。為達到比較高的厚度，也可以用幾個較薄的膜3疊合而成。這樣可以更容易達到以kV范圍的絕緣場強。
現(xiàn)在將薄膜3中的各個窗口31打開，就可以使基片1的表面20上的每個要接觸的接觸面都成為顯露的表面(圖2，302)。
要接觸的接觸面，不僅指半導體芯片2上面的接觸面210，也可以是位于銅質(zhì)層或其它金屬層11的上表面111上、各通過打開薄膜3中的窗口31所顯露區(qū)域112。
打開薄膜3的窗口31時所使用的方法主要是激光燒蝕法。
隨后對各個顯露的接觸面210和112進行優(yōu)選金屬導電材料構(gòu)成的層4的平面接觸，方法是將顯露的接觸面210和112用常規(guī)方法金屬化和結(jié)構(gòu)化，并從而實現(xiàn)平面接觸(圖2，303)。
導電材料層4例如可以整個表面地覆蓋在每一接觸面210、112上，在在薄膜3背向基片1的表面20的上表面301上，然后例如利用光刻工藝對其進行結(jié)構(gòu)化，使其與接觸面210和112保持平面接觸，并且在接觸面210和112的外部形成帶狀導線5。
優(yōu)選為此執(zhí)行下列幾個工藝步驟(半加性結(jié)構(gòu))i)濺射一層約100nm厚的鈦粘著層和一層約200nm厚的銅導電層4(圖2，303)。
ii)使用厚光刻膠層或光敏薄膜7進行光刻工藝(圖2，304)iii)通過導電層6對顯露區(qū)域進行電鍍加厚。該導電層的厚度可達500μm.
iv)除掉光刻膠層對銅和鈦施加并進行差異腐蝕。
也可以在薄膜3背向基片1的表面20的上表面301上敷上一層掩膜，該掩膜可以使接觸面210和112及帶狀導線5的區(qū)域露置出來；再將由導電材料構(gòu)成的導電層4整個面積地覆蓋在該掩膜和接觸面210、112及沒有掩膜的區(qū)域上。然后將掩膜與位于其上的導電層4取下來，使只剩下無掩膜區(qū)域上的平面接觸的接觸面210、112和帶狀導線5。
總之，不管哪種情況，已提供一種裝置，該裝置由一個帶表面20的基片1構(gòu)成，在表面20上安置電接觸面210，112，其中在表面20上通過真空層壓膠合形成一個由電絕緣材料構(gòu)成的薄膜3形式的絕緣層，薄膜3是緊緊附著和粘合在表面20上。同時，在該裝置中，薄膜3在每個接觸面210和112處都有窗口31，通過這個窗口使接觸面210和112從薄膜3露出并且與導電層4及另外與一個導電材料層6平面接觸。
本裝置的特殊結(jié)構(gòu)可由前面的說明得出。
權利要求
1.與一個基片(1)的表面(20)上的一個或多個電接觸面(21)接觸的方法，包括下列步驟-在真空條件下將由電絕緣的塑料材料構(gòu)成的薄膜(3)層壓膠合到基片(1)的表面(20)上，使薄膜(3)把具有接觸面(210、112)的表面(20)緊緊覆蓋并附著在該表面(20)上，-通過打開薄膜(3)中的各個窗口(31)將表面(20)上需要接觸的各個接觸面(210、112)露置出來，并且-每個露置出來的接觸面(210、112)都與一個導電材料層(4、6)平面接觸。
2.根據(jù)權利要求1的方法，其中，使用一個帶表面(20)的基片(1)，該表面上面裝配一個或多個半導體芯片(2)，在每個芯片上面又各有一個或多個要接觸的接觸面(210)；其中在表面(20)上在真空條件下層壓膠合薄膜(3)，使該薄膜(3)緊緊覆蓋該表面(20)，包括每個半導體芯片2和每個接觸面，同時也緊緊粘著在該表面(20)，包括每個半導體芯片(2)上面。
3.根據(jù)權利要求2的方法，其中，其所使用的基片(1)是一個帶有表面(20)的基片，在該表面上裝配一個或多個功率半導體芯片(2)。
4.根據(jù)前述權利要求中之一的方法，其中，其所使用的薄膜(3)是由基于聚酰亞胺、聚乙烯、聚苯酚、聚醚酮(Polyetheretherketon)和/或環(huán)氧化物等塑料材料構(gòu)成的。
5.根據(jù)前述權利要求中之一的方法，其中，其所使用層壓膠合的薄膜(3)的厚度(d)范圍是在25到150μm之間。
6.根據(jù)前述權利要求中之一的方法，其中，在完成對薄膜(3)的層壓膠合之后要進行退火處理。
7.根據(jù)前述權利要求中之一的方法，其中，其層壓膠合的過程要一直重復持續(xù)進行，直到層壓膠合的薄膜達到一定的厚度。
8.根據(jù)前述權利要求中之一的方法，其中，其薄膜(3)中的窗口(31)是通過激光燒蝕技術打開的。
9.根據(jù)前述權利要求中之一的方法，其中，其所使用的薄膜(3)是光敏性的，并且其上面的窗口(31)是通過光刻工藝打開的。
10.根據(jù)前述權利要求中之一的方法，其中，所使用的層是由多個由不同導電材料構(gòu)成的子層疊合而成的。
11.根據(jù)前述權利要求中之一的方法，其中，在平面接觸后在由導電材料構(gòu)成的層中和/或表面上產(chǎn)生至少一條帶狀導線。
12.根據(jù)前述權利要求中之一的方法，其中，為了制造多層式裝置，多次執(zhí)行層壓膠合、剝露、接觸和形成帶狀導線等步驟。
13.由帶表面(20)的基片(1)所構(gòu)成的裝置，在這個表面上安置電接觸面(210、112)，其中在表面(20)上在真空條件下層壓膠合一個由電絕緣材料構(gòu)成的薄膜(3)，該薄膜緊緊附著和粘合在表面(20)上，同時薄膜(3)在每個接觸面(210、112)上都有一個窗口(31)，通過這個窗口使該接觸面(210、112)從薄膜(3)露出，同時與一個導電材料層(4、6)平面接觸。
14.根據(jù)權利要求13的裝置，在基片(1)的表面(20)上面至少在一個半導體芯片(2)上有至少一個接觸面(210)，其中薄膜(3)緊緊附著在半導體芯片(2)上面，并且在半導體芯片(2)上面的接觸面(210)處有一個窗口(31)，通過這個窗口使該接觸面(210)從薄膜(3)露出同時與一個導電材料層(4、6)平面接觸。
15.根據(jù)權利要求14的裝置，其中，半導體芯片(2)是功率半導體芯片。
全文摘要
在一種用于接觸基片(1)的一個表面(20)上的電接觸面(21，112)的方法中，在該表面上在真空下層壓基于由聚酰亞胺或者環(huán)氧化物形成的薄膜(3)，使得該薄膜緊緊覆蓋在具有接觸面的表面上并與其粘接。在表面上的每一要接觸的接觸面通過打開薄膜上的窗口(31)露出，每一露出的接觸面與一個金屬層平面接觸。應用允許大電流密度的功率半導體芯片的大平面接觸。
文檔編號H01L25/18GK1575511SQ02819063
公開日2005年2月2日 申請日期2002年9月25日 優(yōu)先權日2001年9月28日
發(fā)明者K·海澤, L·阿米格斯, H·施瓦茨鮑爾, N·澤利格爾, K·維德納, J·扎普夫, M·雷汗 申請人:西門子公司