專利名稱：在sonos閃存中的雙倍密度核心柵極的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般而言是關(guān)于非揮發(fā)性半導(dǎo)體內(nèi)存裝置的制造方法。特別是，本發(fā)明是關(guān)于SONOS型式的非揮發(fā)性內(nèi)存裝置的制造方法改良。
現(xiàn)有技術(shù)現(xiàn)有的電可擦除的可程序只讀存儲器(electrically erasableprogrammable read only memory，EEPROM)的浮動?xùn)艠O閃存型式為使用存儲單元，該存儲單元的特征為通過信道氧化物的垂直堆棧、在該信道氧化物上方的第一多晶硅層、在該第一多晶硅層上方的氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)層間介電質(zhì)、以及在該氧化物-氮化物-氧化物層間介電質(zhì)上方的第二多晶硅層。例如，Guterman等人于文獻(IEEE Transactions on Electron Devices，Vol.26，No.4，p.576，1979)中提到一種浮動?xùn)艠O非揮發(fā)性存儲單元，由夾層于柵極氧化物與層間氧化物之間的浮動?xùn)艠O所組成，其中控制柵極位于層間氧化物的上方。
一般而言，快閃存儲單元是通過從部分的基板，如接近漏極區(qū)域的信道部分，引入熱電子注入至浮動?xùn)艠O而編工藝式。電子注入攜帶負電荷至該浮動?xùn)艠O。該注入機制可通過將該源極區(qū)域與該基板的大部分接地，并且施加相當高的正電壓至控制電極以產(chǎn)生電子吸引場，并且施加適量的正電壓至漏極區(qū)域以產(chǎn)生“熱”(高能)電子。在足夠的負電荷聚集在浮動?xùn)艠O之后，浮動?xùn)艠O的負電位上升至浮動?xùn)艠O的場效應(yīng)晶體管(field effect transistor，F(xiàn)ET)的臨界電壓并且經(jīng)由接續(xù)的“讀出”模式禁止電流流經(jīng)該信道區(qū)域。讀出電流的量用于決定快閃存儲單元是否被程序化。快閃存儲單元的浮動?xùn)艠O的放電的動作稱為擦除功能。一般通過在晶體管的浮動?xùn)艠O與源極區(qū)域之間(源極擦除或負柵極擦除)或者介于浮動?xùn)艠O與基板之間(信道擦除)的伏勒-諾得漢(Fowler-Nordheim)穿隧機制實現(xiàn)擦除功能。當浮動(floating)個別的存儲單元的漏極，通過施加高正電壓至該源極區(qū)域并且接地該控制柵極與基板而引入源極擦除操作。
后來出現(xiàn)硅氧化物氮化物氧化物硅(Silicon Oxide Nitride OxideSilicon，SONOS)型式的內(nèi)存裝置。參考Chan等人于IEEE ElectronDevice Letters，Vol.8，No.3，p.93，1987所提出的文獻。有一種SONOS型式快閃存儲單元以具有電荷捕捉非導(dǎo)電介電質(zhì)層而建構(gòu)，一般而言是硅氮化物層，以夾層(sandwiched)方式介于兩個二氧化硅層(絕緣層)之間。非導(dǎo)電介電質(zhì)層功能為電荷捕捉媒介。導(dǎo)電柵極層放置于二氧化硅層的上方。因為電荷被局部地捕捉接近于作為漏極的那一側(cè)，因此這個結(jié)構(gòu)可說明為雙晶體管單元或每個單元雙位。如果使用多重層，那么能夠達到每個單元四位或更多的位。多重位單元致能SONOS型式的內(nèi)存裝置以具有超過其它在制造中用于在集成電路芯片上信息保持/處理的量的增加的持續(xù)趨勢的優(yōu)點。
SONOS型式的內(nèi)存裝置提供不同的優(yōu)點。特別是，存儲單元的擦除機制會大幅地強化。存儲單元的兩個位可通過對右側(cè)的位的柵極與漏極以及對左側(cè)的位的柵極與源極施加適合的擦除電壓而擦除。另一個優(yōu)點包括減少來自循環(huán)的磨損，并且因此增加裝置壽命。在相反方向中讀出的效果為對相同量的程序化而言，非常較高的臨界電壓的是可行的。因此，為了在介于存儲單元的已程序化狀態(tài)與未程序化狀態(tài)之間的臨界電壓中達到足夠的顛峰，當在反向中讀出存儲單元時所需要的捕捉電荷的區(qū)域遠小于在順向中讀出存儲單元時所需要的捕捉電荷的區(qū)域。
當電荷捕捉區(qū)域做得盡可能的窄，會強化擦除機制。以順向程序化與以反向讀出允許限制電荷捕捉區(qū)域的寬度至接近漏極(右側(cè)位)或源極的窄區(qū)域。這允許存儲單元更多有效的擦除。
局部電荷捕捉的另一個優(yōu)點是于擦除期間，因為擦除僅發(fā)生在接近漏極，因此遠離漏極的氮化物的區(qū)域不會經(jīng)歷深的空乏區(qū)。在擦除之后，存儲單元的最后臨界是通過裝置結(jié)構(gòu)本身自我限制。這與現(xiàn)有的單一的晶體管浮動?xùn)艠O快閃存儲單元直接地形成對比，該現(xiàn)有單一的晶體管浮動?xùn)艠O快閃存儲單元往往具有深的空乏區(qū)的問題。
雖然以上說明許多的優(yōu)點，關(guān)于SONOS型式內(nèi)存裝置至少具有兩個缺點。一個缺點是以硅的局部氧化(LOCal Oxidation of Silicon，LOCOS)的絕緣占據(jù)相當大量的空間。假設(shè)持續(xù)的趨勢是朝向微小化以及增加在集成電路芯片上的裝置整合，空間的有效使用具有增加的重要性。通過硅的局部氧化的絕緣也導(dǎo)致?lián)诫s的的氣體外流，為所不希望者。
SONOS型式的內(nèi)存裝置的另一個缺點是LOCOS形成會導(dǎo)致短信道。關(guān)于LOCOS形成的高溫往往從800℃至1,100℃。短信道為有效信道長度的減少，往往以Leff表示。有效信道長度的非必要的減少導(dǎo)致流經(jīng)晶體管的不希望的大電流，其中該晶體管則處于低柵極電壓，如同晶體管處于關(guān)閉的狀態(tài)。
關(guān)于LOCOS形成的熱循環(huán)也導(dǎo)致位線對位線鑿孔貫穿泄漏的增加。也即，由熱循環(huán)引起的擴散導(dǎo)致位線之間不希望的泄漏。
一般來說，于半導(dǎo)體工業(yè)中，持續(xù)的趨勢為朝向更高的裝置密度。為了達到這些高密度已有努力并且持續(xù)努力朝向在半導(dǎo)體晶圓上等比例地縮減裝置的尺寸。為了完成如此高的裝置封裝密度，需要越來越小的結(jié)構(gòu)體尺寸。這包括此類結(jié)構(gòu)體的寬度與間隔。這趨勢沖擊非揮發(fā)性半導(dǎo)體內(nèi)存裝置的設(shè)計與制造，包括SONOS型式的內(nèi)存裝置。
參考第1圖，為根據(jù)Mitchell等人的美國專利第5,168,334號所顯示的現(xiàn)有技術(shù)SONOS型式的半導(dǎo)體內(nèi)存裝置的部分核心區(qū)域。第1圖模擬于Mitchell等人的美國專利第5,168,334號的第5圖。第1圖顯示硅基板25，具有場氧化區(qū)域38與40、位線44與46、ONO三層50/52/54、以及多晶硅字線56與66。如圖所示，該結(jié)構(gòu)已使用介于字線56與66之間的空間。在該現(xiàn)有技術(shù)中無法滿足進一步按比例縮減半導(dǎo)體內(nèi)存裝置的需要，其中該半導(dǎo)體內(nèi)存裝置包括SONOS型式的內(nèi)存裝置。

發(fā)明內(nèi)容
本發(fā)明提供一種用于制造具有增加的密度的SONOS型式的非揮發(fā)性內(nèi)存裝置的方法。特別是，本發(fā)明提供SONOS型式的非揮發(fā)性內(nèi)存裝置，在核心區(qū)域具有柵極/字線的增加的密度。在該數(shù)組中存儲單元的數(shù)目能夠?qū)嵸|(zhì)地增加。雙倍密度的SONOS型式的非揮發(fā)性內(nèi)存裝置一般具有大致上平坦的結(jié)構(gòu)。本發(fā)明免除與在核心區(qū)域中LOCOS形成有關(guān)的高溫?zé)嵫h(huán)，藉以最小化及/或排除短信道。本發(fā)明也免除與LOCOS形成有關(guān)的不希望的鳥嘴(birds′beak)，以致較少的缺陷及/或改良的比例縮小。
本發(fā)明的一實施型態(tài)是關(guān)于一種形成非揮發(fā)性半導(dǎo)體內(nèi)存裝置的方法，包含在基板的上方形成電荷捕捉介電質(zhì)，該基板具有核心區(qū)域與周邊區(qū)域；在該核心區(qū)域中的電荷捕捉介電質(zhì)的上方形成第一組存儲單元柵極；在該第一組存儲單元柵極的周圍形成一致的絕緣材料層；以及在該核心區(qū)域中形成第二組存儲單元柵極，其中該第二組存儲單元柵極的每一個存儲單元柵極相鄰于該第一組存儲單元柵極的至少其中一個存儲單元柵極，該第一組存儲單元柵極的每一個存儲單元柵極相鄰于該第二組存儲單元柵極(122)的至少其中一個存儲單元柵極，以及該一致的絕緣材料層(118)置于各個相鄰的存儲單元柵極之間。
本發(fā)明的另一實施型態(tài)是關(guān)于一種在非揮發(fā)性半導(dǎo)體內(nèi)存裝置中增加核心柵極密度的方法，包含在基板的上方形成電荷捕捉介電質(zhì)，該基板具有核心區(qū)域與周邊區(qū)域；在該核心區(qū)域中的該電荷捕捉介電質(zhì)的上方形成第一組存儲單元柵極/字線；在該第一組存儲單元柵極/字線的周圍成長二氧化硅層；在該二氧化硅層的上方一致地沉積絕緣材料層；在該絕緣材料層的上方沉積多晶硅層；以及平坦化該基板以在該核心區(qū)域中形成第二組存儲單元柵極/字線，其中該第二組存儲單元柵極/字線的每一個存儲單元柵極/字線相鄰于該第一組存儲單元柵極/字線的至少其中一個存儲單元柵極/字線，以及該二氧化硅層與該絕緣材料層置于各個相鄰的存儲單元柵極/字線之間。


第1圖為表示現(xiàn)有技術(shù)SONOS型式的內(nèi)存裝置的部分核心區(qū)域的橫剖視圖。
第2圖為表示以SONOS型式的內(nèi)存裝置為本發(fā)明的一實施型態(tài)時的部分核心區(qū)域的橫剖視圖。
第3圖為表示以SONOS型式的內(nèi)存裝置為本發(fā)明的另一實施型態(tài)時的部分核心區(qū)域的橫剖視圖。
第4圖為表示以SONOS型式的內(nèi)存裝置為本發(fā)明的另一實施型態(tài)時的部分核心區(qū)域的橫剖視圖。
第5圖為表示以SONOS型式的內(nèi)存裝置為本發(fā)明的另一實施型態(tài)時的部分核心區(qū)域的橫剖視圖。
第6圖為表示以SONOS型式的內(nèi)存裝置為本發(fā)明的另一實施型態(tài)時的部分核心區(qū)域的橫剖視圖。
第7圖為表示以SONOS型式的內(nèi)存裝置為本發(fā)明的另一實施型態(tài)時的部分核心區(qū)域的橫剖視圖。
第8圖為表示以SONOS型式的內(nèi)存裝置為本發(fā)明的另一實施型態(tài)時的部分核心區(qū)域的橫剖視圖。
第9圖為表示以SONOS型式的內(nèi)存裝置為本發(fā)明的一實施型態(tài)時的部分核心區(qū)域的橫剖視圖。
第10圖為表示以SONOS型式的內(nèi)存裝置為本發(fā)明的另一實施型態(tài)中時的部分核心區(qū)域的橫剖視圖。
第11圖為表示以SONOS型式的內(nèi)存裝置為本發(fā)明的另一實施型態(tài)時的部分核心區(qū)域的橫剖視圖。
具體實施例方式
本發(fā)明是關(guān)于一種用以制造SONOS型式的非揮發(fā)性半導(dǎo)體內(nèi)存裝置的方法，并且特別是，具有在核心區(qū)域中柵極/字線的改善等比例縮放的SONOS型式的非揮發(fā)性半導(dǎo)體存儲裝置。數(shù)目增加的SONOS型式的存儲單元可形成于數(shù)組中，藉以改善SONOS型式的半導(dǎo)體存儲裝置的存儲容量。于一實施例中，在特定的數(shù)組中SONOS型式的存儲單元的數(shù)目可較現(xiàn)有的制法增加多至約100％(二倍)。于另一實施例中，在特定的數(shù)組中SONOS型式的存儲單元的數(shù)目較現(xiàn)有的制法可增加至少約50％。
本發(fā)明的一實施型態(tài)包括提供非揮發(fā)性半導(dǎo)體內(nèi)存裝置，其在核心區(qū)域具有雙倍密度的柵極。結(jié)果是，可達到在等比例縮放中明顯的改善。本發(fā)明的另一實施型態(tài)包括用以制造非揮發(fā)性半導(dǎo)體內(nèi)存裝置的方法，其中該裝置在核心區(qū)域中不包含LOCOS。結(jié)果是，將不希望的鳥嘴以及關(guān)于LOCOS形成的高溫?zé)嵫h(huán)減至最少及/或免除。本發(fā)明也可提供具有大致上平坦的結(jié)構(gòu)的內(nèi)存裝置。
茲參考圖式以說明本發(fā)明，其中于全文中相似的結(jié)構(gòu)組件附注相同的數(shù)字代號。因為本發(fā)明為關(guān)于在核心區(qū)域中柵極/字線的密度的增加，在圖中僅顯示核心區(qū)域(未顯示于周邊區(qū)域中的工藝)?？捎谥苓厖^(qū)域中進行標準的工藝。該核心區(qū)域包含該存儲單元以及該周邊區(qū)域包含芯片的其余部分，如控制邏輯與輸入/輸出裝置。
本發(fā)明的一實施型態(tài)說明于第2至6圖。參照第2圖，以在電荷捕捉介電質(zhì)114的下方的半導(dǎo)體基板112顯示半導(dǎo)體結(jié)構(gòu)110。如圖所示，電荷捕捉介電質(zhì)114包含三層；也即，第一二氧化硅層114a、氮化硅層114b、以及第二二氧化硅層114c(ONO介電質(zhì))。特別是在ONO介電質(zhì)的案例中，電子捕捉發(fā)生在氮化硅層114b中。
電荷捕捉介電質(zhì)114可以是任何的介電質(zhì)層或者是能夠或有助于電子捕捉的層。換言之，為了有助于電子捕捉，電荷捕捉介電質(zhì)具有比夾層屏障層者較低高度(具有相對較高的屏障高度的兩個層夾層一個具有相對較低的屏障高度的層)。于ONO三層介電質(zhì)的案例中，氧化物層具有屏障高度約3.1eV，而氮化物層則具有屏障高度約2.1eV。此時，在中間層產(chǎn)生井(well)。
例如，電荷捕捉介電質(zhì)包括ONO三層介電質(zhì)、氧化物/氮化物雙層介電質(zhì)、氮化物/氧化物雙層介電質(zhì)、氧化物/氧化鉭雙層介電質(zhì)(SiO2/Ta2O5)、氧化物/氧化鉭/氧化物三層介電質(zhì)(SiO2/Ta2O5/SiO2)、氧化物/鈦酸鍶雙層介電質(zhì)(SiO2/SrTiO3)、氧化物/鈦酸鍶鋇雙層介電質(zhì)(SiO2/BaSrTiO2)、氧化物/鈦酸鍶/氧化物三層介電質(zhì)(SiO2/SrTiO3/SiO2)、氧化物/鈦酸鍶/鈦酸鍶鋇三層介電質(zhì)(SiO2/SrTiO3/BaSrTiO2)、氧化物/氧化鉿/氧化物三層介電質(zhì)等(于每一個案例中，所提到的第一層為底層，而所提到的最后層為頂層)。雖然于本文中時常使用該用詞SONOS型式的非揮發(fā)性半導(dǎo)體內(nèi)存裝置，應(yīng)了解如同本文中使用的SONOS型式的非揮發(fā)性半導(dǎo)體內(nèi)存裝置可包含以上說明的任何的電荷捕捉介電質(zhì)。換言的，SONOS型式的非揮發(fā)性半導(dǎo)體內(nèi)存裝置包含任何的介電質(zhì)層或者能夠或有助于電子捕捉的層，并且SONOS型式的非揮發(fā)性半導(dǎo)體內(nèi)存裝置包含ONO電荷捕捉介電質(zhì)，僅當明確指出這類的介電質(zhì)時。
再者，于實施例中的電荷捕捉介電質(zhì)為ONO介電質(zhì)，二氧化硅層114a與114c的其中的一或二者可以是含硅豐富的二氧化硅層。二氧化硅層114a與114c的其中的一或二者也可以是含氧豐富的二氧化硅層。二氧化硅層114a與114c的其中的一或二者可以是熱成長的氧化物或沉積的氧化物。二氧化硅層114a與114c的其中的一或二者可以是氮氧化物(nitrided oxide)層。氮化物114b可以是含硅豐富的氮化硅層。氮化物114b也可以是含氮豐富的氮化硅層。于一實施例中，電荷捕捉介電質(zhì)114具有厚度從約75埃至約300埃。于另一實施例中，電荷捕捉介電質(zhì)114具有厚度從約100埃至約275埃。于再另一實施例中，電荷捕捉介電質(zhì)114具有厚度從約110埃至約250埃。
關(guān)于此種結(jié)構(gòu)中，于一實施例中，氧化物層114a與114c個別地具有厚度從約50埃至約150埃，而氮化物層114b則有從約20埃至約80埃的厚度。于另一實施例中，氧化物層114a與114c個別地具有厚度從約60埃至約140埃。然而氮化物層114b具有厚度從約25埃至約70埃。于另一實施例中，氧化物層114a與114c個別地具有厚度從約70埃至約130埃，然而氮化物層114b具有厚度從約30埃至約70埃。
雖然未顯示，但在該結(jié)構(gòu)的上方形成電荷捕捉介電質(zhì)114之前可執(zhí)行臨界植入步驟(VT調(diào)整植入)。例如，可在形成電荷捕捉介電質(zhì)114之前施行硼的地毯式植入。如同以下的說明，在位線植入步驟之前或之后可施行此臨界植入步驟。
再次地，雖然未顯示，當覆蓋結(jié)構(gòu)10的周邊區(qū)域時，使用諸如合適的光阻的屏蔽以部分地覆蓋在核心區(qū)域中的電荷捕捉介電質(zhì)114。于核心區(qū)域中，圖案化該屏蔽以使得具有開口以輔助/響應(yīng)至隱埋的位線的形成(也即，通過在屏蔽中的開口以曝露電荷捕捉介電質(zhì)114的區(qū)域，該電荷捕捉介電質(zhì)114的區(qū)域直接地位在接續(xù)所形成的隱埋的位線上方)。植入離子，形成植入?yún)^(qū)域。在植入之后，于適當?shù)臏囟龋佬枰嘶鸢雽?dǎo)體結(jié)構(gòu)110。
可使用一種或更多種植入材料。植入材料的選擇主要是根據(jù)所使用基板的型式，例如是否使用p型或n型。植入材料的實例包括砷、硼、BF2+、銻、銦、以及磷的其中的一或更多。執(zhí)行植入以達到合適的劑量。植入適合形成隱埋的位線的劑量的植入材料。關(guān)于這點，植入的區(qū)域形成在最終的SONOS型式的非揮發(fā)性內(nèi)存裝置中的隱埋的位線。
雖然未顯示，在位線植入步驟之前或之后，可選擇性地執(zhí)行VT調(diào)整植入步驟。例如，結(jié)構(gòu)110可相對于植入的角度而傾斜并且植入可經(jīng)由在屏蔽中的開口而發(fā)生以形成相鄰于該植入位線區(qū)域的植入?yún)^(qū)域。VT調(diào)整植入步驟一般使用典型的摻雜，其相對于位線植入種類的摻雜。
參照第3圖，通過合適的技術(shù)以在電荷捕捉介電質(zhì)114的上方沉積多晶硅。取代多晶硅，可使用摻雜的多晶硅或摻雜的非晶硅。于一實施例中，多晶硅層116具有厚度(在電荷捕捉介電質(zhì)114的上方)從約500埃至約6000埃。于另一實施例中，多晶硅層116具有厚度從約1000埃至約4000埃。于再另一實施例中，多晶硅層116具有厚度從約1,500埃至約3,500埃。
參照第4圖，接著以合適的技術(shù)圖案化多晶硅層16以形成多晶硅閘/字線116。例如，使用標準微影技術(shù)以覆蓋部分的多晶硅層116以及曝露其它部分的多晶硅層116，可沉積并且圖案化光阻(未顯示)。通過標準技術(shù)，如使用各異同性蝕刻，以移除多晶硅層的曝露部分。
于某些實例中，直接位于部分的多晶硅的下方的電荷捕捉介電質(zhì)114的部分的頂部氧化物層114c也可通過多晶硅圖案化過程而移除。于部分的頂部氧化物層114c并未移除或者僅部分地移除的實例中，結(jié)構(gòu)110可受制于合適的蝕刻工藝以完全地移除位于已移除的部分的多晶硅的下方的電荷捕捉介電質(zhì)114的頂部氧化物層114c。可使用濕式或干式蝕刻，雖然濕式蝕刻是較佳的。例如，結(jié)構(gòu)可以氫氟酸的稀釋溶液接觸。
參照第5圖，使用任何合適的工具，如化學(xué)蒸氣沉積(chemical vapordeposition，CVD)、干式氧化、濕式氧化或快速熱氧化。絕緣材料包括二氧化硅、氮化硅、低介電質(zhì)常數(shù)(low K)材料、氧氮化硅(siliconoxynitride)、摻雜氟的硅玻璃(fluorine doped silicon glass，F(xiàn)SG)、原硅酸乙酯(tetraethylorthosilicate，TEOS)、硅酸磷玻璃(phosphosilicate glass，PSG)、硅酸磷硼玻璃(borophosphosilicate glass，BPSG)、磷硼原硅酸乙酯(borophosphotetraethylorthosilicate，BPTEOS)等。于一實施例中，通過以下其中的一干式氧化、濕式氧化或于溫度約750℃至1,100℃快速熱氧化，可在已圖案化多晶硅閘/字線116的曝露部分周圍成長氧化物層。
于一些實例中，在移除直接位于已移除的部分多晶硅的下方的部分的頂部氧化物層114c期間，也可移除直接位于余留的已圖案化多晶硅閘/字線116的下方的部分的頂部氧化物層114c。這現(xiàn)象稱為邊角切除。當在已圖案化的多晶硅閘/字線116的曝露部分周圍成長氧化物絕緣材料層118時，邊角切除問題會減至最少及/或排除。
于一實施例中，該絕緣材料層118是作成具有從約50埃至350埃的厚度。于另一實施例中，該絕緣材料層118是作成具有從約75埃至325埃的厚度。于再另一實施例中，該絕緣材料層118是作成具有從約100埃至300埃的厚度。
參照第6圖，使用任何合適的工具，如CVD、干式氧化、濕式氧化或快速熱氧化，在該結(jié)構(gòu)110的上方形成另一絕緣材料層120。如同以上說明，絕緣材料包括二氧化硅、氮化硅、低介電質(zhì)常數(shù)(low K)材料、氧氮化硅、FSG、TEOS、PSG、BPSG、BPTEOS等。第二絕緣材料可相同或不同于該第一絕緣材料。CVD方法包括低壓化學(xué)氣相沉積(lowpressure chemical vapor deposition，LPCVD)、電漿強化化學(xué)氣相沉積(PECVD)等。例如，以LPCVD技術(shù)于溫度約700℃至900℃使用硅烷(silane)與氧化氮(N2O)沉積氧化物絕緣材料層120。雖然于第5圖以及第6圖中顯示兩個絕緣材料層的形成，有必要僅形成其中的一絕緣材料層。這于以下進一步地說明。
于一實施例中，絕緣材料層120具有的厚度約為頂部氧化物層114c的厚度20埃之內(nèi)，于實施例中使用ONO電荷捕捉介電質(zhì)。于另一實施例中，絕緣材料層120具有的厚度約為頂部氧化物層114c的厚度10埃之內(nèi)，于實施例中使用ONO電荷捕捉介電質(zhì)。于再另一實施例中，絕緣材料層120具有的厚度約相同于頂部氧化物層114c的厚度，于實施例中使用ONO電荷捕捉介電質(zhì)。
于一實施例中，形成絕緣材料層以具有厚度約30埃至250埃。于另一實施例中，形成絕緣材料層120以具有厚度約40埃至225埃。于再另一實施例中，形成絕緣材料層120以具有厚度約50埃至200埃。
參照第7圖，在結(jié)構(gòu)110的上方沉積第二多晶硅層122。取代多晶硅，可使用摻雜的多晶硅或摻雜的非晶硅。多晶硅層122填充凹槽，該凹槽由該圖案化的第一多晶硅層116與氧化物層所形成。
參照第8圖，使用任何合適的技術(shù)，包括地毯式濕式蝕刻或干式蝕刻以及化學(xué)機械拋光(chemical mechanical polishing，CMP)，以平坦化該結(jié)構(gòu)110。平坦化該結(jié)構(gòu)110或者使得該第二絕緣材料120或該第一絕緣材料118變薄。選擇性地，可在該第二多晶硅層122的上方形成硬屏蔽(未顯示)，在核心區(qū)域中硬屏蔽被移除，并且接著使結(jié)構(gòu)110徑行CMP技術(shù)以移除在核心區(qū)域中而不是周邊區(qū)域中的部分的第二多晶硅層122。
參照第9圖，從該結(jié)構(gòu)110移除(若有任何)第二絕緣材料120及/或第一絕緣材料118的殘留部分，留下已曝露的第一形成的多晶硅層116以及第二多晶硅層122。最終的結(jié)構(gòu)110為平坦的或大致上平坦的(于核心區(qū)域中)。第一形成的多晶硅層116以及第二多晶硅層122接續(xù)地形成該非揮發(fā)性存儲單元的控制柵極/字線。
該第二絕緣材料120及/或該第一絕緣材料118的殘留部分可使用地毯式濕式蝕刻而移除。選擇該蝕刻劑以在氧化物與多晶硅(或者摻雜的非晶硅)之間提供合適的選擇性。也即，該蝕刻劑選擇性地移除/分解該絕緣材料，而不是大致上地移除/降解多晶硅。
于一實施例中，第二多晶硅層122具有厚度約從500埃至6,000埃。于另一實施例中，第二多晶硅層122具有厚度約從1,000埃至4,000埃。于再另一實施例中，第二多晶硅層122具有厚度約從1,500埃至3,500埃。
首先形成的多晶硅層116的各個柵極/字線相鄰于第二多晶硅層122的柵極/字線；也即，第一形成的多晶硅層116的柵極/字線與第二多晶硅層122的柵極/字線交互排列。于此連接中，“相鄰”意指柵極/字線互相接替，但它們可具有分隔它們的層(于此實例中，一或更多的氧化物層)。
雖然未顯示，當多晶硅閘116與122形成于結(jié)構(gòu)110的上方時，執(zhí)行更進一步的處理以完成制造SONOS型式的閃存裝置。例如，摻雜核心與周邊源極/漏極區(qū)域與柵極，形成間隔物，完成SONOS型式的快閃存儲單元的形成，選擇柵極、高電壓柵極、與低電壓柵極等?？赏瑫r地或在不同時間形成在核心區(qū)域與周邊區(qū)域中的柵極。例如，柵極可初始地形成于核心區(qū)域中并且稍后形成于周邊區(qū)域中或者初始地形成于周邊區(qū)域中并且稍后形成于核心區(qū)域中。再者，可同時地或于不同的時間于各個周邊與核心區(qū)域中形成個別的柵極。SONOS型式的存儲單元能夠工作并且操作成單一位單元或雙位單元。
參照第10圖，于一些實例中，如與第9圖有關(guān)的討論，當從結(jié)構(gòu)110移除第二絕緣材料120及/或第一絕緣材料118的殘余部分時，則移除非需要的大量第二絕緣材料120及/或第一絕緣材料118，留下介于第一形成的多晶硅層116與第二多晶硅層122之間的區(qū)域(divots)124。因此于這些實例中沒有達到平坦的結(jié)構(gòu)。
參照第11圖，通過以介電質(zhì)材料填充區(qū)域124而將結(jié)構(gòu)110制作成至少大致上平坦以形成間隔物126。介電質(zhì)材料包括二氧化硅、氮化硅、硅酸鹽(如FSG，TEOS，PSG，BPSG，BPTEOS)、氧氮化硅等。氮化硅為較佳的材料。通過沉積(例如通過CVD)該介電質(zhì)材料以形成間隔物，并且接著通過CMP或地毯式濕式蝕刻以平坦化。再次地，雖然未顯示，執(zhí)行進一步的工藝以完成SONOS型式的閃存裝置。
參照第9圖或第11圖的其中的一或二者，非揮發(fā)性存儲單元的控制柵極/字線(已圖案化的多晶硅層116與多晶硅層122)一起以相對靠近而間隔，其中相較于以現(xiàn)有方法制作的內(nèi)存裝置(特別是在核心區(qū)域中包含LOCOS的內(nèi)存裝置)，本發(fā)明的內(nèi)存裝置的核心區(qū)域可包含至多到二倍的控制柵極/字線。比較現(xiàn)有技術(shù)第1圖中所顯示的核心區(qū)域與本發(fā)明第9圖或第11圖的其中的一或二者中所顯示的核心區(qū)域，這是顯而易見的。于是，在一些實例中，根據(jù)本發(fā)明所制作的非揮發(fā)性內(nèi)存裝置具有雙倍密度的核心柵極。
于一實施例中，根據(jù)本發(fā)明所制作的非揮發(fā)性存儲單元的控制柵極/字線(在第9圖或第11圖的其中的一或二者中的圖案化多晶硅層116與多晶硅層122)具有空間約介于25埃至600埃(少于約600埃)之間。于另一實施例中，根據(jù)本發(fā)明所制作的非揮發(fā)性存儲單元的控制柵極/字線具有空間約介于100埃至550埃(少于約550埃)之間。于再另一實施例中，根據(jù)本發(fā)明所制作的非揮發(fā)性存儲單元的控制柵極/字線具有空間約介于150埃至500埃(少于約500埃)之間。
一般而言，當半導(dǎo)體裝置隨著等比例縮放，信道長度變得更短并且保有短信道效應(yīng)。因此相較于單一位晶體管的案例，于雙位存儲單元的案例中，因為各個位儲存于晶體管的不同區(qū)域中，短信道效應(yīng)可更快地占優(yōu)勢。然而，在本發(fā)明的SONOS型式的內(nèi)存裝置中，因為在核心區(qū)域中沒有LOCOS，因此短信道效應(yīng)減至最少。
雖然以特定較佳的實施例或以實施例說明并且顯示本發(fā)明，對熟習(xí)本技術(shù)領(lǐng)域的其它技藝人士在閱讀并且了解本說明書及所附的圖式之后，本發(fā)明的等效替代與變型是顯而易見的。特別是關(guān)于以通過以上說明的單元(組件、裝置、電路等)所執(zhí)行的不同的功能，除非特別指出，用于說明這些單元的用詞(包括任何參照至“工具”(means))將對應(yīng)至執(zhí)行已說明的單元(也即，功能等效)的標示的功能的任何單元，即使非結(jié)構(gòu)等效于已揭示的結(jié)構(gòu)，其中該已揭示的結(jié)構(gòu)執(zhí)行說明于本文中的本發(fā)明的例式實施例的功能。此外，雖然僅以數(shù)個實施例中的其中一個可能已揭示本發(fā)明的特定特征，但是對任何指定或特定的應(yīng)用，這樣的特征可能與其它實施例的一或更多的特征結(jié)合則可以是較佳的并且是有益的。
工業(yè)實用性本發(fā)明的方法對于制造非揮發(fā)性半導(dǎo)體內(nèi)存的領(lǐng)域中。特別是，于制造非揮發(fā)性閃存，如EEPROMs，本發(fā)明的方法是有用的。
權(quán)利要求
1.一種形成非揮發(fā)性半導(dǎo)體內(nèi)存裝置的方法，包含在基板(112)的上方形成電荷捕捉介電質(zhì)(114)，該基板(112)具有核心區(qū)域與周邊區(qū)域；在該核心區(qū)域中的該電荷捕捉介電質(zhì)(114)的上方形成第一組存儲單元柵極(116)；在該第一組存儲單元柵極(116)的周圍形成一致的絕緣材料層(118)；以及在該核心區(qū)域中形成第二組存儲單元柵極(122)，其中該第二組存儲單元柵極(122)的每一個存儲單元柵極相鄰于該第一組存儲單元柵極(116)的至少其中一個存儲單元柵極，該第一組存儲單元柵極(116)的每一個存儲單元柵極相鄰于該第二組存儲單元柵極(122)的至少其中一個存儲單元柵極，以及該一致的絕緣材料層(118)置于各個相鄰的存儲單元柵極之間。
2.如權(quán)利要求1所述的方法，其中該一致的絕緣材料層(118)具有厚度大約從25埃至600埃。
3.如權(quán)利要求1所述的方法，其中兩個一致的二氧化硅層圍繞該第一組存儲單元柵極。
4.如權(quán)利要求1所述的方法，還包含在形成該第一組存儲單元柵極之前，在該核心區(qū)域中形成隱埋的位線。
5.如權(quán)利要求1所述的方法，其條件是在該核心區(qū)域中不形成硅的局部氧化。
6.一種在非揮發(fā)性半導(dǎo)體內(nèi)存裝置中增加核心柵極密度的方法，包含在基板(112)的上方形成電荷捕捉介電質(zhì)(114)，該基板(112)具有核心區(qū)域與周邊區(qū)域；在該核心區(qū)域中的該電荷捕捉介電質(zhì)(114)的上方形成第一組存儲單元柵極/字線(116)；在該第一組存儲單元柵極/字線(116)的周圍成長二氧化硅層(118)；在該二氧化硅層(118)的上方一致地沉積絕緣材料層(120)；在該絕緣材料層(120)的上方沉積多晶硅層；以及平坦化該基板以在該核心區(qū)域中形成第二組存儲單元柵極/字線(122)，其中該第二組存儲單元柵極/字線(122)的每一個存儲單元柵極/字線相鄰于該第一組存儲單元柵極/字線(116)的至少其中一個存儲單元柵極/字線，以及該二氧化硅層(118)與該絕緣材料層(120)置于各個相鄰的存儲單元柵極/字線之間。
7.如權(quán)利要求6所述的方法，還包含在形成該第一組存儲單元柵極之前，在該核心區(qū)域中形成隱埋的位線。
8.如權(quán)利要求6所述的方法，其中該二氧化硅層(118)具有厚度大約從50埃至350埃，以及該絕緣材料層(120)具有厚度大約從30埃至250埃。
9.如權(quán)利要求6所述的方法，還包含在平坦化之后，在相鄰的存儲單元柵極/字線之間形成氮化硅間隔物(126)。
10.如權(quán)利要求6所述的方法，其中該電荷捕捉介電質(zhì)(114)包含以下其中的一氧化物氮化物氧化物三層介電質(zhì)、氧化物/氮化物雙層介電質(zhì)、氮化物/氧化物雙層介電質(zhì)、氧化物/氧化鉭雙層介電質(zhì)、氧化物/氧化鉭/氧化物三層介電質(zhì)、氧化物/鈦酸鍶雙層介電質(zhì)、氧化物/鈦酸鋇鍶雙層介電質(zhì)、氧化物/鈦酸鍶/氧化物三層介電質(zhì)、氧化物/鈦酸鍶/鈦酸鍶鋇三層介電質(zhì)、以及氧化物/氧化鉿/氧化物三層介電質(zhì)。
全文摘要
一種形成非揮發(fā)性半導(dǎo)體內(nèi)存裝置的方法，包括在基板(12)的上方形成電荷捕捉介電質(zhì)(114)；于核心區(qū)域中在該電荷捕捉介電質(zhì)(114)的上方形成第一組存儲單元柵極(116)；在該第一組存儲單元柵極(116)的周圍形成一致的絕緣材料層(118)；以及在該核心區(qū)域中形成第二組存儲單元柵極(122)，其中該第二組存儲單元柵極(122)的每一個存儲單元柵極相鄰于該第一組存儲單元柵極(116)的至少其中一個存儲單元柵極，該第一組存儲單元柵極(116)的每一個存儲單元柵極相鄰于該第二組存儲單元柵極(122)的至少其中一個存儲單元柵極，以及該一致的絕緣材料層(118)置于已揭示的各個相鄰的存儲單元柵極之間。
文檔編號H01L29/792GK1582493SQ02819283
公開日2005年2月16日 申請日期2002年9月30日 優(yōu)先權(quán)日2001年10月5日
發(fā)明者Y·孫, M·A·范布斯科克, M·T·拉姆斯比 申請人:先進微裝置公司