專利名稱：利用三元銅合金獲得低電阻與大顆粒尺寸互連的方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及一種集成電路以及集成電路的制造方法。尤其涉及一種利用三元銅合金以取得低電阻與大顆粒尺寸互連的方法。
背景技術(shù)：
半導(dǎo)體裝置或集成電路(ICs)中可包括有數(shù)以百萬(wàn)計(jì)如晶體管的裝置。超大規(guī)模集成電路(Ultra-large Scale Integration；ULSI)可包括互補(bǔ)金屬氧化半導(dǎo)體(CMOS)場(chǎng)效應(yīng)晶體管(FET)。盡管公知的系統(tǒng)與方法已具有于單一集成電路上制造數(shù)以百萬(wàn)計(jì)的集成電路裝置的能力，然仍需要縮小集成電路形體尺寸，并因而增加單一集成電路上裝置的數(shù)量。然而有許多因素致使集成電路持續(xù)縮小化遭遇到困難。舉例而言，貫孔(或介于集成電路層間用以電性連接相分離傳導(dǎo)層的通道)尺寸的縮小、電阻的增加等。
公知的集成電路利用貫孔連接結(jié)構(gòu)(如閘極、漏極區(qū)域、源極區(qū)域等)與傳導(dǎo)線。貫孔典型的為延伸通過(guò)絕緣層的金屬連接(metal plug)。阻障層則用以保護(hù)該貫孔不受金屬擴(kuò)散與電遷移(electromigration；EM)的影響。阻障層可提供足夠的電阻與貫孔金屬結(jié)合。因介于傳導(dǎo)電子與擴(kuò)散金屬原子洞量交換之故電遷移系為質(zhì)量輸送。電遷移會(huì)對(duì)于集成電路中的金屬導(dǎo)體造成累進(jìn)的損害。一般而言，此為在非常高電流密度以及攝氏100度或更高的溫度下金屬的特性。
當(dāng)通過(guò)減少阻障材料的厚度而縮小貫孔尺寸時(shí)集成電路制造者已嘗試著減少貫孔電阻。依據(jù)一種公知的電漿氣相沉積(Plasma VaporDeposition；PVD)制造過(guò)程，由于非一致的沉積集成電路制造者沉積非常薄的阻障材料于該貫孔的底部。該阻障材料的厚度系通過(guò)化學(xué)氣相沉積(Chemical Vapor Deposition；CVD)原子層沉積(Atomic LayerDeposition；ALD)予以減少。這些先進(jìn)的沉積制造過(guò)程可形成高一致性阻障材料薄膜。然而，減少阻障的厚度會(huì)導(dǎo)致該阻障變得更容易造成銅擴(kuò)散的滲入，且對(duì)于阻擋電遷移也有不利的影響。
圖1A與1B用以顯示集成電路的部分100的概略斷面圖，該集成電路包括銅層110、銅貫孔120、銅層130、介電層150以及介電層160。貫孔120系通過(guò)阻障層140與銅層130相分離。
部分100還包括介電層142，該介電層142通過(guò)蝕刻終止層174與銅層130相分離。介電層142可為氧化層而該蝕刻終止層174可為氮化硅(SiN)。蝕刻終止層174防止來(lái)自銅層130的銅擴(kuò)散至介電層142中。介電層150可通過(guò)阻障層152與銅層130相分離。同樣的，介電層160可通過(guò)阻障層182與銅層110相分離。阻障層152與182可為氮化鉭(TaN)。蝕刻終止層172、174、176以及178則可為氮化硅(SiN)。
依據(jù)公知的制造過(guò)程，阻障層140具有介于7納米至25納米間的斷面厚度。阻障層140可阻止來(lái)自該些層的銅離子擴(kuò)散至貫孔120中并由該貫孔擴(kuò)散至介電層142中。公知的阻障層可包括氮化鉭(TaN)。
1A用以顯示依據(jù)單鑲嵌(damascene)制造過(guò)程所形成的部分，其中銅層110與銅貫孔120是在二相分離的步驟中予以沉積并通過(guò)阻障區(qū)段182相分離。1B用以顯示依據(jù)雙鑲嵌制造過(guò)程所形成的部分，其中銅層110與銅貫孔120是在單一的步驟或制造過(guò)程中予以沉積且并未通過(guò)阻障物相分離。
如上所述，公知的系統(tǒng)已嘗試減少該阻障層140的厚度以減少與該貫孔120相關(guān)的電阻。然而，如此的厚度減少會(huì)導(dǎo)致電遷移故障。圖2A與2B用以顯示圖1A與1B中的部分100，其于銅層130中復(fù)具有電遷移故障或孔隙145。圖2A顯示依據(jù)單鑲嵌制造過(guò)程(如上述圖1A所示)所形成的部分，其中銅層110與銅貫孔120是在二相分離的步驟或制造過(guò)程中予以形成。圖2B顯示依據(jù)雙鑲嵌制造過(guò)程(如上述圖1B所示)所形成的部分，其中銅層110與銅貫孔120是在單一步驟或制造過(guò)程中予以形成。
圖3A與3B用以顯示因來(lái)自銅貫孔層120的銅擴(kuò)散故于貫孔120中具有電遷移故障或孔隙155的部分100。第3A圖顯示依據(jù)單鑲嵌制造過(guò)程(如上述圖1A所示)所形成的部分，其中銅層110與銅貫孔120是在二相分離的步驟或制造過(guò)程中予以形成。圖3B顯示依據(jù)雙鑲嵌制造過(guò)程(如上述圖1B所示)所形成的部分，其中銅層110與銅貫孔120是在單一步驟或制造過(guò)程中予以形成。
關(guān)于電遷移故障的描述已見諸于美國(guó)加州日落海灘Lattice Press出版由史坦利伍爾夫博士所著的「超大規(guī)模集成電路年代的硅制造過(guò)程」第2卷第264-65頁(yè)中。伍爾夫博士解釋導(dǎo)體的離子運(yùn)動(dòng)的正偏離(positive divergence)會(huì)導(dǎo)致空間的累積，進(jìn)而于該金屬中形成孔隙。這些孔隙最終會(huì)長(zhǎng)到足以導(dǎo)致該傳導(dǎo)線產(chǎn)生開路故障的尺寸。
因此，亟需要一種具有低電阻且無(wú)需遭受貫孔或線路電遷移故障的互連(interconnect)或貫孔。此外，亦需要一種形成具有足夠的顆粒邊界以達(dá)到高電遷移信賴性的大顆粒尺寸互連的方法。再者，還需要一種利用三元銅合金以獲得低電阻與大顆粒尺寸互連的方法。

發(fā)明內(nèi)容例示的實(shí)施例是關(guān)于一種制造集成電路的方法。此方法包括沿著橫向側(cè)壁與貫孔的底層形成阻障層并在該貫孔中提供三元銅合金貫孔材料以形成貫孔。該貫孔的形成系用以接收該三元銅合金貫孔材料并電性連接第一傳導(dǎo)層與第二傳導(dǎo)層。該三元銅合金貫孔材料有助于該貫孔具有較低的電阻以及具有足夠顆粒邊界的增大顆粒尺寸。
另一例示的實(shí)施例是關(guān)于一種利用三元銅合金以獲得低電阻與大顆粒尺寸互連或貫孔的方法。此方法包括形成覆蓋于集成電路基材上的第一傳導(dǎo)層，在設(shè)置在第一傳導(dǎo)層上的貫孔的底部與側(cè)邊形成保形(conformal)層區(qū)段借以形成分離該貫孔與第一傳導(dǎo)層的阻障，填充三元銅合金貫孔材料至該貫孔中借以形成三元銅合金貫孔，以及形成覆蓋于該三元銅合金貫孔的第二傳導(dǎo)層借以令該三元銅合金貫孔電性連接該第一傳導(dǎo)層與第二傳導(dǎo)層。
又一例示的實(shí)施例是關(guān)于一種在集成電路中形成貫孔的方法。此方法包括沉積第一傳導(dǎo)層，沉積蝕刻終止層于該第一傳導(dǎo)層上，沉積絕緣層于該蝕刻終止層上，在該絕緣層與蝕刻終止層中形成貫孔，在該貫孔的底部與側(cè)邊形成阻障材料借以形成阻障層，填充三元銅合金貫孔材料至該貫孔中借以形成三元銅合金貫孔，以及形成第二傳導(dǎo)層于該三元銅合金貫孔上據(jù)此該三元銅合金貫孔可電性連接該第一傳導(dǎo)層與第二傳導(dǎo)層。
本發(fā)明的其它原理特性與優(yōu)點(diǎn)對(duì)于本領(lǐng)域普通技術(shù)人員在瀏覽過(guò)以下的圖式、詳細(xì)說(shuō)明以及申請(qǐng)專利范圍后將更為明了。


例式的實(shí)施例將伴隨以下的圖式予以說(shuō)明，相同的組件具有相同的符號(hào)；圖1A用以顯示依據(jù)公知技術(shù)所制造的集成電路的單鑲嵌部分的概略斷面圖；圖1B用以顯示依據(jù)公知技術(shù)所制造的集成電路的雙鑲嵌部分的概略斷面圖；圖2A為圖1A中的集成電路的單部分的概略斷面圖，用以顯示電遷移故障；圖2B為圖1B中的集成電路的雙部分的概略斷面圖，用以顯示電遷移故障；圖3A為圖1A中的集成電路的單鑲嵌部分的概略斷面圖，用以顯示電遷移故障；圖3B為圖1B中的集成電路的雙鑲嵌部分的概略斷面圖，用以顯示電遷移故障；圖4為集成電路的部分的概略斷面圖，用以顯示例示實(shí)施例中的三元銅合金互連；圖5為集成電路的部分的頂部概略斷面圖，用以顯示另一例示實(shí)施例中的三元銅合金互連結(jié)構(gòu)；
圖6為集成電路的部分的概略斷面圖，用以顯示又一例示實(shí)施例中的三元銅合金互連；以及圖7為集成電路的部分的概略斷面圖，用以顯示再一例示實(shí)施例中的三元銅合金互連。
具體實(shí)施例方式
請(qǐng)參閱圖4，其用以顯示集成電路的部分400的概略斷面圖，該集成電路包括傳導(dǎo)貫孔層410，傳導(dǎo)層與貫孔區(qū)段420，傳導(dǎo)層430，阻障層440，介電層450，以及介電層460。部分400較佳的可為具有數(shù)百萬(wàn)或更多晶體管的超大規(guī)模集成電路的一部分。部分400為如同硅晶片等的半導(dǎo)體晶片上的集成電路的部分予以制造。
部分400還可包括通過(guò)蝕刻終止層474與該傳導(dǎo)層430分離的介電層442。在例示的實(shí)施例中，介電層442為氧化材料而蝕刻終止層474則為氮化硅(Si3N4)或其它適當(dāng)?shù)牟牧?。蝕刻終止層474可防止材料自傳導(dǎo)層430擴(kuò)散至介電層442中。傳導(dǎo)貫孔層410可為任何一種如銅或其它材料的傳導(dǎo)材料層。
介電層450可通過(guò)阻障層462與銅層430相分離，相同的，介電層460可通過(guò)阻障層482與銅層410相分離。阻障層462與482可為氮化鉭。蝕刻終止層472、274、476以及478可為氮化硅。
傳導(dǎo)層與貫孔區(qū)段420可由傳導(dǎo)材料所組成并用以電性連接傳導(dǎo)層410與傳導(dǎo)層430。傳導(dǎo)層與貫孔區(qū)段420可包括三元銅合金，亦即Cu-X-Y。X可為具有低電阻特性的不同種類元素的任一者，如鋅、銀或錫等。Y可為具有增加顆粒尺寸特性的不同種類元素的任一者，如鈣或鉻等。
有益的，貫孔區(qū)段420的三元銅合金提供低電阻互連或貫孔，大顆粒尺寸互連以及足夠的顆粒邊界。由于晶體結(jié)構(gòu)影響銅離子的遷移率故大顆粒尺寸可提升電遷移信賴性。大顆粒尺寸復(fù)提供較低的互連電阻。由于沿著顆粒邊界的銅擴(kuò)散通道的減少或限制故足夠的顆粒邊界可增加電遷移信賴性。
傳導(dǎo)層與貫孔區(qū)段420的材料可利用電化學(xué)沉積(ElectrochemicalDeposition；ECD)-無(wú)電電鍍及/或電鍍方式予以沉積。作為電化學(xué)沉積的種晶層可通過(guò)原子層沉積/化學(xué)氣相沉積及/或電漿氣相沉積/離子金屬電漿(PVD/IMP)，自我離子化電漿(SIP)等予以形成。于一例式中，銅-X-Y的三元銅合金可為銅-錫-鉻，其中錫的原子量百分比小于1且鉻的原子量百分比亦小于1。于另一例示中，銅-X-Y可為銅-鋅-鉻，其中鋅的原子量百分比小于1且鉻的原子量百分比亦小于1。在銅-鋅-鉻的情況下，所減少的電阻可為1.8至2.2電阻率(μΩcm)間而增加的顆粒尺寸則可介于0.5至3微米間。
作為銅-鋅-鉻合金沉積的電鍍?nèi)芤嚎砂ㄗ鳛殂~離子源的銅鹽(Cusalt)，作為鋅離子源的鋅鹽(Zn salt)，作為鉻離子源的鉻鹽(Cr salt)，金屬離子錯(cuò)合劑(complexing agents)，酸調(diào)整劑(pH adjuster)以及有機(jī)添加劑。優(yōu)化在溶液中的金屬離子的濃度比例以形成銅-鋅-鉻薄膜，該銅-鋅-鉻薄膜具有在合金薄膜中小于1的原子量百分比的鋅與鉻。錯(cuò)合劑可選自由乙二胺(ethylenediamine)、乙烯二胺四乙酸(Ethylenediaminetetraacetic acid)以及酒石酸(tartaric acid)所組成的群組。有機(jī)添加劑可選自聚丙烯glycoles(polypropylene glycoles)，聚乙烯glycoles(polyethylene glycoles)以及硫醇硫醚類(mercaptandisulfides)所組成的群組并提供適當(dāng)?shù)臈l件用作為貫孔/溝槽區(qū)域形狀的生長(zhǎng)借以完成銅-鋅-鉻填料并用以形成不具有孔隙的傳導(dǎo)貫孔層。
執(zhí)行電鍍后的銅-鋅-鉻層的退火以完成再結(jié)晶制造過(guò)程進(jìn)一步致使顆粒尺寸增加以及電阻減少。
可利用化學(xué)機(jī)械研磨，化學(xué)研磨及/或電解研磨以從該介電層移除銅-鋅-鉻以及阻障層以形成平坦表面以備后續(xù)的介電層沉積。
傳導(dǎo)層430可為設(shè)置于接近貫孔區(qū)段420的位置的銅層。傳導(dǎo)層430可包括含有銅的合金。在另一替代的實(shí)施例中，傳導(dǎo)層430可為數(shù)個(gè)層的堆疊。
阻障層440可為鉭、氮化鉭、氮化鈦、氮化鈦硅(TiSiN)、氮化鎢或其它適當(dāng)?shù)牟牧?。在一例示?shí)施例中，阻障層440具有5至10納米的斷面厚度。于另一實(shí)施例中，阻障層440具有2至5納米小的尺寸。
在例示的雙鑲嵌制造部分400的方法中，當(dāng)傳導(dǎo)層430完成沉積時(shí)，蝕刻終止層474沉積于傳導(dǎo)層430上而介電層442則沉積于蝕刻終止層474上。沉積光阻層于介電層442上并用以圖案化與蝕刻貫孔區(qū)段420結(jié)構(gòu)中的介電層442以及蝕刻終止層474的貫孔。在例式的實(shí)施例中貫孔與溝槽區(qū)段具有二個(gè)不同的寬度，二個(gè)不同的光阻層可應(yīng)用在二步驟貫孔/溝槽形成制造過(guò)程中。在沉積貫孔/溝槽材料于傳導(dǎo)層與貫孔區(qū)段420之前移除該一個(gè)或多個(gè)光阻層。形成傳導(dǎo)貫孔層410以電性連接傳導(dǎo)層420。
請(qǐng)參閱圖5，集成電路的部分500包括具有三元銅合金的雙鑲嵌貫孔/溝槽區(qū)段。由于錫與鉻的添加，因此貫孔/溝槽區(qū)段可包括增大的顆粒尺寸520，減少的電阻以及足夠的顆粒邊界510。通過(guò)增大的顆粒尺寸，足夠的顆粒邊界510以及減少的電阻，貫孔/溝槽區(qū)段可具有改良的電遷移信賴性。如圖4中相關(guān)的說(shuō)明，可利用不同的技術(shù)以包括低電阻組件與增大顆粒尺寸的組件。亦可利用不同種類的組件以及組件的組合。
圖6用以顯示集成電路雙鑲嵌部分600的概略斷面圖，其包括傳導(dǎo)層610，貫孔/溝槽區(qū)段620，傳導(dǎo)層630，阻障層640，介電層650以及介電層660。部分600還包括通過(guò)蝕刻終止層644與傳導(dǎo)層630相分離的介電層642。除了在與貫孔/溝槽區(qū)段420的窄互連形狀相比較具有較寬互連形狀的貫孔/溝槽區(qū)段620之外，部分600與圖4的部分400相同。
介電層可包括通過(guò)化學(xué)氣相沉積或旋轉(zhuǎn)涂布技術(shù)(spin-on)形成的低介電常數(shù)材料。低介電常數(shù)材料的介電常數(shù)k可于1.5至3.5間且可包括孔隙率介于百分之10至45間的含孔材料?？椎某叽缈蔀?至15納米間。
介電層650可通過(guò)阻障層652與銅層630相分離。同樣的，介電層660可通過(guò)阻障層682與銅層610相分離。阻障層652與682可為氮化鉭。蝕刻終止層672、674、676以及678可為氮化硅。
圖7用以顯示集成電路單鑲嵌部分700的概略斷面圖，其包括傳導(dǎo)層710，貫孔區(qū)段720，傳導(dǎo)層730，阻障層740，介電層750以及介電層760。部分700復(fù)包括通過(guò)蝕刻終止層744與傳導(dǎo)層730相分離的介電層742。
在貫孔或互連結(jié)構(gòu)中應(yīng)用三元銅合金可有助于提升可靠性與效能。舉例而言，由于足夠的顆粒邊界故可提升電遷移可靠性。此外，增加的顆粒尺寸亦可改善電遷移。
上述實(shí)施例僅為例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域普通技術(shù)人員均能在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾與變化。因此，本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如后述的申請(qǐng)專利范圍所列。
權(quán)利要求
1.一種制造集成電路(400)之方法，其包含沿著橫向側(cè)壁與貫孔的底層形成阻障層(440)，該貫孔之形成被用來(lái)接收貫孔材料并電性連接第一傳導(dǎo)層(410)與第二傳導(dǎo)層(420)；以及在該貫孔中提供三元銅合金貫孔材料以形成貫孔(420)。
2.一種利用三元銅合金以獲得低電阻與大顆粒尺寸互連或貫孔的方法，其包含形成覆蓋于集成電路基材上之第一傳導(dǎo)層(430)在設(shè)置在第一傳導(dǎo)層(430)上之貫孔的底部與側(cè)邊形成保形層區(qū)段(440)借以形成分離該貫孔與第一傳導(dǎo)層(430)之阻障；填充三元銅合金貫孔材料至該貫孔中借以形成三元銅合金貫孔(420)；以及形成覆蓋于該三元銅合金貫孔(420)之第二傳導(dǎo)層(410)借以令該三元銅合金貫孔(420)電性連接該第一傳導(dǎo)層(410)與第二傳導(dǎo)層(430)。
3.如權(quán)利要求1或2所述的方法，其中該三元銅合金貫孔材料包括具有低電阻特性之元素。
4.如權(quán)利要求3所述的方法，其中該具有低電阻特性之元素可為鋅、銀或錫。
5.如權(quán)利要求3所述的方法，其中該三元銅合金貫孔材料中具有低電阻特性元素之原子量百分比為1或小于1。
6.如權(quán)利要求1或2所述的方法，其中該三元銅合金貫孔材料包括具有增加顆粒尺寸特性之元素。
7.如權(quán)利要求6所述的方法，其中該具有增加顆粒尺寸特性之元素可為鈣或鉻。
8.如權(quán)利要求6所述的方法，其中該三元銅合金貫孔材料中具有增加顆粒尺寸特性元素之原子量百分比為1或小于1。
9.如權(quán)利要求6所述的方法，其中該顆粒尺寸系介于0.5至3.0微米間。
10.如權(quán)利要求2所述的方法，其中該三元銅合金貫孔材料包含銅-銀-鉻、銅-錫-鈣、銅-鋯-鈣或銅-銀-鈣。
全文摘要
一種制造集成電路的方法，系包括沿著橫向側(cè)壁與貫孔的底層形成阻障層并于該貫孔中提供三元(temary)銅合金貫孔材料以形成貫孔。該貫孔的形成被用來(lái)接收該三元銅合金貫孔材料并電性連接第一傳導(dǎo)層與第二傳導(dǎo)層。該三元銅合金貫孔材料有助于該貫孔具有較低的電阻以及具有足夠顆粒邊界的增大顆粒尺寸。
文檔編號(hào)H01L21/02GK1592963SQ02823440
公開日2005年3月9日 申請(qǐng)日期2002年10月11日 優(yōu)先權(quán)日2001年11月26日
發(fā)明者S·洛帕京, P·R·貝瑟, P－C·C·王 申請(qǐng)人:先進(jìn)微裝置公司