專利名稱：半導體器件及制造方法
技術領域：
本發(fā)明涉及半導體器件，特別設計具有n溝道型場效應晶體管和p溝道型場效應晶體管的半導體器件。
背景技術：
近年來，隨著信息通信裝置的發(fā)展，要求大規(guī)模集成電路(LSI)等半導體器件所具有的處理能力越來越嚴格，謀求晶體管的工作速度高速化。特別是由n溝道型場效應晶體管和p溝道型場效應晶體管構(gòu)成的互補型場效應晶體管，因其消耗電力低而被廣泛使用，但其高速化主要通過結(jié)構(gòu)的微細化而發(fā)展，由加工半導體元件的光刻技術的進步來支持。但是，最近所要求的最小加工尺寸(柵極的最小加工尺寸)已達到光刻中使用的光的波長等級以下，難以進行更進一步的微細化加工。
因此，作為提高n溝道型場效應晶體管的工作速度的方式，提出在場效應晶體管的溝道部分的硅中誘發(fā)變形的方法。以往已知如果使硅結(jié)晶變形，則電子的遷移率(有效質(zhì)量)變化的情況，在(日本)特開平11-340337號中公開了以下方法在形成了場效應晶體管的襯底膜上，使用晶格常數(shù)比硅大的硅鍺，通過在其上外延生長硅層，在作為溝道部分的硅上產(chǎn)生變形來提高遷移率，實現(xiàn)晶體管的高速化。
但是，如上所述，如果將結(jié)晶的晶格常數(shù)不同的材料進行外延生長以使其晶格匹配，則結(jié)晶中產(chǎn)生的變形的能量大，在膜厚大于等于某一臨界膜厚時，有在結(jié)晶中產(chǎn)生位錯的問題，在LSI等半導體器件的制造過程中，隨著導入一般沒有的硅鍺材料而導入新制造裝置，使成本增加，因而上述方法沒有達到實用化。
此外，互補型場效應晶體管由以電子作為載流子的n溝道型場效應晶體管和以空穴作為載流子的p溝道型場效應晶體管構(gòu)成，但為了使半導體器件高速化，優(yōu)選實現(xiàn)n溝道型和p溝道型各自的高速化。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種半導體器件，具有n溝道型場效應晶體管和p溝道型場效應晶體管，漏極電流特性優(yōu)良。
以下示出解決上述課題的本發(fā)明。
(1)本發(fā)明提供的半導體器件，其特征在于具有在半導體襯底主表面上形成槽且在該槽的內(nèi)部埋入絕緣膜的場區(qū)、及與所述場區(qū)相鄰的多個有源區(qū)，所述有源區(qū)包括形成了n型場效應晶體管的第一有源區(qū)、及形成了p型場效應晶體管的第二有源區(qū)，與所述第一有源區(qū)相鄰的所述場區(qū)中的所述槽的所述第一有源側(cè)的槽側(cè)面，在位于連結(jié)所述n型場效應晶體管的源和漏的方向上的所述槽側(cè)面，有抑制所述槽的半導體襯底氧化的防氧化膜，與所述第二有源區(qū)相鄰的所述場區(qū)中的所述槽的所述第二有源側(cè)的槽側(cè)面，在位于連結(jié)所述p型場效應晶體管的源和漏的方向上的所述槽側(cè)面，不設置所述防氧化膜。
絕緣層例如使用導電性比位于其周圍的硅襯底等低的絕緣層，作為一例，可以使用氧化硅層等。此外，在所述防氧化膜上淀積所述絕緣層。連接源和漏的方向例如可以是所謂的溝道方向。這種情況下，優(yōu)選柵電極的縱長方向上施加的應力以比柵電極的源漏方向上施加的壓縮應力低的壓縮應力來形成，或以柵電極的縱長方向上施加的應力為拉伸應力，而柵電極的源漏方向上施加的應力為壓縮應力來形成。
(2)所述的半導體器件，其特征在于所述防氧化膜是氮化物膜。
在配有p型場效應晶體管的第一有源區(qū)相鄰的場區(qū)的槽側(cè)壁上，作為用于防止槽的襯底氧化的防氧化膜，例如可以包括氮化硅膜。
(3)所述的半導體器件，其特征在于，與所述第二有源區(qū)相鄰的所述場區(qū)中的所述槽的所述第一有源側(cè)的槽側(cè)面，在位于所述n型場效應晶體管的源和漏之間的柵電極縱長方向上的所述槽側(cè)面，有抑制所述槽的半導體襯底氧化的防氧化膜。
所述柵電極的縱長方向可以是與溝道方向相交(例如垂直)的方向。
(4)所述的半導體器件，其特征在于，與所述第二有源區(qū)相鄰的所述場區(qū)中的所述槽的所述第一有源側(cè)的槽側(cè)面，在位于所述p型場效應晶體管的源和漏之間的柵電極縱長方向上的所述槽側(cè)面，有抑制所述槽的半導體襯底氧化的防氧化膜。
(5)本發(fā)明提供的半導體器件，其特征在于具有在半導體襯底主表面上形成槽并在所述槽的內(nèi)部埋入絕緣膜的場區(qū)、及與所述場區(qū)相鄰的形成了n型場效應晶體管的第一有源區(qū)、及形成了p型場效應晶體管的第二有源區(qū)，與所述第一有源區(qū)相鄰的所述場區(qū)中的所述槽的所述第一有源側(cè)的槽側(cè)面，在位于連結(jié)所述n型場效應晶體管的源和漏的方向、及與連結(jié)源漏的方向相交的方向上的所述槽側(cè)面，有抑制所述槽的半導體襯底氧化的防氧化膜，與所述第二有源區(qū)相鄰的所述場區(qū)中的所述槽的所述第二有源側(cè)的槽側(cè)面，在位于連結(jié)所述p型場效應晶體管的源和漏的方向上的所述槽側(cè)面，不設置所述防氧化膜，在位于與連接源和漏方向相交的方向上的所述槽側(cè)面，形成抑制所述槽的半導體襯底氧化的防氧化膜。
(6)本發(fā)明提供的半導體器件，其特征在于具有在半導體襯底主表面上形成槽并在所述槽的內(nèi)部埋入絕緣膜的場區(qū)、及與所述場區(qū)相鄰的多個有源區(qū)，所述有源區(qū)包括形成了n型場效應晶體管的第一有源區(qū)、及形成了p型場效應晶體管的第二有源區(qū)，與所述第一有源區(qū)相鄰的所述場區(qū)中的所述槽的所述第一有源側(cè)的槽側(cè)面，在位于連結(jié)所述n型場效應晶體管的源和漏的方向上的所述槽側(cè)面，有抑制所述槽的半導體襯底氧化的防氧化膜，有間隔著所述第二有源區(qū)和場區(qū)而相鄰的第三有源區(qū)、及從第一側(cè)的相反側(cè)相鄰的第四有源區(qū)，所述第三有源區(qū)和所述第四有源區(qū)位于連結(jié)在所述第二有源區(qū)形成的所述p型場效應晶體管的源和漏的方向上，位于所述第二有源區(qū)和所述第三有源區(qū)之間的場區(qū)、及位于所述第二有源區(qū)和所述第四有源區(qū)之間的場區(qū)，有在加工尺寸誤差的范圍內(nèi)寬度相同的區(qū)域。
此外，加工尺寸誤差的范圍內(nèi)，換句話說，偏差的范圍內(nèi)是通常的加工偏差的范圍內(nèi)，優(yōu)選在0.05μm以下。在形成了本實施例的半導體器件的半導體襯底中，優(yōu)選其他電路、例如存儲單元和2NAND電路中的柵電極的柵極長度Lg的加工偏差的范圍內(nèi)，優(yōu)選在0.05μm以下，更優(yōu)選在0.03μm以下。
(7)所述的半導體器件，其特征在于，所述n型場效應晶體管和所述p型場效應晶體管構(gòu)成讀出放大器電路。
(8)所述的半導體器件，其特征在于，所述n型場效應晶體管和所述p型場效應晶體管構(gòu)成差動放大電路。
(9)所述的半導體器件，其特征在于，所述n型場效應晶體管和所述p型場效應晶體管構(gòu)成與非門電路。
(10)在述的半導體器件，其特征在于，在所述防氧化膜和形成槽的半導體襯底之間形成氧化膜。例如，是硅襯底中的氧化硅膜。
(11)本發(fā)明提供的半導體器件的制造方法，用于制造具有n型場效應晶體管和p型場效應晶體管的半導體器件，該方法包括在半導體襯底上形成墊氧化膜的工序；在所述墊氧化膜上形成氮化膜的工序；除去與有源區(qū)相鄰的形成了場區(qū)的區(qū)域中的所述墊氧化膜和所述氮化膜，形成開口部的工序；在所述開口部的所述半導體襯底上形成槽的工序；在與由所述槽包圍的第一有源區(qū)相鄰的場區(qū)的槽側(cè)面，形成防止槽的半導體襯底氧化的防氧化膜，在防氧化膜上淀積絕緣膜的工序；在與由所述槽包圍的第二有源區(qū)相鄰的場區(qū)的槽側(cè)面，不設置所述防氧化膜，淀積所述絕緣膜來填埋槽的工序，除去所述第一和第二有源區(qū)中的所述墊氧化膜和氮化膜的工序；以及在所述第一有源區(qū)形成n型場效應晶體管，在所述第二有源區(qū)形成p型場效應晶體管的工序；其特征在于，不設置所述防氧化膜的槽側(cè)面形成在位于連結(jié)所述p型場效應晶體管的源和漏的方向上。
(12)在所述的半導體器件的制造方法中，其特征在于，該方法包括在與所述第一有源區(qū)相鄰的場區(qū)的槽側(cè)面、及與所述第二有源區(qū)相鄰的場區(qū)的槽側(cè)面，形成防氧化膜的工序；以及除去與所述第二的有源區(qū)相鄰的場區(qū)的槽側(cè)面的所述防氧化膜的工序。
再有，本發(fā)明人測定場效應晶體管的漏極電流的應力依賴性，發(fā)現(xiàn)在n溝道型場效應晶體管和p溝道型場效應晶體管中，其應力依賴性有所不同。圖4表示n溝道型場效應晶體管、以及p溝道型場效應晶體管的漏極電流的應力依賴性的實驗結(jié)果。該實驗是在Si(001)面上，對以漏極電流可平行地流過<110>軸的方式形成的晶體管進行應力負載實驗。所評價的場效應晶體管的柵極長度是0.2μm。此外，應力的方向有平行于流過場效應晶體管溝道的漏極電流的方向的溝道面內(nèi)一軸應力(以下記為平行于溝道的應力)、以及垂直于漏極電流的方向的溝道面內(nèi)一軸應力(以下記為垂直于溝道的應力)，應力的符號是正號表示拉伸應力，負號表示壓縮應力。n溝道型場效應晶體管的情況下，對于拉伸應力，漏極電流增加(平行于溝道的應力約4％/100MPa，垂直于溝道的應力約2％/100MPa)。另一方面，可知在p溝道型場效應晶體管的情況下，對于垂直于溝道的方向，漏極電流增加(約4％/100MPa)，而對于平行于溝道的方向，漏極電流減少(約7％/100MPa)。
在彈性變形內(nèi)的討論中，應力和變形成正比例關系。因此，在上述實驗結(jié)果中，例如，在對n溝道型場效應晶體管平行于溝道地加載了拉伸應力的情況下，漏極電流增加的原因被認為是，構(gòu)成溝道的硅的晶格與應力加載前相比，在溝道面內(nèi)平行拉伸方向上變形，所以電子的遷移率增加。即，本發(fā)明人發(fā)現(xiàn)的以下事實n溝道型、p溝道型場效應晶體管的漏極電流特性依賴于構(gòu)成溝道的硅的晶格上產(chǎn)生的變形方向和絕對值。
就場效應晶體管中產(chǎn)生的應力對晶體管特性的影響來說，例如對于作為場效應晶體管特性之一的互導(Gm)的應力依賴性進行了研究(Akemi Hamada，etal.，IEEE Trans.Electron Devices，vol.38，No.4，pp.895-900，1991)。但是，以往認為場效應晶體管的特性因應力而變動是沒有問題。這是認為對于晶體管本身的應力的感受性低。圖5比較表示上述文獻(Akemi Hamada，etal.，IEEE Trans.Electron Devices，vol.38，No.4，pp.895-900，1991)的Gm的應力依賴性的實驗結(jié)果(柵極長度2μm)、以及本發(fā)明人的Gm的應力依賴性的實驗結(jié)果(柵極長度0.2μm)。再有，比較對n溝道型場效應晶體管的平行于溝道的方向的應力加載來進行。對于柵極長度為2μm代的晶體管來說，柵極長度0.2μm代的晶體管的Gm相對于應力的依賴性增大約4倍。即，表示出因晶體管的代的發(fā)展而提高對于應力的晶體管特性的感受性。
本發(fā)明的半導體器件，是在具有n溝道型場效應晶體管和p溝道型場效應晶體管的半導體器件中，減小在n溝道型的溝道部分產(chǎn)生的壓縮應力，或者變成拉伸應力，在p溝道型中形成與溝道方向垂直的方向的應力狀態(tài)與平行方向相比為拉伸方向的應力狀態(tài)，而整體為壓縮應力狀態(tài)，以上述方式分別形成n溝道型、p溝道型場效應晶體管結(jié)構(gòu)。
由此，可以同時提高n溝道型、p溝道型的漏極電流特性，所以可以提供整體性能優(yōu)良的半導體器件。
此外，本發(fā)明的半導體器件不使用硅鍺，所以可以提供抑制了位錯等的可靠性高的半導體器件。
根據(jù)本發(fā)明，可以提供一種具有n溝道型場效應晶體管和p溝道型場效應晶體管的半導體器件，其漏極電流特性優(yōu)良。此外，可以提供n溝道型、p溝道型的漏極電流特性都優(yōu)良的半導體器件。
本發(fā)明特別適合于具有由n溝道型場效應晶體管和p溝道型場效應晶體管構(gòu)成的互補型場效應晶體管的半導體器件。


圖1是表示本發(fā)明第1實施例的反相器電路的圖。
圖2是表示本發(fā)明第1實施例的反相器電路的布圖(layout)的圖。
圖3是表示本發(fā)明第1實施例的反相器電路布圖的剖面圖。
圖4是表示n溝道型和p溝道型場效應晶體管的漏極電流的應力依賴性的實驗結(jié)果的概要圖。
圖5是表示不同代的場效應晶體管的互導(Gm)的不同應力的依賴性的實驗結(jié)果的概要圖。
圖6是說明STI結(jié)構(gòu)的應力產(chǎn)生的概念圖。
圖7是表示分析STI的氧化引起的應力與STI寬度依賴性的結(jié)果的概要圖。
圖8是說明在STI槽內(nèi)部淀積氮化硅膜的方法的概念圖。
圖9是表示本發(fā)明第1實施例的反相器電路的另一布圖的圖。
圖10是表示雙輸入NAND(與非門)電路的圖。
圖11是在雙輸入NAND電路中采用本發(fā)明的情況下的布圖。
圖12是表示讀出放大器電路的圖。
圖13是在讀出放大器電路中采用本發(fā)明情況下的布圖。
圖14是表示本發(fā)明第2實施例的反相器電路的布。
圖15是表示本發(fā)明第2實施例的雙輸入NAND電路的布。
圖16是表示本發(fā)明第2實施例的讀出放大器(sense amplifier)電路的布。
具體實施例方式
以下，說明本發(fā)明的實施例。再有，本發(fā)明不限于以下的實施例，也可以適合其他方式。
下面用圖1來說明本發(fā)明的第1實施例。圖1是作為本實施例的反相器電路圖，圖2是布。圖3是表示圖1的A-A’的剖面圖。
如圖2所示，本實施例具有p溝道型場效應晶體管Q1、n溝道型場效應晶體管Q2、以及將這些晶體管電連接的布線。
在襯底(sub1)1上形成的n溝道型場效應晶體管Q2，由形成在p型阱層(pwell)4上的n型源極(soce1)6、漏極(drain1)7、柵電極(poly-Si)9、柵極氧化膜(gato-ox)8構(gòu)成。而p溝道型場效應晶體管Q1由形成在n型阱層(pwell)5上的p型源極(soce)6、漏極(drain)7、與n溝道同樣的柵電極(poly-Si)9、柵極氧化膜(gato-ox)8構(gòu)成。而且，為了連接這些晶體管并構(gòu)成電路，設置接觸區(qū)(contact)10和布線(AL)18。再有，一同記載柵電極的縱長方向、及與柵電極相交的方向(垂直)的源漏方向(溝道方向)。
此外，如圖3所示，用厚的氧化膜(SiO2B)15來填埋槽的元件隔離結(jié)構(gòu)(STIShallow Trench Isolation/淺溝槽絕緣)作為場區(qū)，為了將Q1、Q2晶體管進行電隔離而包圍周圍(以下將形成了場效應晶體管的區(qū)域記為有源區(qū)active)。在與n溝道型場效應晶體管Q2相鄰的該STI內(nèi)的槽側(cè)壁，不僅在溝道方向(連結(jié)源極6和漏極7的方向、與源極6和漏極7間的柵電極的縱長方向垂直的方向)，而且在與溝道方向垂直的方向(位于所述源極6和漏極7間的柵電極的縱長方向)淀積氮化硅膜(SiNA)16。另一方面，在p溝道型場效應晶體管Q1的槽側(cè)壁，僅在溝道方向和垂直方向形成氮化硅膜(SiNA)16。然后，在其上由用于元件隔離的氧化硅膜(SiO2B)填埋槽。再有，在位于溝道方向的槽側(cè)壁，不設置氮化硅膜(SiN)。
以下，說明本實施例的半導體器件的作用效果。在LSI等半導體器件的開發(fā)中，不斷推進場效應晶體管的漏極電流的提高(漏極電流的增加)。本發(fā)明人發(fā)現(xiàn)漏極電流因加在晶體管上的應力而變化，而發(fā)現(xiàn)在具有p溝道型場效應晶體管和n溝道型場效應晶體管的互補型場效應晶體管中，使n溝道型、p溝道型雙方的晶體管的漏極電流提高的方法。
圖4是場效應晶體管的漏極電流的應力依賴性。從圖中可知，在n溝道型場效應晶體管中，漏極電流因拉伸應力而增加，相反，在p溝道型場效應晶體管中，漏極電流因壓縮應力而增加。
STI如圖6所示，形成在硅襯底中開槽，在該槽內(nèi)部填埋氧化硅膜(SiO2B)15的結(jié)構(gòu)，如圖3所示，相鄰于晶體管而形成。此外，通常晶體管在STI形成后形成。在形成晶體管時，除了柵極氧化膜以外，還有多個氧化工序。在這種氧化工序中，成為氧化種的氧在STI的槽內(nèi)部的氧化膜(SiO2B)15中擴散，所以在槽側(cè)壁中也生長氧化膜SiO2C。在從硅變化為氧化硅膜時，產(chǎn)生約2倍的體積膨脹。這種體積膨脹因埋入的氧化膜而受到拘束，所以作為其反作用力，在形成晶體管的區(qū)域形成圖6的陰影線所示的壓縮應力場。如果這樣的壓縮應力場形成在n溝道型場效應晶體管形成區(qū)域，則如圖4所示，產(chǎn)生漏極電流的下降。此外，通過氧化模擬來分析這種壓縮應力狀況的例子示于圖7，如果減小STI寬度，則壓縮應力值增大。這是因為在槽側(cè)壁(兩側(cè))產(chǎn)生的壓縮應力因STI寬度減小而在槽內(nèi)產(chǎn)生干擾并增大。即，意味著Q1、Q2的電特性根據(jù)Q1、Q2周圍的STI寬度而變化。這種問題被認為可以通過使STI寬度固定并對所有的電路進行布圖來解決，但布圖的限制多，不現(xiàn)實。因此，在本發(fā)明中，即使在STI區(qū)域擴散氧化種，也能通過在槽側(cè)壁上淀積用于防止槽側(cè)面的襯底氧化的、成為氧化掩膜(mask)的氮化硅膜，而使槽側(cè)壁不被氧化，所以可以抑制壓縮應力的產(chǎn)生。
為了使p溝道型場效應晶體管的漏極電流增加，如圖4那樣，在與溝道平行的方向上施加壓縮方向的應力，在與溝道垂直地施加拉伸應力即可。于是，為了形成這樣的應力場，可僅在與溝道平行的方向的STI槽側(cè)壁，淀積氮化硅膜。
此外，在n溝道型場效應晶體管中，由于漏極電流因壓縮應力減少，與溝道平行、垂直無關，所以可在包圍n溝道型場效應晶體管的STI槽側(cè)壁，淀積氮化硅膜。
因此，在具有n溝道型場效應晶體管和p溝道型場效應晶體管的半導體器件中，通過p溝道型場效應晶體管和n溝道型場效應晶體管來控制由上述所示的STI結(jié)構(gòu)產(chǎn)生的應力(STI應力)，從而可以期待n溝道型、p溝道型雙方的漏極電流的提高。因而可以提高作為整體的特性。
如果圖示圖2的A-A’剖面，則如圖3所示。在硅襯底(sub)1中形成阱區(qū)(4(pwell)、5(pwell))，作為元件隔離，將STI形成在該阱區(qū)的邊界上。而且，在將n溝道型場效應晶體管Q2包圍的STI的槽內(nèi)部形成氮化硅膜(SiNA)16，作為防氧化掩膜。然后，可在其上淀積阻止隔離的SiO2B 15。n溝道型場效應晶體管Q2由源極(soce1)6、漏極(drain1)7、柵電極(gato-ox)9構(gòu)成。而p溝道型場效應晶體管Q1由源極(soce)6、漏極(drain)7、柵電極(gato-ox)9構(gòu)成。它們通過接觸區(qū)(contact)10連接到布線(AL)18，以形成反相器電路。
在STI結(jié)構(gòu)內(nèi)淀積氮化硅膜的方法可用圖8所示的方法來實現(xiàn)。以下，說明形成方法。
(1)在硅襯底(sub)1上形成墊(pad)氧化膜(SiO2)12，并在所述墊氧化膜12上形成第一氮化硅膜(SiN)13，將優(yōu)選部位的所述第一氮化硅膜(SiN)13、墊氧化膜(SiO2)12除去，露出硅襯底(sub)1表面。然后，以所述第一氮化硅膜(SiN)13作為掩膜，形成規(guī)定的槽(圖8(a))。
(2)氧化所述槽的硅襯底(sub)1表面，形成氧化膜(SiO2A)14(圖8(b))。
(3)在露出的表面上形成第二氮化硅膜(SiNA)16(圖8(c))。
(4)在襯底整體上涂敷抗蝕劑膜(resist)17，將所期望的部分感光并除去(圖8(d))。
(5)以所述抗蝕劑膜(resist)17為掩膜，以各向同性的干法刻蝕方式，除去所述第二氮化硅膜(SiNA)16的一部分(圖8(e))(n溝道型場效應晶體管的形成了有源區(qū)的相反側(cè)的有源側(cè)槽壁)。
(6)除去所述抗蝕劑(resist)17，在所述槽內(nèi)部填埋氧化膜(SiO2B)15(圖8(f))。
(7)除去在所述第一氮化硅膜(SiN)13上形成的所述氧化膜(SiO2B)15，并進行平坦化處理(圖8(g))。
(8)除去所述第一氮化硅膜(SiN)13、所述墊氧化膜(SiO2)12(圖8(h))。
根據(jù)上述方法，可以僅在STI槽內(nèi)部的單側(cè)槽側(cè)壁，淀積氮化硅膜。
(9)然后，在露出的硅襯底1上形成柵極氧化膜8、柵電極9等的圖3所示的元件和布線等。
如果變更圖2的反相器電路的布圖，則成為圖9所示的布圖。此外，如果將本發(fā)明用于圖10所示的雙輸入NAND電路，則成為圖11所示的電路。
此外，在圖12所示的讀出放大器電路那樣的、兩個晶體管(Q7和Q8)的特性必須相同的情況下的布圖成為圖13所示的布圖。這種情況下，優(yōu)選與Q7和Q8的晶體管的溝道平行的方向的STI應力，在兩個晶體管之間相同。因此，優(yōu)選以使Q7、Q8相鄰的方式，間隔著STI來設置有源區(qū)。為了提高漏極電流，作用于Q7、Q8的STI應力形成圖4的大壓縮應力是有效的。因此，優(yōu)選STI寬度S1以LSI形成過程中可進行加工的最小尺寸來形成。S1比具有Q7和Q8的有源區(qū)和與其對應的具有Q9和Q10的有源區(qū)之間的距離小。例如，可以達到0.25μm以下范圍。
如圖4所示，在p溝道型場效應晶體管中，為了最大限度地增加漏極電流，改變在與溝道平行、垂直方向上殘留的應力的方向是有效的。但是，與溝道垂直地施加應力的情況(約2％/100MPa)相比，應力造成的漏極電流的變化在平行地施加的情況下(約4％/100MPa)大。因此，通過在p溝道型場效應晶體管形成區(qū)域中施加壓縮應力(與溝道方向無關)，可實現(xiàn)總體上漏極電流的增加(4-2＝2％)。因此，如圖所示，即使只有與n溝道型場效應晶體管相鄰的STI，在槽側(cè)壁上包圍晶體管地形成氮化硅膜，也可以期待n溝道型、p溝道型雙方的漏極電流的提高。可以提高作為電路整體的特性。
如果在圖1的反相器電路、圖10的雙輸入NAND電路、圖12的讀出放大器電路中采用上述方法時，則布圖成為圖14、圖15、圖16那樣。
為了容易理解附圖，以下說明主要的標號。
硅襯底…1，淺槽元件隔離…2，晶體管形成區(qū)域(active)…3，p型well…4，n型well…5，源極(soce、soce1)…6，漏極(drain，drain1)…7，柵極氧化膜…8，柵電極…9，接觸區(qū)…10，層間絕緣膜(TEOS)…11，墊氧化膜…12，第1氮化硅膜…13，氧化膜…14，埋入氧化膜…15，第2氮化硅膜…16，抗蝕劑…17，布線…18，Q1、Q3、Q4、Q7、Q8…p溝道型場效應晶體管，Q2、Q5、Q6、Q9、Q10…n溝道型場效應晶體管產(chǎn)業(yè)上的可利用性根據(jù)本發(fā)明，可以提供電流特性優(yōu)良的具有n溝道型場效應晶體管和p溝道型場效應晶體管的半導體器件。
權(quán)利要求
1.一種半導體器件，其特征在于，具有在半導體襯底主表面上形成槽并在所述槽的內(nèi)部埋入絕緣膜的場區(qū)、及與所述場區(qū)相鄰的多個有源區(qū)，所述有源區(qū)包括形成了n型場效應晶體管的第一有源區(qū)、及形成了p型場效應晶體管的第二有源區(qū)，與所述第一有源區(qū)相鄰的所述場區(qū)中的所述槽的所述第一有源側(cè)的槽側(cè)面，在位于連結(jié)所述n型場效應晶體管的源和漏的方向上的所述槽側(cè)面，有抑制所述槽的半導體襯底氧化的防氧化膜，與所述第二有源區(qū)相鄰的所述場區(qū)中的所述槽的所述第二有源側(cè)的槽側(cè)面，在位于連結(jié)所述p型場效應晶體管的源和漏的方向上的所述槽側(cè)面，不設置所述防氧化膜。
2.如權(quán)利要求1所述的半導體器件，其特征在于，所述防氧化膜是氮化物膜。
3.如權(quán)利要求1所述的半導體器件，其特征在于，與所述第二有源區(qū)相鄰的所述場區(qū)中的所述槽的所述第一有源側(cè)的槽側(cè)面，在位于所述n型場效應晶體管的源和漏之間的柵電極縱長方向上的所述槽側(cè)面，有抑制所述槽的半導體襯底氧化的防氧化膜。
4.如權(quán)利要求1所述的半導體器件，其特征在于，與所述第二有源區(qū)相鄰的所述場區(qū)中的所述槽的所述第一有源側(cè)的槽側(cè)面，在位于所述p型場效應晶體管的源和漏之間的柵電極縱長方向上的所述槽側(cè)面，有抑制所述槽的半導體襯底氧化的防氧化膜。
5.一種半導體器件，其特征在于，具有在半導體襯底主表面上形成槽并在所述槽的內(nèi)部埋入絕緣膜的場區(qū)、及與所述場區(qū)相鄰的形成了n型場效應晶體管的第一有源區(qū)、及形成了p型場效應晶體管的第二有源區(qū)，與所述第一有源區(qū)相鄰的所述場區(qū)中的所述槽的所述第一有源側(cè)的槽側(cè)面，在位于連結(jié)所述n型場效應晶體管的源和漏的方向、及與連結(jié)源漏的方向相交的方向上的所述槽側(cè)面，有抑制所述槽的半導體襯底氧化的防氧化膜，與所述第二有源區(qū)相鄰的所述場區(qū)中的所述槽的所述第二有源側(cè)的槽側(cè)面，在位于連結(jié)所述p型場效應晶體管的源和漏的方向上的所述槽側(cè)面，不設置所述防氧化膜，在位于與連接源和漏方向相交的方向上的所述槽側(cè)面，形成抑制所述槽的半導體襯底氧化的防氧化膜。
6.一種半導體器件，其特征在于，具有在半導體襯底主表面上形成槽并在所述槽的內(nèi)部埋入絕緣膜的場區(qū)、及與所述場區(qū)相鄰的多個有源區(qū)，所述有源區(qū)包括形成了n型場效應晶體管的第一有源區(qū)、及形成了p型場效應晶體管的第二有源區(qū)，與所述第一有源區(qū)相鄰的所述場區(qū)中的所述槽的所述第一有源側(cè)的槽側(cè)面，在位于連結(jié)所述n型場效應晶體管的源和漏的方向上的所述槽側(cè)面，有抑制所述槽的半導體襯底氧化的防氧化膜，有間隔著所述第二有源區(qū)和場區(qū)而相鄰的第三有源區(qū)、及從第一側(cè)的相反側(cè)相鄰的第四有源區(qū)，所述第三有源區(qū)和所述第四有源區(qū)位于連結(jié)在所述第二有源區(qū)形成的所述p型場效應晶體管的源和漏的方向上，位于所述第二有源區(qū)和所述第三有源區(qū)之間的場區(qū)、及位于所述第二有源區(qū)和所述第四有源區(qū)之間的場區(qū)，有在加工尺寸誤差的范圍內(nèi)寬度相同的區(qū)域。
7.如權(quán)利要求1所述的半導體器件，其特征在于，所述n型場效應晶體管和所述p型場效應晶體管構(gòu)成讀出放大器電路。
8.如權(quán)利要求1所述的半導體器件，其特征在于，所述n型場效應晶體管和所述p型場效應晶體管構(gòu)成差動放大電路。
9.如權(quán)利要求1所述的半導體器件，其特征在于，所述n型場效應晶體管和所述p型場效應晶體管構(gòu)成“與非門”電路。
10.如權(quán)利要求10所述的半導體器件，其特征在于，在所述防氧化膜和形成槽的半導體襯底之間形成氧化膜。
11.一種半導體器件的制造方法，用于制造具有n型場效應晶體管和p型場效應晶體管的半導體器件，其特征在于該方法包括工序在半導體襯底上形成墊氧化膜的工序；在所述墊氧化膜上形成氮化膜的工序；除去與有源區(qū)相鄰的形成了場區(qū)的區(qū)域中的所述墊氧化膜和所述氮化膜，形成開口部的工序；在所述開口部的所述半導體襯底上形成槽的工序；在與由所述槽包圍的第一有源區(qū)相鄰的場區(qū)的槽側(cè)面，形成防止槽的半導體襯底氧化的防氧化膜，在防氧化膜上淀積絕緣膜的工序；在與由所述槽包圍的第二有源區(qū)相鄰的場區(qū)的槽側(cè)面，不設置所述防氧化膜，淀積所述絕緣膜來填埋槽的工序；除去所述第一和第二有源區(qū)中的所述墊氧化膜和氮化膜的工序；以及在所述第一有源區(qū)形成n型場效應晶體管，在所述第二有源區(qū)形成p型場效應晶體管的工序；未設置所述防氧化膜的槽側(cè)面形成在位于連結(jié)所述p型場效應晶體管的源和漏的方向上。
12.如權(quán)利要求11所述的半導體器件的制造方法，其特征在于，該方法包括在與所述第一有源區(qū)相鄰的場區(qū)的槽側(cè)面、及與所述第二有源區(qū)相鄰的場區(qū)的槽側(cè)面，形成防氧化膜的工序；以及除去與所述第二的有源區(qū)相鄰的場區(qū)的槽側(cè)面的所述防氧化膜的工序。
全文摘要
本發(fā)明的目的在于提供半導體器件及制造方法，半導體器件具有n溝道型場效應晶體管和p溝道型場效應晶體管，漏極電流特性優(yōu)良、可靠性高。用于實現(xiàn)該目的的本發(fā)明的核心在于，在形成了n溝道型場效應晶體管的有源的槽側(cè)壁上設置氮化硅膜，而且在p溝道型場效應晶體管的有源的槽側(cè)壁上僅在與溝道方向垂直的方向上設置氮化硅膜。根據(jù)本發(fā)明，可以提供電流特性優(yōu)良的具有n溝道型場效應晶體管和p溝道型場效應晶體管的半導體器件。
文檔編號H01L27/04GK1592969SQ0282347
公開日2005年3月9日 申請日期2002年11月21日 優(yōu)先權(quán)日2001年11月26日
發(fā)明者石塚典男, 熊谷幸博, 三浦英生, 池田修二, 竹田敏文, 太田裕之 申請人:株式會社日立制作所