專利名稱：多芯片模塊半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多芯片模塊(即MCM)半導(dǎo)體器件，并涉及制作該類器件的方法。
在半導(dǎo)體器件技術(shù)中，“芯片”和“管芯”兩種表達(dá)均用于表示半導(dǎo)體器件本體。在MCM器件中，在器件封裝中，即在模塊封裝中包含多于一個上述器件本體。通常來說，該器件包括具有一基底部分和封裝引線管腳的引線框，引線管腳即引線框延伸到器件封裝的外部以提供器件接線端的部分。已知在MCM器件中每一半導(dǎo)體管芯被置于引線框的基底部分上，連接導(dǎo)線在管芯之間連接以及從管芯向引線管腳連接。
本發(fā)明的一個目的是減少MCM器件中管芯固定所需的引線框面積，以及減小由連接導(dǎo)線的電阻和電感引起的電路連接阻抗。
根據(jù)本發(fā)明，設(shè)有一MCM半導(dǎo)體器件，該器件包括一具有基底部分和引線管腳的引線框，固定在引線框基底部分上的至少一個第一半導(dǎo)體器件管芯，以及倒裝芯片集成電路半導(dǎo)體管芯，該集成電路半導(dǎo)體管芯通過第一凸起電極固定到該至少一個第一半導(dǎo)體管芯的接觸上，并通過第二凸起電極固定到引線框引線管腳上。
如剛才所定義的根據(jù)本發(fā)明的器件具有倒裝芯片集成電路無需任何引線框基底部分區(qū)域用于固定的優(yōu)點，以及具有利用凸起電極提供由倒裝芯片與該至少一個半導(dǎo)體管芯之間以及倒裝芯片到引線管腳之間的低阻抗電路連接的優(yōu)點。
在上面定義的器件中，優(yōu)選引線框具有一槽縫，該槽縫將引線框基底部分與引線框引線管腳隔開，該引線管腳與倒裝芯片的第二凸起電極連接。在此情況下，制作引線框需要蝕刻金屬板的兩面，其中蝕刻板的一面以提供用于容納該至少一塊半導(dǎo)體管芯的凹槽，以及提供上述槽縫的部分深度，其中蝕刻板的另一面以使上述槽縫完全穿通該板。
在根據(jù)本發(fā)明的第一優(yōu)選實施例的器件中，有一個上述第一半導(dǎo)體器件，該第一半導(dǎo)體器件是一功率晶體管，該功率晶體管與第一主電極一起固定與引線框基底部分的一管芯焊盤電接觸，該管芯焊盤與至少一個所述封裝引線管腳是整體的，該功率晶體管具有一與倒裝芯片的至少一個所述第一凸起電極電連接的柵電極，而且該倒裝芯片集成電路包括該功率晶體管的柵極驅(qū)動電路。
在該第一優(yōu)選實施例的一種可能的應(yīng)用中，功率晶體管及其柵極驅(qū)動電路可以提供dc-dc轉(zhuǎn)換器的一部分。在此情況下，該功率晶體管將是轉(zhuǎn)換器中串連的兩個開關(guān)晶體管中的一個，另一個開關(guān)晶體管及其柵極驅(qū)動電路在一分開的模塊封裝中。
在該第一優(yōu)選實施例的器件中，優(yōu)選引線框具有一第一槽縫，該槽縫將引線框基底部分與引線框引線管腳隔開，該引線管腳與倒裝芯片的第二凸起電極連接，功率晶體管的第二主電極在功率晶體管管芯上具有主接觸，在該主接觸與至少一個所述封裝引線管腳之間設(shè)有一電連接，該電連接可能是金屬帶，第二槽縫將該封裝引線管腳與引線框基底部分隔開。在此情況下制作引線框可能包括蝕刻金屬板的兩面，其中蝕刻板的一面提供用于容納功率晶體管管芯的凹槽以及提供所述第一和第二槽縫的深度的一部分，其中蝕刻板的另一面以使上述第一和第二槽縫完全穿通該板。
在根據(jù)本發(fā)明的第二優(yōu)選實施例的器件中，有兩個所述第一半導(dǎo)體器件，它們分別是第一功率開關(guān)晶體管和第二功率開關(guān)晶體管，每個功率晶體管與第一主電極一起固定與引線框基底部分的一相應(yīng)管芯焊盤電接觸，每一管芯焊盤與用于相應(yīng)第一主電極的所述封裝引線管腳是整體的，第一功率晶體管的第二主電極在第一功率晶體管管芯上有一主接觸，從該第二主電極主接觸至用于第二功率晶體管的第一主電極的引線管腳設(shè)有第一電連接，以便將兩個功率晶體管串聯(lián)連接，第二功率晶體管的第二主電極在第二功率晶體管管芯上有一主接觸，從該第二主電極主接觸到至少一個相應(yīng)獨立的所述封裝引線管腳設(shè)有第二電連接，倒裝芯片集成電路是控制電路，它包括兩個功率晶體管中每一個的柵極驅(qū)動電路，兩個功率晶體管中每一個均有與倒裝芯片的至少一個所述第一凸起電極電連接的柵電極。所述第一和第二電連接中的每一個都可以是金屬帶，在此情況下多芯片模塊可以在沒有任何連線接頭的情況下完成，且模塊中所有互連均具有低阻抗。
在該第二優(yōu)選實施例的一種可能的應(yīng)用中，串聯(lián)連接的兩個功率開關(guān)晶體管和倒裝芯片控制電路可以提供dc-dc轉(zhuǎn)換器的有源部件。
在該第二優(yōu)選實施例的器件中，優(yōu)選的是引線框具有可以將引線框基底部分和引線框引線管腳隔開的第一槽縫，其中引線管腳與倒裝芯片的第二凸起電極連接，引線框具有第二槽縫，該第二槽縫將兩個功率晶體管管芯焊盤隔開，并將第一功率晶體管管芯焊盤與用于第二功率晶體管的第一主電極的所述引線管腳隔開，并且引線框具有第三槽縫，該第三槽縫將第二功率晶體管管芯焊盤與用于所述第二電連接的至少一個引線管腳隔開。在此情況下，制作引線框可能包括蝕刻金屬板的兩面，其中蝕刻板的一面提供用于容納每個功率晶體管管芯的相應(yīng)凹槽，并同時提供所述第一、第二和第三槽縫深度的一部分，其中蝕刻板的另一面以使上述第一、第二和第三槽縫完全穿通該板。
根據(jù)第一和第二優(yōu)選實施例的一任選特征，如果該功率晶體管或每一功率晶體管的柵電極被分布為提供該功率晶體管管芯或每一功率晶體管管芯上的多于一個的柵接觸，并且如果每一柵接觸與倒裝芯片上的相應(yīng)第一凸起電極連接以提供與該柵極驅(qū)動電路或每一柵極驅(qū)動電路的多個并聯(lián)柵極電連接，則可以減小(多個)柵連接的電路阻抗。在此情況下，如果該功率晶體管或每個功率晶體管的第二主電極的分布式接觸與倒裝芯片的另外的第一凸起電極連接以提供從該第二主電極或每一第二主電極與倒裝芯片集成電路的并聯(lián)電連接，并且如果用于第二主電極并聯(lián)連接的另外第一凸起電極相對于用于與并聯(lián)柵極連接的第一凸起電極交替放置，則還可以獲得電路阻抗的進(jìn)一步減小。通過交替柵連接和第二主電極連接，相鄰連接的電感可有效地相互抵消，并減小了該柵極驅(qū)動電路或每一個柵極驅(qū)動電路與該功率晶體管或每個功率晶體管之間的總的寄生電感。這種減小阻抗的技術(shù)可以推廣到用于該柵極驅(qū)動電路或每一柵極驅(qū)動電路的電源的連接，該電源在多芯片模塊封裝外部。在此情況下，倒裝芯片的第二凸起電極包括至少一組為該柵極驅(qū)動電路或每一柵極驅(qū)動電路的電源的至少第一接線端提供分布式連接的第二凸起電極。
下面將參考附圖通過實例描述本發(fā)明的實施例，其中

圖1示出了根據(jù)本發(fā)明的第一優(yōu)選實施例的多芯片模塊半導(dǎo)體器件的平面示意圖；圖2示出了圖1中器件沿圖1中線I-I的側(cè)剖示意圖；圖3示出了本身已知的適合圖1和2的模塊配置的電路的一例；圖4示出了根據(jù)本發(fā)明的第二優(yōu)選實施例的多芯片模塊半導(dǎo)體器件的平面示意圖；以及圖5示出了本身已知的適合圖4的模塊配置的電路的一例。
圖1和2中的MCM器件，包括通常為銅制的金屬引線框10，該引線框10具有帶有管芯焊盤區(qū)域12的基底部分11。第一半導(dǎo)體器件管芯20與第一主電極一起固定在引線框的基底部分11上與管芯焊盤12電接觸，該半導(dǎo)體管芯20是垂直MOSFET功率開關(guān)晶體管，該第一主電極是漏電極D。引線框10具有與管芯焊盤12集成的封裝引線管腳13，因而可提供MOSFET漏電極D的一外部接線端。引線管腳13的上表面與MOSFET管芯20與漏電極D相對的上表面一致齊平。引線框10還有封裝引線管腳14，引線管腳14的上表面也與MOSFET芯片20的上表面齊平，第一槽縫15將引線管腳14與引線框基底部分11隔開。倒裝集成電路半導(dǎo)體管芯30通過與MOSFET管芯20上的電極接觸G、S’連接的倒裝芯片30的第一凸起電極31固定，并且通過與獨立的引線管腳14連接的倒裝芯片30的第二凸起電極32固定管腳。倒裝芯片凸起電極31，32通常是焊球。MOSFET功率晶體管20具有與倒裝芯片30的第一凸起電極31中的至少一個連接的柵電板，倒裝芯片30包括一用于該功率晶體管的柵極驅(qū)動電路。采用跨接功率晶體管管芯20與引線管腳14的倒裝芯片30中的柵極驅(qū)動電路，而不是采用在引線框基底部分11的分開的管芯焊盤上的柵極驅(qū)動電路，使引線框基底部分11的面積最小化，從而使多芯片模塊封裝的尺寸最小化。
圖1和2所示的配置中，功率晶體管20柵電極被分布以提供功率晶體管管芯20上的多于一個的柵接觸G，每個柵接觸G與倒裝芯片30的相應(yīng)第一凸起電極31連接以提供柵極與柵驅(qū)動電路的并聯(lián)電連接。此外，在所示的配置中，功率晶體管20的第二主電極即源電極的分布式接觸S，與倒裝芯片30的另外的第一凸起電極31連接，以提供從該第二主電極至倒裝芯片集成電路的并聯(lián)電連接，用于第二主電極S’并聯(lián)連接的該另外的第一凸起電極31可相對于用于柵并聯(lián)連接G的第一凸起電極31交替地放置。第二凸起電極32包括用于向柵極驅(qū)動電路的外電源的第一接線端VCC提供分布式連接的一第一組第二凸起電極，第二凸起電極32也包括用于向該電源的第二接線端GND提供分布式連接的第二組第二凸起電極，并且第一組第二凸起電極相對于第二組第二凸起電極交替地放置。另外的第二凸起電極32提供至引線管腳14中的一個的連接，該引線管腳用于柵極驅(qū)動電路的控制輸入CTRL。
與倒裝芯片30的源連接S’提供一個小的柵-源回路，低阻抗等于快速轉(zhuǎn)換，并且將柵-源電路與流經(jīng)漏-源電路的主器件電流隔開，這將導(dǎo)致對柵驅(qū)動器干擾。如圖1中所示，該漏-源電路由功率晶體管20的第二主電極即其源電極以及金屬帶形式的電連接18提供，該功率晶體管20具有位于功率晶體管管芯20上的主接觸S，電連接18從該主接觸S至至少一個封裝引線管腳16，該引線管腳16通過第二槽縫17與引線框基底部分11隔開。帶18的一端部焊在或粘在接觸S上，另一端部焊在或粘在引線管腳16上，中部跨過第二槽縫17。
引線框10可能采用例如在金屬板上沖壓圖形的傳統(tǒng)機(jī)械方法制作，它包括用于容納功率晶體管管芯20的凹陷的基底部分11，整體管腳13，以及帶有相應(yīng)隔離的第一、第二槽縫15、17的管腳14和16。但是，對于如圖2中所示出的引線框的樣式，制作引線框10優(yōu)選的辦法包括蝕刻金屬板的兩面。蝕刻金屬板的一面提供用于容納功率晶體管管芯20的芯片焊盤凹槽12，并提供第一槽縫15和第二槽縫17的部分深度，蝕刻金屬板的另一面以使第一槽縫15和第二槽縫17完全穿通該板。對板的一面的蝕刻和對板的另一面的蝕刻可以在分開的步驟中完成?；蛘撸赡茉诎宓膬擅媸褂靡粓D形化的掩模一次蝕刻兩面。
現(xiàn)在參照圖3，圖中示出了用于圖1和2中的多芯片模塊的電路框圖，框圖中包括MOSFET功率開關(guān)晶體管20，倒裝芯片柵極驅(qū)動電路30，以及主器件D和源S的接線端。該框圖示出了驅(qū)動器-柵-源電路的電路連接阻抗，即電阻R和寄生電感L，該電路連接阻抗限制柵電容的充電和放電速度，并因此限制了功率晶體管的開關(guān)速度。該電路連接阻抗R、L作為柵驅(qū)動電路30與電源接線端VCC和GND之間的連接阻抗，同時也作為上驅(qū)動電路30和MOSFET晶體管20的柵G和源S’的電極接線端之間的連接阻抗示出。這些連接中的每一連接均為倒裝芯片的凸起電極連接，該連接相對與導(dǎo)線接合連接具有低阻抗，這些連接中的每一個的并行分布進(jìn)一步減小了連接阻抗中的電阻成分，此外通過交替的放置柵和源連接G和S’和交替的放置電源連接VCC和GND，減小了這些連接的寄生電感。
現(xiàn)在參考圖4，多芯片模塊半導(dǎo)體器件2包括帶有基底部分111的金屬引線框101，該基底部分111帶有兩個管芯焊盤區(qū)域121和122。第一半導(dǎo)體器件管芯201與第一主電極一起固定在引線框基底部分111上與芯片焊盤121電接觸，該第一半導(dǎo)體器件管芯201是第一垂直MOSFET功率開關(guān)晶體管，該第一主電極是其漏電極D1。第二半導(dǎo)體器件202與第一主電極一起固定在引線框基底部分111上與管芯焊盤122電接觸，該第二半導(dǎo)體器件芯片202是一第二垂直MOSFET功率開關(guān)晶體管，該第一主電極是其漏電極D2。引線框基底部分111中的槽縫171將管芯焊盤121與管芯焊盤122隔開。引線框101具有與管芯焊盤121為整體的封裝引線管腳131/D1，以提供MOSFET漏電極D1的一個外部接線端。引線管腳131/D1的上表面與MOSFET管芯201與漏電極D1相對的上表面齊平。引線框101具有與管芯焊盤122為整體的另外的封裝引線管腳132、161/D2、S1和133/D2，以提供MOSFET漏電極D2的外部接線端。引線管腳132、161/D2、S1和133/D2的上表面也與MOSFET管芯201上表面以及M0SFET管芯202上表面齊平。槽縫171也將第一晶體管管芯焊盤121與引線管腳132、161/D2、S1和133/D2隔開。
在MOSFET管芯201與漏電極D1相對的上表面上，設(shè)有用于第一功率晶體管的第二主電極的主接觸S1，該第二主電極即第一功率晶體管的源電極。在第一功率晶體管201的主源接觸S1與用于第二功率晶體管202的漏電極D2的引線管腳132、161/D2、S1之間設(shè)有通常為銅的金屬帶狀的第一電連接181，從而將兩個功率晶體管串聯(lián)連接。帶181的一端部焊在或粘在主接觸S1上，另一端部焊在或粘在引線管腳132、161/D2、S1上，中間部分跨越槽縫171。在MOSFET管芯202與漏電極D2相對的上表面上，設(shè)有用于第二功率晶體管的第二主電極的主接觸S2，該第二主電極即第二功率晶體管的源電極。在第二功率晶體管202的主源接觸S2與封裝引線管腳162/S2之間設(shè)有通常為銅的金屬帶狀的第二電連接182，槽縫172將封裝引線管腳162/S2與引線框基底部分111隔開。帶182的一端部焊在或粘在主接觸S2上，另一端部焊在或粘在引線管腳162/S2上，中間部分跨越槽縫172。
引線框101具有另外的封裝引線管腳141，該封裝引線管腳141的上表面也與MOSFET管芯201和MOSFET管芯202的上表面齊平，槽縫151將該封裝引線管腳141與引線框基底部分111隔開，槽縫151與槽縫171相連。
倒裝芯片集成電路半導(dǎo)體管芯300通過倒裝芯片300的第一凸起電極311固定，凸起電極311與MOSFET管芯201上的至少一個柵電極接觸G1以及至少一個源電極接觸S1’連接，并與MOSFET管芯202上的至少一個柵電極接觸G2以及至少一個源電極接觸S2’連接，并通過該倒裝芯片300的第二凸起電極321固定，凸起電極321與若干獨立的引線管腳141連接。倒裝芯片凸起電極311和321通常是焊球。MOSFET功率晶體管201具有與倒裝芯片300的第一凸起電極311中的至少一個連接的柵電極，MOSFET功率晶體管202具有與倒裝芯片300的第一凸起電極311中的至少一個連接的柵電極，倒裝芯片集成電路是包含兩個功率晶體管201和202中每一個的一柵極驅(qū)動電路的控制電路。
以與圖1和2中所描述的配置相同的方式，每一功率晶體管201、202的柵電極可能被分布以提供在相應(yīng)晶體管管芯201、202上的不止一個柵連接接觸G1、G2，從而提供到相應(yīng)晶體管201、202的柵極驅(qū)動電路的并聯(lián)柵極電連接。功率晶體管201、202的源電極也可能被分布以提供在功率晶體管管芯201、202上的不止一個的源連接接觸S1’、S2’，從而提供到晶體管201、202的柵極驅(qū)動電路的并聯(lián)源極電連接。第二凸起電極321包括第一組第二凸起電極，以提供用于晶體管201的柵極驅(qū)動電路的電源的第一接線端VCC1的分布式連接，第二凸起電極321還包括第二組第二凸起電極，以提供用于晶體管202的柵極驅(qū)動電路的電源的第一接線端VCC2的分布式連接。另外的第二凸起電極321提供到引線管腳141中的一個的連接，該引線管腳141用于控制電路的控制輸入CTRL。
現(xiàn)在參照圖5，圖中示出了用于圖4的多芯片模塊的電路框圖，圖中包括MOSFET功率晶體管201和202以及倒裝芯片控制電路300。該多芯片模塊提供dc-dc轉(zhuǎn)換器的有源部件。在接線端51、52之間施加電壓，MOSFET功率晶體管201和202在接線端51、52之間串聯(lián)連接。在晶體管201和202之間的結(jié)點是開關(guān)結(jié)點53，該結(jié)點53饋通電感54并跨接電容器55與輸出56連接。晶體管201和202由相應(yīng)的柵極驅(qū)動電路301和302驅(qū)動?？刂齐娐?03的一個輸入在輸入控制接線端CTRL上，另一輸入通過反饋通道從輸出端56輸給?？刂齐娐?03提供控制信號通過交替地接通和關(guān)斷這些晶體管201和202從而控制這兩個晶體管，從而使輸出端保持恒定電壓。為在輸出56獲得所需的電壓，傳號-空號比是變化的，即晶體管201導(dǎo)通的時間與晶體管202導(dǎo)通的時間的比例是受調(diào)制的。
在上面描述的實施例中，功率晶體管20、201和202已被設(shè)計成垂直MOSFET。這些晶體管可以是另一種形式的絕緣柵極晶體管如IGBT。圖3和5中所示的電路本身是已知的，只是用來說明圖1、圖2和圖4所例舉的模塊配置的典型應(yīng)用。這些模塊配置可以用于除dc-dc轉(zhuǎn)換器之外的電路應(yīng)用，例如用于D類放大器。實際上，在本發(fā)明的范圍內(nèi)，代替用包括一個或多個柵極驅(qū)動電路的倒裝芯片在引線框基底部分上固定的一個或多個功率晶體管，固定在引線框基底上的至少一個半導(dǎo)體器件管芯可以是另一種類型的主半導(dǎo)體器件，并且倒裝芯片可以包括一用于該主半導(dǎo)體器件的合適的接口電路。
權(quán)利要求
1.一種多芯片模塊半導(dǎo)體器件，包括具有基底部分和封裝引線管腳的引線框，固定在引線框基底部分上的至少一個第一半導(dǎo)體器件管芯，以及通過第一凸起電極固定在該至少一個第一半導(dǎo)體管芯上的接觸上并通過第二凸起電極固定到所述引線框的引線管腳上的倒裝芯片集成電路半導(dǎo)體管芯。
2.如權(quán)利要求1的器件，其中引線框具有一槽縫，該槽縫將引線框基底部分與倒裝芯片的第二凸起電極所連接的引線框引線管腳隔開。
3.用于制作如權(quán)利要求2的器件的方法，其中制作引線框包括蝕刻金屬板的兩面，其中蝕刻金屬板的一面提供用于容納至少一個半導(dǎo)體管芯的至少一個凹槽，并還提供所述槽縫的深度的一部分，其中蝕刻板的另一面以使所述槽縫完全穿通該板。
4.如權(quán)利要求1的器件，其中有一個為功率晶體管的所述第一半導(dǎo)體器件，該功率晶體管與第一主電極固定在一起與引線框基底部分的一管芯焊盤電接觸，管芯焊盤與至少一個所述封裝引線管腳為整體，功率晶體管具有與倒裝芯片的至少一個所述第一凸起電極電連接的柵電極，倒裝芯片集成電路包括用于該功率晶體管的一柵極驅(qū)動電路。
5.如權(quán)利要求4的器件，其中引線框具有一第一槽縫，該槽縫將引線框基底部分與倒裝芯片的第二凸起電極所連接的引線框引線管腳隔開，其中功率晶體管的第二主電極在功率晶體管管芯上有一主接觸，其中從該主接觸至至少一個所述封裝引線管腳設(shè)有電連接，第二槽縫將該封裝引線管腳與引線框基底部分隔開。
6.如權(quán)利要求5的器件，其中所述電連接是金屬帶。
7.制作如權(quán)利要求5或權(quán)利要求6的器件的方法，其中制作引線框包括蝕刻金屬板的兩面，其中蝕刻金屬板的一面提供用于容納功率晶體管管芯的凹槽，并且還提供所述第一和第二槽縫的部分深度，其中蝕刻金屬板的另一面以使所述第一和第二槽縫完全穿通該板。
8.如權(quán)利要求1的器件，其中有兩個所述第一半導(dǎo)體器件，這兩個半導(dǎo)體器件分別是第一功率開關(guān)晶體管和第二功率開關(guān)晶體管，其中每一功率晶體管與第一主電極固定在一起與引線框基底部分的相應(yīng)管芯焊盤電接觸，每一管芯焊盤與用于相應(yīng)的第一主電極的所述封裝引線管腳為整體，其中第一功率晶體管的第二主電極在第一功率晶體管管芯上有一主接觸，其中從該第二主電極主接觸至用于第二功率晶體管的第一主電極的引線管腳設(shè)有第一電連接，從而將兩個功率晶體管串聯(lián)連接，其中第二功率晶體管的第二主電極在第二功率晶體管管芯上有一主接觸，其中從該第二主電極主接觸至至少一個相應(yīng)隔離的所述封裝引線管腳設(shè)有一第二電連接，其中倒裝芯片集成電路是包括兩個功率晶體管中的每一個的柵極驅(qū)動電路的控制電路，且其中兩個晶體管中的每一個都有與倒裝芯片的至少一個所述第一凸起電極電連接的柵電極。
9.如權(quán)利要求8的器件，其中所述第一和第二電連接中的每一個都是金屬帶。
10.如權(quán)利要求8或權(quán)利要求9的器件，其中引線框具有第一槽縫，該第一槽縫將引線框基底部分與倒裝芯片的第二凸起電極所連接的引線框引線管腳隔開，其中引線框具有第二槽縫，該第二槽縫將兩個功率晶體管管芯焊盤分開，并將第一功率晶體管管芯焊盤與用于第二功率晶體管的第一主電極的所述引線管腳隔開，其中引線框有第三槽縫，該第三槽縫將第二功率晶體管管芯焊盤與用于所述第二電連接的至少一個引線管腳隔開。
11.制作如權(quán)利要求10的器件的方法，其中制作引線框包括蝕刻金屬板的兩面，其中蝕刻金屬板的一面提供用于容納每一功率晶體管管芯的相應(yīng)凹槽，并還提供所述第一、第二和第三槽縫的部分深度，其中蝕刻金屬板的另一面以使所述第一、第二和第三槽縫完全穿通該板。
12.如權(quán)利要求3或權(quán)利要求7或權(quán)利要求11的方法，其中蝕刻金屬板的一面和蝕刻金屬板的另一面在分開的步驟中完成。
13.如權(quán)利要求4到6中任何之一、或權(quán)利要求8到10中任何之一的器件，其中該功率晶體管或每一功率晶體管的柵電極被分布從而在該功率晶體管管芯或每一功率晶體管管芯上提供多于一個的柵接觸，其中柵接觸中的每一個與倒裝芯片的相應(yīng)第一凸起電極連接，從而提供到該柵極驅(qū)動電路或每一柵極驅(qū)動電路的并聯(lián)的柵極電連接。
14.如權(quán)利要求13的器件，其中該功率晶體管或每一功率晶體管的第二主電極的分布式接觸與倒裝芯片的另外的第一凸起電極連接，從而提供從該所述第二主電極或每一所述第二主電極到倒裝芯片集成電路的并聯(lián)電連接，其中用于并聯(lián)第二主電極連接的另外的第一凸起電極相對于用于并聯(lián)的柵極連接的第一凸起電極交替放置。
15.如權(quán)利要求4至6的任何之一，或如權(quán)利要求8至10中的任何之一，或如權(quán)利要求13或14的器件，其中所述第二凸起電極包括至少一組第二凸起電極，該組凸起電極提供一分布式連接用于該柵極驅(qū)動電路或每一柵極驅(qū)動電路的電源的至少第一接線端。
16.如權(quán)利要求4至6的任何之一，或如權(quán)利要求8至10中的任何之一，或如權(quán)利要求13至15中的任何之一的器件，其中該功率晶體管或每一功率晶體管是垂直MOSFET。
17.如權(quán)利要求1或2、或權(quán)利要求4至6中的任何之一、或權(quán)利要求8至10中的任何之一、或權(quán)利要求13至16中任何之一的器件，其中倒裝芯片凸起電極是焊球。
全文摘要
在多芯片模塊半導(dǎo)體器件(1)中，至少一個第一半導(dǎo)體管芯(20)固定在引線框(10)的基底部分(11)上。倒裝IC管芯(30)通過第一凸起電極(31)固定到該至少一個第一管芯(20)上的若干電極接觸(G，S)上，并通過第二凸起電極(32)固定到引線框的引線管腳(14)上。倒裝芯片(30)的集成電路不需要任何引線框的基底區(qū)域用于固定，凸起電極(31，32)提供低阻抗的電路連接。第一管芯(20)可以是一個MOSFET功率開關(guān)晶體管，其柵極驅(qū)動電路在倒裝芯片(30)中。開關(guān)晶體管的電路阻抗可以通過使用分布式并聯(lián)的柵連接(G)減小，該柵連接也可以與分布式并聯(lián)的源連接(S)交替，開關(guān)晶體管的電路阻抗還可以通過使用分布式的交替電源連接(VCC、GND)進(jìn)一步減小。該模塊可以包含兩個串聯(lián)連接的晶體管(201，202)，具有凸起電極(31，32)的控制電路倒裝芯片(300)，以及用于提供dc－dc轉(zhuǎn)換器而無需任何導(dǎo)線連接的帶狀連接(181，182)。
文檔編號H01L25/07GK1596473SQ02823527
公開日2005年3月16日 申請日期2002年11月20日 優(yōu)先權(quán)日2001年11月27日
發(fā)明者N·J·惠勒, P·魯特 申請人:皇家飛利浦電子股份有限公司