專利名稱：通過應用多再氧化層作為蝕刻終止層以最小化硅凹部的氮化物偏移間隔的制作方法
技術領域：
本發(fā)明涉及半導體裝置制造的領域，更詳而言之，涉及在半導體裝置形成的過程中偏移間隔的運用。
背景技術：
當半導體集成電路的最小特征尺寸縮小時，介于該源極與漏極區(qū)域間的距離變得更小。用于該場效應晶體管的源極與漏極區(qū)域間的間隔縮小導致如擊穿(punch-through)效應等的短通道效應、源極至漏極崩潰電壓的降低、臨界電壓的降低以及次臨界擺幅(sub-thresholdswing)的增加。為減輕該短通道效應，半導體業(yè)不斷的理想化金屬氧化半導體場效應晶體管裝置的制造過程。現(xiàn)今于互補金屬氧化半導體裝置的超大規(guī)模集成電路制造趨勢系朝減少該源極/漏極區(qū)域接合深度的方向邁進，因為淺接核可減少該源極/漏極空乏區(qū)域侵入該信道中。
先進的半導體制造過程技術已縮小通道長度至0.25微米。在該尺寸中，就晶體管崩潰電壓而論任何有效的通道長度喪失均為昂貴的。據(jù)此，限制該源極/漏極雜質橫向的擴散顯得更加重要。
鹵素摻雜(Halo Implant)亦稱之為環(huán)布植入(Pocket Implant)可限制該源極/漏極雜質橫向的擴散。該鹵素摻雜雜質具有反于該源極與漏極的傳導類型。通常，該鹵素摻雜是在定義該閘極后而在該源極/漏極擴散之前。由于該屏蔽效應，該鹵素摻雜典型的呈現(xiàn)接近于該源極/漏極雜質的尖峰雜質濃度。為防止源極/漏極雜質的垂直擴散，用作為鹵素摻雜的植入能量必須謹慎的選擇而使離開該尖峰的鹵素摻雜深度大于該源極/漏極植入深度。
為了降低介于該閘電極與漏極間的重迭電容，并借此提供該晶體管較佳的交流效能，分離該鹵素與延伸部分系理想的。據(jù)此，偏移間隔被應用于形成在閘電極的側邊。于形成該偏移間隔于該閘電極側壁后，通過形成鹵素摻雜，再接著形成該源極/漏極延伸，則該鹵素摻雜會實體的固定于該延伸的前端。應用偏移間隔可使該有效通道長度較長以滿足給定的實體信道長度。
在偏移間隔結構中，介電層典型的沉基于該基材與閘電極上。執(zhí)行非等向性蝕刻以清除該介電層的閘電極上表面的基材并于該閘極側壁上留下介電層的部分。保持于該閘極側壁上的介電層部分形成該偏移間隔。已知可用作為該偏移間隔的材料包括氧化硅與氮化硅。一旦該偏移間隔形成后，將該偏移間隔用作為屏蔽以執(zhí)行源極/漏極延伸的植入。接續(xù)的處理步驟包括在深入源極/漏極植入后形成側壁間隔于該偏移間隔上。
通過上述的方法所形成的偏移間隔會產(chǎn)生一個問題，亦即由于在該偏移間隔形成之處的介電層過度蝕刻之故，該非等向性蝕刻會破壞該硅基材。此種情況概略的揭露于圖1與圖2中。在圖1中，于基材10的表面上形成有閘電極12。介電層14則覆蓋于該基材10與閘電極12上。執(zhí)行非等向性蝕刻自該基材處移除該介電材料14以形成偏移間隔16。然而，由于過度蝕刻之故經(jīng)過該基材10的破壞亦形成出凹部18。該凹部18的形成，特別是在源極/漏極延伸區(qū)域的凹部18會產(chǎn)生問題。此乃因為硅破壞同樣的會增加接合深度，在現(xiàn)今科技均致力尋求淺深度接合的趨勢下此種情況系不盡理想的。此外，在偏移間隔形成過程中因破壞的發(fā)生對于重迭電容會有不利的影響。
因此需要一種形成具有偏移間隔的半導體裝置的方法，通過該偏移間隔于介電層蝕刻的過程中可防止硅基材的破壞。
發(fā)明內(nèi)容
前述以及其它需要可通過本發(fā)明的形成半導體裝置的方法的實施例予以解決，本發(fā)明的形成半導體裝置的方法包含于基材上形成閘電極并于該基材與閘電極上形成多晶硅再氧化層。氮化物層沉積于該多晶硅再氧化層上。非等向性的蝕刻該氮化物，隨著終止蝕刻于該多晶硅再氧化層上以在該閘電極上形成氮化物偏移間隔。依據(jù)本發(fā)明的實施例，在該氮化物間隔形成過程中將該多晶硅再氧化層用作為蝕刻終止層可防止系基材的破壞。該非常薄的多晶硅再氧化層可遺留于該基材上，通過遺留的多晶硅再氧化層可控制且可信賴的植入以該源極/漏極延伸以及源極/漏極區(qū)域?？商娲?，該多晶硅再氧化層可通過濕式蝕刻予以移除，而不致發(fā)生通常與介電層干式蝕刻相關的破壞問題。
前述的需求還可通過本發(fā)明的具有鹵素摻雜的半導體裝置制法的實施例予以解決，該方法包含于基材上形成閘電極并在該基材上形成蝕刻終止層。在該基材與閘電極上形成氮化物層。蝕刻該氮化物層以形成偏移間隔于該閘電極上，并終止該蝕刻于該蝕刻終止層上。
前述以及其它的本發(fā)明的特性、形式以及優(yōu)點，在伴隨附圖以及以下本發(fā)明的詳細說明的情況下將更為明顯易懂。
圖1為一概略示意圖，用以顯示依據(jù)公知方法于裝置形成過程中的半導體裝置的斷面圖；圖2用以顯示圖1的結構在依據(jù)公知技術干式蝕刻介電層后所伴隨的基材破壞；圖3用以顯示依據(jù)本發(fā)明的實施例形成半導體裝置過程中的基材與閘電極；圖4用以顯示圖3的結構在依據(jù)本發(fā)明的實施例于該基材與閘電極上形成多晶硅再氧化層后的示意圖；圖5用以顯示圖4的結構在依據(jù)本發(fā)明的實施例于氮化物層已沉積于多晶硅再氧化層上之后的示意圖；圖6用以顯示圖5的結構在依據(jù)本發(fā)明的實施例于執(zhí)行非等向性蝕刻以移除該氮化物層水平部分后的示意圖；圖6A用以顯示依據(jù)本發(fā)明的部分實施例通過濕式蝕刻移除多晶硅再氧化層的部分的示意圖；圖7用以顯示圖6的結構在依據(jù)本發(fā)明的實施例植入源極/漏極延伸至該基材后的示意圖；圖8用以顯示圖7的結構在依據(jù)本發(fā)明的實施例執(zhí)行植入源極/漏極流程后的示意圖；以及圖9用以顯示依據(jù)本發(fā)明之一形式所形成的閘電極。
具體實施例方式
本發(fā)明用以應付與解決在半導體裝置生成中偏移間隔結構相關的問題。更具體而言，就某種程度上，是解決在蝕刻介電層以形成偏移間隔于閘電極側壁上時所產(chǎn)生的破壞問題。在某種程度上，本發(fā)明提供如多晶硅再氧化層等的蝕刻終止層于該半導體裝置的基材上，可解決前述的問題。氮化物層沉積于該多晶硅再氧化層上。選擇氮化物層的非等向性蝕刻借以終止蝕刻于該多晶硅再氧化層上，而不致于貫穿并破壞該硅基材。由于該多晶硅再氧化層非常薄，因此通過該多晶硅再氧化層可控制且可信賴的執(zhí)行植入程序以形成源極/漏極延伸與源極/漏極區(qū)域?？商娲?，該多晶硅再氧化層可在不需擔心破壞硅基材的情況下通過濕式蝕刻安全的予以移除。破壞的防止允許該鹵素摻雜分離以及延伸，并降低重迭電容以提供較佳的晶體管交流效能。此外，通過預防硅破壞本發(fā)明可保持淺深度構的效能。
圖3顯示依據(jù)本發(fā)明的實施利于形成裝置過程中該半導體裝置的斷面圖。該裝置包括可由如硅等材質所組成的基材20。在該基材20的上表面形成有可由如多晶硅等材質所組成的閘電極。該多晶硅閘電極22可為公知的結構，且可包括在通過多晶硅或其它閘電極材料沉積后形成閘極氧化物，再通過蝕刻形成閘電極22。
圖3中所繪制者為鹵素摻雜24。該鹵素摻雜24通過公知的鹵素摻雜程序予以形成。盡管鹵素摻雜24揭露于本發(fā)明的教示中，但需了解到鹵素摻雜24并非必須的且本發(fā)明的實施例可形成不具有鹵素摻雜的半導體裝置。此種實施例并未揭露于圖3至圖8中，惟熟習該項技術者可了解到本發(fā)明所教示的方法可以具有鹵素摻雜或不具有鹵素摻雜的方式實現(xiàn)。然而，為達到揭露與例示的目的，仍將該鹵素摻雜24揭露于圖3至8中。
圖4用以顯示圖3的結構在依據(jù)本發(fā)明的方法的實施例于該多晶硅再氧化流程后的示意圖。該多晶硅再氧化層形成該基材20與閘電極22的表面上。該多晶硅再氧化層26通過公知的多晶硅再氧化結構制造過程予以形成，該制造過程于攝氏750度至900度間的溫度下提供熱成長再氧化層，該層的厚度較佳的約為25埃。該多晶硅再氧化層26為高濃度高質量的介電層而可提供下述的后續(xù)蝕刻制造過程中作為蝕刻終止層的較佳選擇。
于圖5中，氮化物層28正形的(conformally)沉積于該多晶硅再氧化層26上。該氮化物層28可由如氮化硅等材質予以組成，并通過如電漿增強型氣相沉積方法或低壓化學氣相沉積方法等公知的方法予以沉積。該氮化物可沉積至介于100埃至500埃間的厚度。于本發(fā)明的例示實施例中可利用沉積至厚度約為250埃的氮化物。
在該氮化物層28沉積后，執(zhí)行非等向性蝕刻，其結果顯示于圖6中。該非等向性蝕刻可例如為利用三氟甲烷(CHF3)等的反應性離子蝕刻。開始該蝕刻程序以自如該閘電極22與基材20上表面等的水平表面移除該氮化物層28。該多晶硅再氧化層26用作為蝕刻終止層而使蝕刻終止于該多晶硅再氧化層26上。如此可防止于該氮化物層28蝕刻過程中破壞該硅基材20。在公知的方式中，該蝕刻會進入至該基材中并形成斷層或凹部，如前所述，會致生不理想的結果。由于用作蝕刻液的氮化物/氧化物選擇性大于氧化物/硅的選擇性或氮化物/硅的選擇性，故該多晶硅再氧化層26可提供良好的選擇性。因此，該氮化物28的蝕刻會穩(wěn)定的終止于該多晶硅再氧化層26上。
該閘電極22側壁上的偏移間隔30是由氮化物部分32與多晶硅再氧化部分34所組成。如圖6A所示，在特定實施例中，當該非等向性蝕刻過程中用作為蝕刻終止層的多晶硅層26的部分可通過濕式蝕刻程序予以移除，借以曝露出該基材20的上表面。于例示的濕式蝕刻中可利用100比1的氫氟酸(HF)溶液再不顯著的破壞該硅基材20的情況下移除該多晶硅再氧化層26。該基材20上的多晶硅再氧化層26的移除可形成作為源極/漏極延伸以及源極/漏極區(qū)域植入的暢通管道。然而，于本發(fā)明的其它特定實施例中，于該基材20上的多晶硅再氧化層26可保留于該基材20上。此乃因為該基材20上的多晶硅再氧化層26的厚度相當?shù)谋?，則通過多晶硅再氧化層26至該基材20的植入硅可控制且可信賴的予以完成。所描述以及所繪制的殘留物將假定該多晶硅再氧化層26以被允許保留在該基材20上。然而，必須明確的了解到本發(fā)明的其它實施例是將該多晶硅再氧化層26予以移除。
在該偏移間隔30形成之后，如圖7所示，執(zhí)行源極/漏極植入以生成源極/漏極區(qū)域36。在植入過程中，該偏移間隔30如同公知技術般作為屏蔽之用。
于圖8中，已形成有作為覆蓋于源極/漏極延伸36上的側壁間隔38。接著執(zhí)行源極/漏極植入已于該基板20中生成源極/漏極區(qū)域40。該植入硅依據(jù)公知技術通過活化退火流程予以完成。
本發(fā)明據(jù)此提供偏移間隔的優(yōu)點，但卻不致如同公知半導體裝置的偏移間隔般產(chǎn)生破壞。其可通過在介電層下應用蝕刻終止層并以非等向性蝕刻流程蝕刻該偏移間隔。
本發(fā)明的另一形式可防止硼滲透亦可防止整體的多晶硅閘電極不理想的硅化(silicidation)，前述的問題會導致閘極氧化物信賴性的問題。此外，此形式會產(chǎn)生較少的多晶硅損耗。
隨著裝置尺寸縮小，需要薄的多晶硅層。對于薄多晶硅層而言，硼滲透問題會變得更嚴重。此外，該多晶硅層可能會過薄致使整體多晶硅層如前述般的被硅化。如此將會產(chǎn)生多層閘極氧化物接口粗造并導致閘極氧化物信賴性的問題。如圖9所示，本發(fā)明在多晶硅54沉積前形成金屬氮化物阻障層50于該閘極氧化物52上，借以防止硼滲透。再者，后期硅化制造過程終止于該傳導金屬氮化物阻障層50上。本制造過程的其它優(yōu)點包括僅有少數(shù)或完全沒有多晶硅的損耗。
上述實施例僅為例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟習此項技藝的人士均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾與變化。因此，本發(fā)明的權利保護范圍，應如后述的申請專利范圍所列。
權利要求
1.一種形成半導體裝置的方法，其包含形成閘電極(22)于基材上(20)；形成多晶硅再氧化層(26)于該基材(20)與該閘電極(22)上；沉積氮化物層(28)于該多晶硅再氧化層(26)上；以及非等向性的蝕刻該氮化物層(28)并終止于該多晶硅再氧化層(26)借以形成氮化物偏移間隔(30)于該閘電極(22)上。
2.如申請專利第1所述的方法，復包含于該氮化物層(28)蝕刻后形成源極/漏極延伸(36)于該基材(20)中，依序形成側壁間隔(38)于該偏移間隔(30)上，并形成源極/漏極(40)于該基材(20)中。
3.如權利要求2所述的方法，復包含于沉積該氮化物層(28)前形成鹵素摻雜(24)于該基材(20)中。
4.如權利要求3所述的方法，其中形成該多晶硅再氧化層的步驟包含在攝氏700度至900度間的溫度下熱成長氧化物于該基材和閘電極上。
5.如權利要求4所述的方法，復包含于蝕刻該氮化物層(28)后，于該基材(20)中形成源極/漏極延伸(36)前，移除該曝露的多晶硅再氧化層。
6.一種形成具有鹵素摻雜的半導體裝置的方法，其包含形成閘電極(22)于基材上(20)；形成蝕刻終止層(26)于該基材(20)上；形成氮化物層(28)于該蝕刻終止層(26)上；蝕刻該氮化物層(28)借以形成氮化物偏移間隔(30)于該閘電極(22)上，并終止于該蝕刻終止層(26)；以及形成鹵素植入(24)于該基材(20)中。
7.如權利要求6所述的方法，其中該蝕刻終止層(26)系為多晶硅再氧化層(26)。
8.如權利要求7所述的方法，復包含于該氮化物層(28)蝕刻后通過通過該多晶硅再氧化層(26)的植入，形成源極/漏極延伸(36)與源極/漏極(40)。
9.如權利要求8所述的方法，復包含移除通過該氮化物層(28)蝕刻所曝露的多晶硅再氧化層(26)的部分已曝露該基材(20)。
10.如權利要求9所述的方法，其中該蝕刻氮化物層(28)的步驟包括通過具有高氮化物至氧化物選擇性的電漿蝕刻液氣體反應性離子蝕刻該氮化物層(28).
全文摘要
一種形成半導體裝置的方法，于基材(20)上形成閘電極(22)并于該基材(20)與閘電極(22)上形成多晶硅再氧化層(26)。沉積氮化物層(28)于該多晶硅再氧化層(26)上并予以非等向蝕刻。該蝕刻終止于該多晶硅再氧化層(26)上，并隨之形成氮化物偏移間隔(30)于該閘電極(22)上。當允許形成該偏移間隔(30)時，該多晶硅再氧化層(26)被用作為蝕刻終止層借以防止該氮化物層(28)下的硅基材(20)受到破壞。
文檔編號H01L21/28GK1606798SQ02825735
公開日2005年4月13日 申請日期2002年12月19日 優(yōu)先權日2001年12月20日
發(fā)明者W-J·齊, J·G·培勒因, W·G·恩, M·W·邁克爾, D·A·陳 申請人:先進微裝置公司