專利名稱：薄膜晶體管陣列面板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管陣列面板，特別是，涉及一種包含設(shè)置有用于連接顯示區(qū)域和襯墊區(qū)域之間的布線和襯墊的連接器的扇出區(qū)域的薄膜晶體管陣列面板。
背景技術(shù)：
將薄膜晶體管(TFT)陣列面板用作電路板，用于獨立地驅(qū)動諸如液晶顯示器(LCD)和有機電致(EL)發(fā)光顯示器這樣的顯示器的像素。薄膜晶體管陣列面板包括傳輸掃描信號的掃描信號布線或柵極布線和傳輸數(shù)據(jù)信號的數(shù)據(jù)布線、與柵極布線和數(shù)據(jù)布線連接的多個薄膜晶體管、與薄膜晶體管連接的多個像素電極、覆蓋且絕緣柵極布線的柵極絕緣層、以及覆蓋且絕緣薄膜晶體管和數(shù)據(jù)布線的鈍化層。薄膜晶體管包括柵極布線一部分的柵極、形成通道的半導體層、數(shù)據(jù)布線一部分的源極和漏極、柵極絕緣層、鈍化層等。薄膜晶體管是用于響應(yīng)來自柵極布線的掃描信號傳輸和閉鎖來自數(shù)據(jù)布線的要提供給像素電極的數(shù)據(jù)信號的開關(guān)元件。
將用于將驅(qū)動信號施加于柵極線和數(shù)據(jù)線的多個驅(qū)動集成電路與薄膜晶體管追根列面板連接。將驅(qū)動集成電路通過多個襯墊與柵極線和數(shù)據(jù)線連接，并且將襯墊集中在用于與驅(qū)動集成電路連接的狹窄區(qū)域。相反，位于由像素的大小限定的顯示區(qū)域上的柵極線或數(shù)據(jù)線之間距離大于襯墊之間的距離。因此，在襯墊區(qū)域與顯示區(qū)域之間存在多個區(qū)域，在此信號線的距離增加，并將這些區(qū)域稱之為扇出(fan-out)區(qū)域。扇出區(qū)域的存在導致信號線之間的長度差異，因而導致信號線之間的RC延遲。RC延遲的差異表現(xiàn)為圖像的差異，從而使圖像質(zhì)量變差。
扇出區(qū)域占據(jù)狹窄區(qū)域且位于設(shè)置有多個像素的顯示區(qū)域和面板的邊緣之間。若將連接多個存儲電極線且將共同電壓施加于存儲電極線的共同條(common bar)設(shè)置在顯示區(qū)域和襯墊區(qū)域之間，則該共同條占據(jù)要布置到扇出區(qū)域的部分區(qū)域。若扇出區(qū)域越窄，則位于扇出區(qū)域中信號線的彎角越大，從而增加信號線之間的長度差異且信號線的寬度就越小。因此，增加位于扇出區(qū)域上信號線之間的電阻差。
針對COG(chip on glass，將芯片固定于玻璃上)型液晶顯示器而言這類問題更為嚴重。間距，即，COG芯片的輸出插頭之間的距離為約45微米，其與TAB(tape automatic bonding，卷帶式自動接合)型的輸出襯墊之間100微米的間距相比是非常小的。因此，可將信號的彎角大大增加。

發(fā)明內(nèi)容
本發(fā)明目的在于減小位于薄膜晶體管中的信號線之間的RC延遲差異。
基于本發(fā)明這種目的，將存儲電極布線通過設(shè)置在像素區(qū)域上的信號通路相互連接。
具體而言，本發(fā)明提供了一種薄膜晶體管陣列面板，其包括絕緣基片；柵極布線，形成在絕緣基片上且包括多條柵極線、多個柵極、及與柵極線的一端連接的多個柵極襯墊；存儲電極布線，形成在絕緣基片上且包括多條存儲電極線及多個存儲電極；柵極絕緣層，形成在柵極布線和存儲電極布線上；半導體層，形成在柵極絕緣層上；數(shù)據(jù)布線，形成在柵極絕緣層上且包括與柵極線絕緣且交叉的多條數(shù)據(jù)線、部分地接觸半導體層的多個源極、面對源極且與半導體層部分接觸的多個漏極、及與數(shù)據(jù)線的一端連接的多個數(shù)據(jù)襯墊；鈍化層，形成在數(shù)據(jù)布線上；多個像素電極，形成在鈍化層上且與漏極電連接；以及多個存儲電極連接器，形成在鈍化層上且連接位于柵極線兩側(cè)的存儲電極線和存儲電極。
可供選擇地，提供了一種薄膜晶體管陣列面板，其包括絕緣基片；柵極布線，形成在絕緣基片上且包括多條柵極線、多個柵極、及與柵極線的一端連接的多個柵極襯墊；存儲電極布線，形成在絕緣基片上且包括多條存儲電極線及多個存儲電極；柵極絕緣層，形成在柵極布線上；半導體層，形成在柵極絕緣層上；數(shù)據(jù)布線，形成在柵極絕緣層上且包括三層結(jié)構(gòu)，該三層結(jié)構(gòu)含有非晶硅層、歐姆接觸層、及金屬層，該數(shù)據(jù)布線包含多條數(shù)據(jù)線、與數(shù)據(jù)線連接的多個源極、面對源極的多個漏極、及多個數(shù)據(jù)襯墊；鈍化層，形成在數(shù)據(jù)布線上；多個像素電極，形成在鈍化層上且與漏極電連接；以及多個存儲電極連接器，形成在鈍化層上且連接位于柵極線兩側(cè)的存儲電極線和存儲電極。
薄膜晶體管陣列面板可以進一步包括設(shè)置在數(shù)據(jù)布線和鈍化層之間的多個濾色器，并且可以進一步包括與全部存儲電極線的一端連接的共同條。
可供選擇地，提供了一種薄膜晶體管陣列面板，其包括絕緣基片；第一信號線，形成在絕緣基片上且沿橫向延伸；第二信號線，形成在絕緣基片上且沿橫向延伸；第三信號線，與第一信號線及第二信號線絕緣且交叉，并且沿縱向延伸；多個像素電極，位于由第一信號線和第三信號線的交叉限定的像素區(qū)域；以及多個薄膜晶體管，與第一信號線、第三信號線、及像素電極連接，其中，第二信號線通過設(shè)置在像素區(qū)域上的連接通路相互連接。
薄膜晶體管陣列面板可以進一步包括連接第二信號線的一端的共同條。
可供選擇地，提供了一種薄膜晶體管陣列面板，其包括絕緣基片；多個第一信號線，形成在絕緣基片上、沿橫向延伸、且包含多個第一信號襯墊；多條第二信號線，形成在絕緣基片上且沿橫向延伸；多條第三信號線，與第一信號線及第二信號線絕緣且交叉、沿縱向延伸、且包含多個第三信號襯墊；多個像素電極，設(shè)置在由第一信號線和第三信號線的交叉限定的像素區(qū)域；多條信號線，與第一信號線、第三信號線、及像素電極連接；第一共同條，連接位于第一信號襯墊對面的第二信號線的端部；以及第二共同條，連接位于靠近第一信號襯墊的第二信號線的端部，其中，第二共同條具有等于或小于150微米的寬度。


圖1是根據(jù)本發(fā)明第一實施例的薄膜晶體管陣列面板示意圖；圖2是根據(jù)本發(fā)明第二實施例的薄膜晶體管陣列面板布局圖；圖3是沿著III-III′線圖2所示的薄膜晶體管陣列面板截面圖；圖4是根據(jù)本發(fā)明第三實施例的薄膜晶體管陣列面板布局圖；圖5是沿著V-V′線圖4所示的薄膜晶體管陣列面板截面圖；圖6是沿著VI-VI′線圖4所示的薄膜晶體管陣列面板截面圖；圖7A至圖12C是按照工藝步驟說明根據(jù)本發(fā)明第三實施例的薄膜晶體管陣列面板制造方法的布局圖和截面圖；圖13是根據(jù)本發(fā)明第四實施例的薄膜晶體管陣列面板布局圖；
圖14是沿著XIV-XIV′線圖13所示的薄膜晶體管陣列面板截面圖；圖15是根據(jù)本發(fā)明第五實施例的薄膜晶體管陣列面板布局圖；圖16是沿著XIV-XIV′線圖15所示的薄膜晶體管陣列面板截面圖；圖17是沿著XVII-XVII′線圖15所示的薄膜晶體管陣列面板截面圖；以及圖18是根據(jù)本發(fā)明第六實施例的薄膜晶體管陣列面板示意圖。
附圖標號說明95輔助柵極襯墊 97輔助數(shù)據(jù)襯墊110絕緣基片121柵極線123柵極125柵極襯墊131存儲電極線 140柵極絕緣層151、153、157、159半導體層161、162、163、165、169歐姆接觸層171數(shù)據(jù)線 173源極175漏極179數(shù)據(jù)襯墊190像素電極
具體實施例方式
為了使本領(lǐng)域技術(shù)人員能夠?qū)嵤┍景l(fā)明，現(xiàn)參照附圖詳細地說明本發(fā)明的實施例。然而，本發(fā)明可表現(xiàn)為不同形式，它不局限于在此說明的實施例。
在附圖中，為了清楚起見，擴大了各層的厚度及區(qū)域。在全篇說明書中對相同元件附上相同的標號。應(yīng)當理解的是，當提到諸如層、膜、區(qū)域、或基片這樣的元件在別的元件“之上”時，指其直接位于別的元件之上，或者也可能有別的元件介于其間。相反，當某個元件被提到“直接”位于別的元件之上時，指并無別的元件介于其間。
下面，參照附圖詳細地說明根據(jù)本發(fā)明實施例的薄膜晶體管陣列面板及其制造方法。
圖1是根據(jù)本發(fā)明第一實施例的薄膜晶體管陣列面板示意圖。
在絕緣基片110上形成沿橫向延伸的多條柵極線121、及與柵極線121絕緣交叉并沿縱向延伸的多條數(shù)據(jù)線171。在柵極線121的右端部和數(shù)據(jù)線171的上端部分別設(shè)置多個柵極襯墊125和多個數(shù)據(jù)襯墊179。在柵極襯墊125和顯示區(qū)域(在此柵極線121和數(shù)據(jù)線171交叉)之間設(shè)置多個襯墊區(qū)域(未示出)。在每個相鄰的兩條柵極線121之間形成沿橫向延伸的存儲電極線131，并且將位于基片110上的全部存儲電極線131通過多個存儲電極133和多個存儲電極連接器91彼此連接。存儲電極線131還通過右側(cè)的共同條132彼此連接。共同條132包含位于其端部的襯墊134。
由于將存儲電極線131通過存儲電極133和存儲電極連接器91彼此連接，因此在柵極襯墊125和顯示區(qū)域之間不存在共同條。因此，充分地確保扇出區(qū)域的尺寸，以便減小扇出區(qū)域上柵極線121的彎角并且還減小柵極線121之間的電阻差。
表1說明了根據(jù)本發(fā)明實施例及具有傳統(tǒng)共同條的位于液晶顯示器的信號線之間的扇出區(qū)域的電阻差。針對安裝三個等距COGIC(集成電路)芯片的15″XGA液晶顯示器面板進行測定，每個均具有通道250和45微米的間距。
表1

由表1可知，與傳統(tǒng)液晶顯示器相比，根據(jù)本發(fā)明實施例的液晶顯示器的最長信號線與最短信號線之間的電阻差更小。
第二至第五實施例說明了如圖1所示的利用存儲電極133和存儲電極連接器91連接存儲電極線131的具體結(jié)構(gòu)。
圖2是根據(jù)本發(fā)明第二實施例的薄膜晶體管陣列面板布局圖，而圖3是沿著III-III′線圖2所示的薄膜晶體管陣列面板截面圖。
在絕緣基片110上形成柵極布線121、123、125以及存儲電極布線131、133。
柵極布線121、123、125包括沿橫向延伸的柵極線121、柵極線121一部分的柵極123、以及與柵極線121的一端連接并接收來自外部裝置的柵極信號傳輸?shù)綎艠O線121的多個柵極襯墊125。柵極布線121、123、125呈錐形，從而柵極布線的頂部比柵極布線的底部窄，并且這種結(jié)構(gòu)改善柵極布線121、123、125與疊置層(overlying layers)之間的階梯覆蓋(step coverage)。
存儲電極布線包括沿橫向延伸的存儲電極線131和與存儲電極線131連接并沿縱向延伸的存儲電極133。存儲電極布線131、133也呈錐形。
在柵極布線121、123、125和存儲電極布線131、133上形成柵極絕緣層140。
在柵極絕緣層140的預定區(qū)域上形成非晶硅層151、153和優(yōu)選由諸如重摻雜n型雜的非晶硅這樣的半導體組成的歐姆接觸層161、163、165。
在歐姆接觸層161、163、165及柵極絕緣層140上形成由鎢組成的數(shù)據(jù)布線171、173、175、179。數(shù)據(jù)布線171、173、175、177、179包括與柵極線121交叉以限定多個像素區(qū)域的多條數(shù)據(jù)線171、從數(shù)據(jù)線171分支且與歐姆接觸層163連接的源極173、與源極173分離且相對于柵極123與源極173相對的漏極175、以及與數(shù)據(jù)線171的一端連接從而與外部電路連接的多個數(shù)據(jù)襯墊179。
在數(shù)據(jù)布線171、173、175、179上形成鈍化層185。該鈍化層包括露出漏極175的多個第一接觸孔181、露出柵極襯墊125的多個第二接觸孔182、露出數(shù)據(jù)襯墊179的多個第三接觸孔183、露出存儲電極133端部的多個第四接觸孔、以及露出存儲電極線131的多個第五接觸孔185。
在鈍化層180上形成通過第一接觸孔181與漏極175連接的多個像素電極190、通過第二接觸孔182與柵極襯墊125連接的輔助柵極襯墊95、及通過第三接觸孔183與數(shù)據(jù)襯墊179連接的輔助數(shù)據(jù)襯墊97。形成通過第四及第五接觸孔184、185與存儲電極133及存儲電極線131連接的多個存儲電極連接器91。存儲電極連接器91連接位于柵極線121兩側(cè)的存儲電極133和存儲電極線131。因此，位于基片110上的全部存儲電極布線131、133通過設(shè)置在所有像素區(qū)域的連接通路彼此連接。這樣，通過多個通路將存儲電極布線131、133相互連接，以便基片110中的任一點都可以保持低的電阻。
圖4是根據(jù)本發(fā)明第三實施例的薄膜晶體管陣列面板布局圖，圖5是沿著V-V′線圖4所示的薄膜晶體管陣列面板截面圖，而圖6是沿著VI-VI′線圖4所示的薄膜晶體管陣列面板截面圖。
參照圖4至圖6，在透明絕緣基片110上形成柵極布線121、123、125和存儲電極布線131、133。柵極布線121、123、125和存儲電極布線131、133優(yōu)選由鋁或銀組成并且呈錐形以具有平穩(wěn)傾斜的側(cè)面。因此，可以防止位于柵極布線121、123、125和存儲電極布線131、133上的多個層由于柵極布線121、123、125和存儲電極布線131、133的梯級差而致的斷開或損壞。
柵極布線121、123、125包括多條柵極線121、多條柵極襯墊125、和多個柵極123。存儲電極布線131、133包括多條存儲電極線131和多個存儲電極133。存儲電極線131與多個像素重疊以形成用于增強以后要描述的像素的電荷存儲能力的存儲電容器。若由像素電極與柵極線重疊而產(chǎn)生的存儲電容充足，則可將存儲電極布線131、133省略。
在柵極布線121、123、125及存儲電極布線131、133上形成柵極絕緣層140，并且在柵極絕緣層140的預定區(qū)域上形成非晶硅層151、153、159和歐姆接觸層161、162、163、165。
在歐姆接觸層161、162、163、165上形成優(yōu)選由鋁或銀組成的數(shù)據(jù)布線171、173、175、179。數(shù)據(jù)布線171、173、175、179包括多條數(shù)據(jù)線171、多個數(shù)據(jù)襯墊179、多個源極173、多個漏極175、以及多個數(shù)據(jù)襯墊179。
數(shù)據(jù)布線171、173、175、179和歐姆接觸層161、162、163、165具有基本相同的形狀，并且非晶硅層151、153、159除了薄膜晶體管的通道部151之外具有與數(shù)據(jù)布線171、173、175、179和歐姆接觸層161、162、163、165基本相同的形狀。具體而言，源極173和漏極175以及位于源極173、漏極175下方的歐姆接觸層163、165彼此分離，但非晶硅層151未分開并且連續(xù)以形成薄膜晶體管的通道部。
在數(shù)據(jù)布線171、173、175、179上形成包括多個第一至第五接觸孔181-185的鈍化層180。第一接觸孔181露出漏極175、第二接觸孔182露出柵極襯墊125、第三接觸孔183露出數(shù)據(jù)襯墊179、而第四及第五接觸孔184、185分別露出存儲電極133和存儲電極線131。
在鈍化層180上形成通過第一接觸孔181與漏極175連接的多個像素電極190、通過第二接觸孔182與柵極襯墊125連接的輔助柵極襯墊95、以及通過第三接觸孔183與數(shù)據(jù)襯墊179連接的輔助數(shù)據(jù)襯墊97。形成通過第四及第五接觸孔184、185與存儲電極133及存儲電極線131連接的多個存儲電極連接器91。存儲電極連接器91連接位于柵極線121兩側(cè)的存儲電極133和存儲電極線131。因此，將位于基片110上全部存儲電極布線131、133通過設(shè)置在全部像素區(qū)域處的連接通路彼此連接。這樣，通過多個通路連接存儲電極布線131、133，以便位于基片110上任何一點處其電阻均可以保持低的電阻。
參照圖7A至圖12C詳細地描述具有上述結(jié)構(gòu)的薄膜晶體管陣列面板的制造方法。
參照圖7A至圖7C，在透明絕緣基片110上沉積諸如鋁和銀這樣的金屬并制作布線圖案以形成柵極布線121、123、125及存儲電極布線131、133。
柵極布線121、123、125和存儲電極布線131、133可以具有雙層結(jié)構(gòu)。
參照圖8A至圖8B，在柵極布線121、123、125及存儲電極布線131、133上通過化學汽相沉積法(CVD)形成優(yōu)選由氮化硅組成的柵極絕緣層140、本征非晶硅層150、非本征非晶硅層160A。在非本征非晶硅層160A上沉積優(yōu)選由鋁或銀組成的金屬層701A。
參照圖9A至圖9B，在金屬層701A上涂布感光膜P/R、曝光、及顯像，以形成感光層圖案P/R。定位于非晶硅層151的薄膜晶體管通道上的位于第一區(qū)域A的多個第一部分具有比定位于用于數(shù)據(jù)布線的第二部分B上的多個第二部分薄的厚度，并且除去位于其它部分上的部分感光層以露出金屬層701A。
通過利用狹縫圖案、晶格圖案、或半透明層獲得感光層的位置依賴性厚度，其可以按需要進行選擇。對于本領(lǐng)域普通技術(shù)人員而言熟知這些技術(shù)的具體描述，因此將其省略。
參照圖10A至圖10B，利用感光圖案P/R為掩模，依次蝕刻金屬層701A、非本征非晶硅層160A、本征非晶硅層150，以形成數(shù)據(jù)布線701B、171、179、歐姆接觸層160B、161、162、以及非晶硅層151、153、159。由于數(shù)據(jù)部線的部分701B，其將成為源極及漏極，并且歐姆接觸層的下部160B一直不斷開，它們分別具有與制成的數(shù)據(jù)布線和制成的歐姆接觸層略有不同的形狀。
為了具體描述，在多個步驟中進行利用感光圖案為掩模的蝕刻。
首先，干蝕刻不具有感光圖案的位于第三區(qū)域C的金屬層701A，以露出非本征非晶硅層160A。
將位于第三區(qū)域C的非本征非晶硅層160A和本征非晶硅層150以及與位于第一區(qū)域A的感光圖案的第一部分進行干蝕刻以完成非晶硅層151、153、159。此時，還將光致抗蝕劑圖案進行蝕刻以露出位于第一區(qū)域A上的金屬層701A的部分。
通過拋光完全除去位于第一區(qū)域A上的光致抗蝕劑殘留物，以露出位于通道部分上的金屬層701A的部分。此時，將光致抗蝕劑圖案P/R的第二部分部分地進行蝕刻。
參照圖11A至圖11C，位于第一區(qū)域A的數(shù)據(jù)布線的部分701B和非本征非晶硅層160B，以完成數(shù)據(jù)布線171、173、175、179和歐姆接觸層161、162、163、165。此時，位于第一區(qū)域A的非晶硅層151的部分及位于第二區(qū)域B的光致抗蝕劑圖案的部分可以部分地進行蝕刻。
參照圖12A至圖12C，在數(shù)據(jù)布線171、173、175、179上沉積鈍化層180并且進行光學蝕刻以形成第一至第五接觸孔181-185。
(第三掩模)
其次，在包括第一至第五接觸孔181-185的鈍化層180上形成由諸如ITO或IZO這樣的透明導電材料組成且制作布線圖案以形成多個像素電極190、多個輔助柵極襯墊95、多個輔助數(shù)據(jù)襯墊97、以及多個存儲電極連接器133。(第四掩模)將像素電極190通過第一接觸孔181與漏極175連接，將輔助柵極襯墊95通過第二接觸孔182與柵極襯墊125連接，將輔助數(shù)據(jù)襯墊97通過第三接觸孔183與數(shù)據(jù)襯墊179連接，以及將存儲電極連接器91通過第四及第五接觸孔184、185與存儲電極133及存儲電極線131連接。
圖13是根據(jù)本發(fā)明第四實施例的薄膜晶體管陣列面板布局圖，圖14是沿著XIV-XIV′線圖13所示的薄膜晶體管陣列面板截面圖。
根據(jù)本發(fā)明第四實施例的薄膜晶體管陣列面板和根據(jù)本發(fā)明第二實施例的薄膜晶體管陣列面板的柵極布線121、123、125、存儲電極布線131、133、柵極絕緣層140、非晶硅層151、153、歐姆接觸層161、163、165及數(shù)據(jù)布線171、173、175、179基本相同。
通過位于數(shù)據(jù)布線171、173、175、179上的像素列形成多個紅、綠、藍濾色器230，并且在濾色器230上形成鈍化層180。濾色器230包括分別露出漏極175、存儲電極133及存儲電極線131的第一至第三接觸孔231、234、235，而鈍化層180包括分別露出漏極175、柵極襯墊125、數(shù)據(jù)襯墊179、存儲電極133及存儲電極線131的第一至第五接觸孔181-185。在鈍化層180上形成多個像素電極190、多個輔助柵極襯墊95、多個輔助數(shù)據(jù)襯墊97及多個存儲電極連接器91。將像素電極190通過位于濾色器230和鈍化層180的接觸孔231、181與漏極175連接，將輔助柵極襯墊95通過鈍化層180的接觸孔182與柵極襯墊125連接，并且將輔助數(shù)據(jù)襯墊97通過鈍化層180的接觸孔183與數(shù)據(jù)襯墊179連接。存儲電極連接器91通過濾色器230和鈍化層180的接觸孔234、184與存儲電極133連接，且通過接觸孔235、185與存儲電極線131連接。
存儲電極連接器91連接位于柵極線121兩側(cè)的存儲電極133和存儲電極線131。因此，位于基片110上的全部存儲電極布線131、133通過設(shè)置在整個像素區(qū)域處的連接通路彼此連接。這樣，存儲電極133和存儲電極線131通過多個通路進行連接，以便在基片110上的任意點保持低的電阻。
圖15是根據(jù)本發(fā)明第五實施例的薄膜晶體管陣列面板布局圖，圖16是沿著XIV-XIV′線圖15所示的薄膜晶體管陣列面板截面圖，圖17是沿著XVII-XVII′線圖15所示的薄膜晶體管陣列面板截面圖。
根據(jù)第五實施例的薄膜晶體管陣列面板和根據(jù)本發(fā)明第三實施例的薄膜晶體管陣列面板上的柵極布線121、123、125、存儲電極布線131、133、柵極絕緣層140、非晶硅層151、153、159、歐姆接觸層161、162、163、165及數(shù)據(jù)布線171、173、175、179基本上相同。
通過位于在數(shù)據(jù)布線171、173、175、179上的像素列形成紅、綠、藍濾色器230。將濾色器230設(shè)置在包含以矩陣排列的多個像素區(qū)域上，但是它們不設(shè)置在具有襯墊125、179的周邊區(qū)域。在濾色器230上形成鈍化層180。濾色器230具有分別露出漏極175、存儲電極133及存儲電極線131的第一至第三接觸孔231、234、235，并且鈍化層180具有分別露出漏極175、柵極襯墊125、數(shù)據(jù)襯墊179、存儲電極133及存儲電極線131的第一及第五接觸孔181-185。在鈍化層180上形成多個像素電極190、多個輔助柵極襯墊95、多個輔助數(shù)據(jù)襯墊97及多個存儲電極連接器91。像素電極190通過濾色器230和鈍化層180的接觸孔231、181與漏極175連接，輔助柵極襯墊95通過鈍化層180的接觸孔182與柵極襯墊125連接，以及輔助數(shù)據(jù)襯墊97通過鈍化層180的接觸孔183與數(shù)據(jù)襯墊179連接。存儲電極連接器91通過濾色器230和鈍化層180的接觸孔234、184與存儲電極133連接，并且通過接觸孔235、185與存儲電極線131連接。
存儲電極連接器91連接位于柵極線121兩側(cè)的存儲電極133和存儲電極線131。因此，將位于基片110的全部存儲電極布線131、133通過設(shè)置在整個像素區(qū)域處的連接通路彼此連接。這樣，將存儲電極布線131、133通過多個通路進行連接，以便在基片110的任意點處保持低的電阻。
具有上述結(jié)構(gòu)的薄膜晶體管陣列面板的制造方法與根據(jù)第三實施例的結(jié)構(gòu)基本相同，除了其包括在形成鈍化層180之前通過涂布、曝光、和顯影包含用于相應(yīng)顏色的顏料的光致蝕刻材料(感光材料)形成濾色器230的另外步驟。
如上所述，存儲電極布線131、133在相應(yīng)的像素區(qū)域中利用存儲電極連接器91相互連接，從而省略共同條。下列實施列不省略共同條并且減小被用于確保扇出區(qū)域的共同條占據(jù)的面積。
圖18是根據(jù)本發(fā)明第六實施例的薄膜晶體管陣列面板示意圖。
在絕緣基片110上形成沿橫向延伸的多條柵極線121和與柵極線121絕緣交叉且沿縱向延伸的多條數(shù)據(jù)線171。在柵極線121的右端部和數(shù)據(jù)線171的上端部分別設(shè)置多個柵極襯墊125和多個數(shù)據(jù)襯墊179。將多個襯墊區(qū)域(未示出)設(shè)置在柵極襯墊125與顯示區(qū)域(在此柵極線121和數(shù)據(jù)線171交叉)之間。沿橫向延伸的存儲電極線131形成在每兩個相鄰的柵極線121之間，并且將位于基片110上的存儲電極線131通過靠近基片110右側(cè)的第一共同條132和靠近基片110左側(cè)的第二共同條136彼此連接。第二共同條136形成在與柵極線171相同的層上，并通過與像素電極(未示出)形成在相同層上的連接件與形成在與柵極線121相同層上的存儲電極連接。對于這種連接而言，在柵極絕緣層和鈍化層包括多個接觸孔188、189。第一共同條132包括位于其一端部的襯墊134。
第二共同條136的寬度W2比第一共同條132的寬度W1窄，且具有等于或小于150微米的值，從而確保足夠大尺寸的扇出區(qū)域。
以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
如上所述，將存儲電極通過連接位于像素區(qū)域的連接通路進行連接，以便將定位于柵極襯墊和顯示區(qū)域之間的共同條省略或變窄。這樣，獲得足夠大尺寸的扇出區(qū)域以減少信號線之間的電阻差。
權(quán)利要求
1.一種薄膜晶體管陣列面板，包括絕緣基片；柵極布線，形成在所述絕緣基片上且包括多條柵極線、多個柵極、及與所述柵極線的一端連接的多個柵極襯墊；存儲電極布線，形成在所述絕緣基片上且包括多條存儲電極線及多個存儲電極；柵極絕緣層，形成在所述柵極布線和所述存儲電極布線上；半導體層，形成在所述柵極絕緣層上；數(shù)據(jù)布線，形成在所述柵極絕緣層上且包括與所述柵極線絕緣且交叉的多條數(shù)據(jù)線、部分地接觸所述半導體層的多個源極、面對所述源極且與所述半導體層部分接觸的多個漏極、及與所述數(shù)據(jù)線的一端連接的多個數(shù)據(jù)襯墊；鈍化層，形成在所述數(shù)據(jù)布線上；多個像素電極，形成在所述鈍化層上且與所述漏極電連接；以及多個存儲電極連接器，形成在所述鈍化層上且連接位于所述柵極線兩側(cè)的所述存儲電極線和所述存儲電極。
2.一種薄膜晶體管陣列面板，包括絕緣基片；柵極布線，形成在所述絕緣基片上且包括多條柵極線、多個柵極、及與所述柵極線的一端連接的多個柵極襯墊；存儲電極布線，形成在所述絕緣基片上且包括多條存儲電極線及多個存儲電極；柵極絕緣層，形成在所述柵極布線上；半導體層，形成在所述柵極絕緣層上；數(shù)據(jù)布線，形成在所述柵極絕緣層上且包括三層結(jié)構(gòu)，所述三層結(jié)構(gòu)含有非晶硅層、歐姆接觸層、及金屬層，所述數(shù)據(jù)布線包含多條數(shù)據(jù)線、與所述數(shù)據(jù)線連接的多個源極、面對所述源極的多個漏極、及多個數(shù)據(jù)襯墊；鈍化層，形成在所述數(shù)據(jù)布線上；多個像素電極，形成在所述鈍化層上且與所述漏極電連接；以及多個存儲電極連接器，形成在所述鈍化層上且連接位于所述柵極線兩側(cè)的所述存儲電極線和所述存儲電極。
3.根據(jù)權(quán)利要求1或2所述的薄膜晶體管陣列面板，進一步包括設(shè)置在所述數(shù)據(jù)布線和所述鈍化層之間的多個濾色器。
4.根據(jù)權(quán)利要求1或2所述的薄膜晶體管陣列面板，進一步包括與全部所述存儲電極線的一端連接的共同條。
5.一種薄膜晶體管陣列面板，包括絕緣基片；第一信號線，形成在所述絕緣基片上且沿橫向延伸；第二信號線，形成在所述絕緣基片上且沿橫向延伸；第三信號線，與所述第一信號線及所述第二信號線絕緣且交叉，并且沿縱向延伸；多個像素電極，位于由所述第一信號線和所述第三信號線的交叉限定的像素區(qū)域；以及多個薄膜晶體管，與所述第一信號線、所述第三信號線、及所述像素電極連接，其中，所述第二信號線通過設(shè)置在所述像素區(qū)域上的連接通路彼此連接。
6.根據(jù)權(quán)利要求5所述的薄膜晶體管陣列面板，進一步包括連接所述第二信號線的一端的共同條。
7.一種薄膜晶體管陣列面板，包括絕緣基片；多個第一信號線，形成在所述絕緣基片上、沿橫向延伸、且包含多個第一信號襯墊；多個第二信號線，形成在所述絕緣基片上且沿橫向延伸；多個第三信號線，與所述第一信號線及所述第二信號線絕緣且交叉、沿縱向延伸、且包含多條第三信號襯墊；多個像素電極，設(shè)置在由所述第一信號線和所述第三信號線的交叉限定的像素區(qū)域上；多條信號線，與所述第一信號線、所述第三信號線、及所述像素電極連接；第一共同條，連接位于所述第一信號襯墊對面的所述第二信號線的端部；以及第二共同條，連接位于靠近所述第一信號襯墊的所述第二信號線的端部，其中，所述第二共同條具有等于或小于150微米的寬度。
全文摘要
本發(fā)明提供了一種柵極布線和沿橫向延伸的存儲電極布線，并且沿縱向延伸的數(shù)據(jù)布線與柵極布線和存儲布線交叉。將多個像素電極和多個薄膜晶體管設(shè)置在由數(shù)據(jù)布線和柵極布線的交叉限定的像素區(qū)域上。存儲電極布線通過設(shè)置在像素區(qū)域上的多個存儲電極連接器相互連接。這樣，可省略設(shè)置在柵極襯墊和顯示區(qū)域之間的共同條或縮小寬度。因此，扇出區(qū)域變成具有足夠的尺寸，從而減小信號線之間的電阻差。
文檔編號H01L27/13GK1647282SQ02829409
公開日2005年7月27日 申請日期2002年9月18日 優(yōu)先權(quán)日2002年8月1日
發(fā)明者金相洙, 金東奎 申請人:三星電子株式會社