專利名稱：三維器件制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及超大規(guī)模集成半導(dǎo)體器件的制造，并且具體地涉及制造三維垂直互連的芯片的方法。
背景技術(shù)：
微處理器芯片一般包括邏輯單元和高速緩沖存儲(chǔ)器。如果以二維(2-D)的圖案排列微處理器的邏輯單元和存儲(chǔ)器件，芯片物理尺寸上的限制(由大面積芯片的工藝合格率差引起)可能導(dǎo)致高速緩沖存儲(chǔ)器的數(shù)量上的限制。微處理器的性能因此可能被嚴(yán)重地限制。
為了解決為微處理器提供足夠的高速緩沖存儲(chǔ)器的問題(更一般的，芯片上2-D不動(dòng)產(chǎn)(real estate)的問題)，許多的研究者探索制造三維(3-D)集成電路的方法。典型的3-D制造方法包括在隨后減薄至小于20μm的晶片上構(gòu)建器件；提供通過晶片的垂直互連；層疊晶片以使在不同的水平處的晶片之間建立垂直連接；和用合適的材料鍵合晶片。參見，例如，J.-Q.Lu等，“Fabrication of via-chain test structures for 3D IC technology usingdielectric glue bonding on 200mm wafers”，Materials Research Society ULSIXVII Conference Proceedings 151(2002)；P.Ramm等“Interchip via technologyby using copper for vertical system integration”，Materials Research SocietyAdvanced Metallization Conference 159(2002)；和Rahman等，“Thermalanalysis of three-dimensional integrated circuits”，IEEE InternationalInterconnect Technology Conference Proceedings 157(2001)。3-D集成的現(xiàn)有技術(shù)的顯著問題包括(1)對(duì)可靠的晶片鍵合的需求；(2)嚴(yán)格的晶片清潔度和平整度的要求；(3)對(duì)可靠的、低電阻晶片間垂直連接的需求；(4)嚴(yán)格的晶片至晶片橫向配準(zhǔn)(registration)要求；和(5)對(duì)通過3-D器件的有效熱傳導(dǎo)的需求。
在授讓給Intemational Business Machines Corporation的“Process formaking fine pitch connections between devices and structure made by theprocess”，U.S.Pat.No.6,444,560中描述了制造2-D芯片至芯片互連的方法，其公開的內(nèi)容引入如下作為參考。如在該專利中指出的，可以利用布線層和各自的芯片之間的柱栓(stud)/通孔連接，通過聚酰亞胺的布線層連接具有不同的功能和可能具有不同的材料的芯片。期望擴(kuò)展在該專利中所討論的技術(shù)以獲得3-D芯片級(jí)和晶片級(jí)集成。

發(fā)明內(nèi)容
本發(fā)明通過提供一種制造包括多個(gè)垂直層疊和互連的晶片的三維集成器件的方法解決了上述的問題，其中可以將晶片可靠地鍵合在一起且可以放松對(duì)晶片的平整度和晶片間高精度對(duì)準(zhǔn)的要求。為了垂直連接第一晶片和第二晶片，在第一晶片中形成通孔從前表面延伸，該通孔通過前表面處的橫向尺寸表征。從第一晶片在其后表面處去除材料，減薄晶片至小于20μm。在第一晶片的后表面中形成開口，由此暴露通孔；該開口具有比通孔的橫向尺寸大的橫向尺寸。在該開口中形成導(dǎo)電材料層。在第二晶片的前表面上形成柱栓和鍵合材料層，該柱栓從其垂直地凸出。然后柱栓對(duì)準(zhǔn)第一晶片的后表面中的開口；利用鍵合材料層鍵合晶片，以使柱栓與通孔電接觸。為了互連三個(gè)晶片，第二晶片還提供有從晶片的前表面延伸的通孔，且通過從第二晶片在其后表面處去除材料減薄第二晶片。在第二晶片的后表面中形成開口，由此暴露其中的通孔；該開口具有大于通孔的橫向尺寸的橫向尺寸。在該開口中形成導(dǎo)電材料層。第三晶片具有鍵合材料層和在其前表面上形成的柱栓；該柱栓對(duì)準(zhǔn)第二晶片的后表面中的開口。然后利用鍵合材料層鍵合第三晶片和第二晶片，以使第三晶片的柱栓電接觸第二晶片的通孔、第二晶片的柱栓以及第一晶片的通孔。
依據(jù)本發(fā)明，在各自的晶片中的通孔不需垂直地從晶片的前表面延伸至后表面。在晶片中器件區(qū)下面提供且橫向延伸的導(dǎo)電體可以將通孔與后表面中的金屬化的開口連接。因此，可以在晶片的器件的下面引入通過晶片的導(dǎo)電路徑。鍵合層優(yōu)選為熱塑性材料，且具體地可以是聚酰亞胺。這允許晶片以對(duì)平整度和清潔度較不嚴(yán)格的要求鍵合。
附加的開口可以形成于第一晶片的后表面中，以與在第二晶片的前表面上的附加的柱栓連接，其中附加的開口和柱栓與通孔絕緣。這些附加的連接用作晶片間的垂直熱傳導(dǎo)路徑。本發(fā)明因此實(shí)現(xiàn)了具有晶片間的可靠的電連接和改進(jìn)的熱傳導(dǎo)的3-D垂直集成。


圖1A-1I是依據(jù)本發(fā)明的第一實(shí)施例的3-D集成器件的制造工藝的步驟的示意圖；圖2A-2F是依據(jù)本發(fā)明的第二實(shí)施例的3-D集成器件的制造工藝的步驟的示意圖；圖3圖示依據(jù)本發(fā)明的在晶片的器件區(qū)之下橫向延伸的晶片間的垂直互連；圖4A-4C圖示同樣依據(jù)本發(fā)明的在3-D集成器件中改進(jìn)熱傳導(dǎo)的制造工藝；圖5圖示包括邏輯單元和3-D疊層的存儲(chǔ)單元的完整的微處理器，依據(jù)本發(fā)明制造該存儲(chǔ)單元，其中以利用C4技術(shù)的2-D互連方案在多芯片組件(MCM)上連接邏輯和存儲(chǔ)單元；圖6圖示包括邏輯單元和3-D疊層的存儲(chǔ)單元的完整的微處理器，依據(jù)本發(fā)明制造該存儲(chǔ)單元，其中以使用柱栓/通孔連接的2-D轉(zhuǎn)移并結(jié)合(T&J)的互連方案連接邏輯和存儲(chǔ)單元；圖7圖示包括邏輯單元和存儲(chǔ)單元的完整的微處理器，其中依據(jù)本發(fā)明垂直集成所有的單元。
具體實(shí)施例方式
依據(jù)本發(fā)明，具有在其上形成的器件的多個(gè)減薄的晶片可以被層疊且垂直互連。在此描述的實(shí)施例中，制造并且連接了3級(jí)層疊；可以理解這只是為了說明的目的，且該方法可以適用于多于或少于三級(jí)。3-D垂直地集成的器件可以以兩種方法構(gòu)建，如下所述。
(1)自頂向下晶片層疊方法圖1A顯示在靠近晶片的前表面1a的晶片的區(qū)域1d中具有器件和幾層高密度互連布線11(通常為Cu)的晶片1的剖面。在晶片中形成金屬化的通孔12，延伸至器件和橫向互連的區(qū)域1d之下；這些通孔在晶片1被減薄后將成為垂直通過連接(through-connection)的部分。一般通過在晶片1中蝕刻孔、在孔的側(cè)面和底上形成襯里材料層和用金屬(優(yōu)選為Cu)填充孔來形成通孔12。通孔12的深度小于減薄后的晶片1的最終厚度；由此，如果減薄后晶片約10μm厚，通孔則小于10μm深度。必須選擇通孔12的直徑以兼顧熱傳導(dǎo)和空間問題。大致1μm的直徑消耗晶片表面上的最小的空間同時(shí)提供可接受的通過晶片的熱傳導(dǎo)；可以使用更小的通孔直徑，但是對(duì)通過垂直晶片層疊的熱傳導(dǎo)可能是不足的。
為了說明的方便，顯示通孔12以均勻的直徑直線向下延伸進(jìn)入器件之下的晶片區(qū)域。在實(shí)際中，對(duì)通孔的尺寸的要求可以在區(qū)域1d以下顯著地放松。與在器件下橫向延伸的該通過連接有關(guān)的其它方案是可能的，如下更詳細(xì)地討論。
為了有利于減薄的晶片的操作，操作板(通常為玻璃)15被貼附于晶片的前表面1a。利用優(yōu)選為聚酰亞胺的熱塑性鍵合材料的層16將晶片1和板15鍵合在一起。
在操作板15貼附于晶片1的情況下，通過磨制或拋光后表面1b減薄晶片(見圖1B)。晶片1的結(jié)果的厚度小于20μm，優(yōu)選為大約10μm。如圖1B所示，減薄工藝在暴露通孔12的底部之前停止。
然后在晶片的后表面1b蝕刻開口13，暴露通孔12的底部(圖1C)。在通孔中的金屬可以自己作為該工藝的蝕刻阻擋；可替換地，可以在晶片的另一部分(未被器件占據(jù))提供蝕刻阻擋層以提供該工藝的控制。應(yīng)注意到開口13具有大于相應(yīng)的通孔12的直徑的直徑。雖然通孔的多種設(shè)置是可能的(如下進(jìn)一步討論)，在后表面1b處的開口一般大于在前表面1a處的通孔。
然后用金屬涂布開口13的內(nèi)表面14(優(yōu)選通過濺射)以與相應(yīng)的通孔12的底端接觸，以使形成通過晶片1的導(dǎo)電路徑。應(yīng)注意到開口13具有大于相應(yīng)的通孔12的直徑的直徑(通常為兩倍大)。這是為了有利于與另一晶片的垂直連接。
圖1D顯示了將與晶片1垂直集成的第二晶片2。晶片2具有器件和在其上形成的互連布線21，相似于晶片1。另外，金屬化的通孔22(通常用銅填充)向下延伸進(jìn)入晶片2，通孔22具有在表面2a的橫向的尺寸221。在晶片2的前表面2a上沉積聚酰亞胺層26。在表面2a上形成柱栓27，在層26的頂表面的上面延伸通常為5μm或更小的距離。柱栓27可以由Ni、Cu、鍍Ni的Cu、W或某些其它金屬或金屬的組合制成。在柱栓的表面上沉積低熔點(diǎn)合金材料層28；這有利于在垂直結(jié)合晶片1和2的工藝期間電連接的形成。合金材料通常為90/10Pb/Sn焊料，2μm或更薄的厚度。替換的合金材料包括Au/Sn和Sn/Ag。該合金材料可以經(jīng)受熱回流工藝以使層28獲得圓頭形狀，如圖1D所示。這有利于晶片2上的柱栓對(duì)相應(yīng)的在晶片1上的開口的對(duì)準(zhǔn)。柱栓從晶片2的器件垂直向上延伸電連接，而通孔22垂直向下地延伸電連接。
然后利用鍵合和層壓(lamination)工藝將晶片1(貼附于操作板15)貼附于晶片2。如圖1E所示，在晶片2上的柱栓27與晶片1上的開口13校準(zhǔn)，以晶片1的后表面1b接觸聚酰亞胺層26的前表面。在充分(1)保證晶片1和層26之間的鍵合以及(2)保證柱栓27和金屬14(由此對(duì)通孔12)的電接觸的溫度和壓力下進(jìn)行層疊工藝。依據(jù)使用的材料，溫度可以在200℃-400℃的范圍且壓力可以在10psi-200psi的范圍。如圖1E所示，鍵合和層壓工藝導(dǎo)致焊料28流動(dòng)以使焊料或者部分地或者全部地填充開口13。
應(yīng)注意開口13具有大于柱栓27的直徑，且由此能容納相對(duì)于晶片1的晶片2的橫向定位的不準(zhǔn)確。另外，應(yīng)注意表面1b和2a未直接接觸，而是在其間具有層26。聚酰亞胺層26具有足夠的厚度以覆蓋小表面粒子，填充較小的表面缺陷，或容納在兩個(gè)晶片的平整度上的不同。因此，層26在保證晶片間的可靠的機(jī)械鍵合上具有重要的作用，而柱栓/通孔連接27-28-14-12提供可靠的垂直的電連接。
然后減薄晶片2(現(xiàn)與晶片1鍵合)至小于20μm，優(yōu)選為約10μm。如圖1F所示，在晶片2的后表面2b中形成開口23，暴露通孔22的底部。用金屬24涂布開口23的內(nèi)部表面(優(yōu)選通過如晶片1的濺射)，以提供與另一晶片3的電連接。
圖1G圖示與晶片1和晶片2鍵合的晶片3的制備。晶片3也具有靠近其前表面的器件和互連布線31。為了與晶片2的后表面電接觸，在晶片3的前表面3a形成柱栓37。柱栓37具有在其表面的合金材料38，分別相似于晶片2上的柱栓27和合金材料28。在表面3a上也沉積聚酰亞胺層36，相似于層26。在該圖示中，晶片3是被鍵合的垂直疊層的最后晶片。因此，晶片3未被減薄(為了提供疊層的機(jī)械強(qiáng)度)且不要求通過晶片的通孔。
圖1H顯示晶片3的鍵合和層疊工藝的結(jié)果。柱栓37與通孔22電接觸，作為合金材料38填充開口23和與金屬層24鍵合的結(jié)果。聚酰亞胺層36與晶片2的表面2b鍵合，相似于晶片1和晶片2之間的層26。由于未減薄的晶片3為減薄的晶片1和2提供機(jī)械強(qiáng)度，不再需要操作板15且可以在此刻去除操作板15。這可以通過激光切除方便地完成，即，如果板15對(duì)切除輻射透明，則可以使用激光切除板15和層16之間的界面，由此分離該板。
然后可以使垂直互連的晶片疊層1-2-3貼附于外部連接，如圖1I所述。圖1I顯示例如使用C4技術(shù)以連接垂直疊層至在更大的器件中的其它元件。在層16中形成開口40以暴露晶片1的金屬化的通孔12，然后在開口中沉積金屬焊盤41。然后利用(例如)本技術(shù)領(lǐng)域中的已知焊料掩模技術(shù)，在這些焊盤上形成C4焊料凸點(diǎn)42。然后完成的垂直集成的器件100可以與多芯片組件(MCM)上的C4焊盤等鍵合。
應(yīng)注意只是示意性地圖示晶片1、2和3的內(nèi)部結(jié)構(gòu)，其實(shí)，這些晶片可以通過不同的方法制造且可以具有不同的功能。例如，所有三個(gè)晶片可以具有高速緩沖存儲(chǔ)器器件，晶片1和2可以具有存儲(chǔ)器而晶片3具有邏輯器件，一個(gè)或更多的晶片可以引入微機(jī)電系統(tǒng)(MEMS)等。
本發(fā)明人已經(jīng)發(fā)現(xiàn)成功的晶片級(jí)垂直集成由以下因素保證(1)減薄晶片至約10μm以最小化在通孔中垂直的熱傳導(dǎo)問題；(2)使用聚酰亞胺作為熱塑性鍵合材料以放松晶片平整度和清潔度要求；和(3)使用其中后表面通孔開口顯著大于柱栓的柱栓/通孔連接以放松橫向配準(zhǔn)要求。
(2)自底而上晶片層疊工藝在圖2A-2E中圖示在垂直的疊層中鍵合晶片的替換的工藝。該工藝將對(duì)于三個(gè)晶片進(jìn)行詳細(xì)說明，但是，如以上所注，可以適用于更多或更少的晶片。首先依據(jù)圖1A-1C所示的工藝制備晶片1，由此該晶片被減薄至約10μm，該晶片具有在后表面上具有開口13的金屬化的通孔12，且該晶片具有貼附于具有聚酰亞胺層16的前表面的操作板15。
然后制備具有橫向互連布線51的第二晶片5，如圖2A所示。晶片5具有合金材料58的通孔52和柱栓57，相似于在以上所述的工藝中的晶片2(對(duì)比圖1D)。為晶片5提供操作板55。用聚酰亞胺涂層56覆蓋板55，涂層56被構(gòu)圖以容納柱栓57。然后晶片5與操作板55鍵合，其允許晶片被減薄(圖2B)。在減薄的晶片的后表面56中形成開口53，且用前述的金屬層54涂布其內(nèi)表面。
由于晶片1和5每個(gè)分別具有操作板15和55，它們可以被分開地準(zhǔn)備、鍵合與減薄。
如圖2C所示，制備具有橫向互連布線61的第三晶片6。該晶片具有在其前表面上的聚酰亞胺層66和柱栓67(相似于如圖1G所示的晶片3)，在其表面上具有合金材料68，用于使與其它晶片垂直電連接。柱栓67從層66凸出足夠的距離以接觸晶片5上的金屬層54(即，約5μm)。然后晶片5和6被鍵合且層壓在一起，如圖2D所示。由于晶片6未減薄，在鍵合工藝之后不需要操作板55且因此去除操作板55。在此刻，減小晶片5的前表面5a上的層56的厚度以暴露柱栓57的高度約為5μm。然后柱栓57可以用于與晶片1的金屬層14的鍵合。在圖2E中顯示了該鍵合工藝的結(jié)果，其中層疊的晶片5和6與晶片1結(jié)合，合金材料58填充被基本晶片1的開口13，與金屬層14電接觸且由此與通孔12電接觸。在晶片5和6與晶片1鍵合之后，不再需要操作板15且可以去除操作板15，由此暴露層16。然后層16可以具有在其中形成的開口40和用以與通孔12連接而形成的金屬焊盤41和C4焊料凸點(diǎn)42(圖2F，對(duì)比圖1I)。
可以理解用于層疊多個(gè)減薄的芯片以及引入從芯片至芯片的垂直互連的上述的技術(shù)在不增加其面積(二維)尺寸的情況下極大地提高芯片容量和功能。這些工藝對(duì)于具有相同容量的芯片特別有吸引力，由于每個(gè)減薄和層疊的芯片將具有相同的尺寸。這依次使器件的總體工藝顯著地簡單且更經(jīng)濟(jì)。應(yīng)注意這些工藝允許晶片級(jí)的芯片至芯片互連，由此當(dāng)與單一芯片垂直設(shè)置、鍵合和互連的工藝相比時(shí)，制造3D芯片的工藝成本顯著低。與前述的垂直互連方案不同，在本發(fā)明中的芯片至芯片互連沒有沿芯片的側(cè)面進(jìn)行，而是直接通過芯片形成。
值得注意的是在層疊的晶片的減小的厚度(約10μm)的情況下，芯片間(例如在高速緩沖存儲(chǔ)單元之間)的互連長度遠(yuǎn)小于這樣的芯片的2-D方案中的長度。這給出除了節(jié)省二維空間以外的改進(jìn)的器件性能的附加的好處。
在圖1A-1I和2A-2F中，為了圖示的方便，顯示通孔以均勻的直徑直線向下延伸通過晶片。對(duì)于芯片至芯片的垂直互連不需要具有通過晶片全厚的小直徑，或甚至對(duì)于減薄的晶片的10μm的厚度。例如，如圖3所述，可以制備晶片1具有嵌入其中的大金屬區(qū)102。然后垂直的互連可以包括具有小直徑(小于1μm)的垂直的布線12來當(dāng)其延伸通過晶片的器件區(qū)1d時(shí)節(jié)省空間，和在器件區(qū)下面橫向延伸且與后表面開口103的金屬化的內(nèi)表面連接的更大的金屬區(qū)102。由此依據(jù)區(qū)102的橫向的延伸，開口103從通孔12橫向地分開。該方案最小化在器件區(qū)中對(duì)于垂直的互連所需的空間且同時(shí)減少互連的電阻。另外，應(yīng)注意的是該方案使互連區(qū)域直接位于晶片上的器件區(qū)之下成為可能(例如，通過直接位于在區(qū)域1d中的器件之下的開口103與另一晶片的互連)。這依次允許在開口103的尺寸和位置上的彈性，且由此進(jìn)一步放松了對(duì)于晶片間(在該例子中，在晶片1和2之間)的精確對(duì)準(zhǔn)的需求。
晶片間的金屬化的垂直連接可以用于熱傳導(dǎo)和電信號(hào)。例如，如圖4A所示，電路徑在晶片1的器件區(qū)下橫向地通過以在晶片的后表面1b上在電連接開口13之間提供附加的空間。在晶片的表面中形成附加的開口113且使它們的內(nèi)表面114具有金屬的涂層，相似于開口13和金屬涂層14。(可以以相同的工藝步驟形成開口13、113；相似地對(duì)于金屬涂層14、114，可以以相同的工藝步驟形成。)附加的開口113不形成電連接的一部分，但是作為提供通過晶片疊層的熱傳導(dǎo)的路徑。在晶片2的前表面2a上形成用低熔點(diǎn)合金材料128為帽的附加的柱栓127，如圖4B所示。當(dāng)在上述的工藝中晶片被鍵合在一起時(shí)，柱栓127與金屬114在開口113中連接，以形成在晶片1和2之間的金屬化的熱傳導(dǎo)路徑(見圖4C)。如圖4C所示，柱栓127可以或可以不電連接通孔22或柱栓27。無電信號(hào)被傳遞至晶片1的前表面。
雖然在圖4A-4C中的熱傳導(dǎo)路徑顯示為在晶片1和2之間形成，可以理解在上述的集成工藝的任何一個(gè)中(圖1H所示的在晶片2和3之間、圖3D所示的晶片5和6之間，等等)，可以使用該技術(shù)以改善在層疊中任意晶片間的熱傳導(dǎo)。
圖5圖示了具有與芯片(例如邏輯單元)200橫向連接的垂直集成的層疊(例如高速緩沖存儲(chǔ)單元)100的器件400，使用C4與多芯片組件(MCM)300連接。垂直存儲(chǔ)器層疊和邏輯芯片分別具有與MCM上的C4焊盤301鍵合的C4焊料凸點(diǎn)42和242。然后MCM 300可以被集成入更大和更復(fù)雜的器件。
通過使用柱栓/通孔連接可以實(shí)現(xiàn)高速緩沖存儲(chǔ)器和邏輯單元之間的靠近的連接，如圖6所示。依據(jù)上述的工藝之一制備高速緩沖存儲(chǔ)器單元401，但在聚酰亞胺層411中具有金屬化的通孔420(對(duì)比圖1I和2F)。在邏輯單元402上的聚酰亞胺層412中形成相似的通孔。具有互連布線嵌入其中的絕緣層450(低k介電材料，氧化物或聚酰亞胺)具有在其上形成的柱栓422以配準(zhǔn)通孔的位置。在操作板(未顯示)上可以構(gòu)建層450，然后使單元401和402與柱栓422對(duì)準(zhǔn)。在其中柱栓422與通孔中的金屬焊盤421連接的鍵合工藝之后，從表面450b去除操作板。單元401和402的間隙403可以用合適的材料(例如聚酰亞胺)填充用于增加機(jī)械穩(wěn)定性。然后組合器件(現(xiàn)包括存儲(chǔ)單元401、邏輯單元402和互連層450)可以具有在表面450b上形成的C4焊盤451和C4焊料凸點(diǎn)452，以產(chǎn)生器件的外部連接。
可替換地，在引入高速緩沖存儲(chǔ)器和邏輯單元的器件中，兩者可以被集成為垂直疊層，如圖7所示。組合的器件500包括與高速緩沖存儲(chǔ)器芯片501和502集成的邏輯單元510。在該方案中，邏輯單元510位于層疊的頂部，在那里它最容易去除過量的熱。
可以理解在圖5-7中單元100、200、401、402、500不需要只是邏輯和/或存儲(chǔ)器件，且實(shí)際上可以為不同的任何器件。因此，利用本發(fā)明的工藝在3-D集成器件中可以容易地組合不同的器件技術(shù)。
工藝應(yīng)用本發(fā)明一般適用于其中需要器件的高面積密度的半導(dǎo)體器件結(jié)構(gòu)。本發(fā)明具體地適用于需要大高速緩沖存儲(chǔ)容量的芯片，其由于中間掩模(reticle)尺寸限制或由于有限的工藝合格率不能用現(xiàn)有方法制造。
雖然以具體的實(shí)施例描述了本發(fā)明，考慮到以前的描述，可以發(fā)現(xiàn)對(duì)于本領(lǐng)域的技術(shù)人員，不同的替換、潤飾和改變是顯而易見的。因此，本發(fā)明意在包括所有這樣的落在本發(fā)明和所附的權(quán)利要求的范圍和精神內(nèi)的替換、潤飾和改變。
權(quán)利要求書(按照條約第19條的修改)1.一種制造包括多個(gè)垂直層疊的和互連的晶片的三維集成器件的方法，該方法包括如下步驟提供具有前表面(1a)和后表面(1b)的第一晶片(1)，所述第一晶片具有在鄰近其所述前表面的區(qū)域(1d)中形成的器件；在所述第一晶片中形成通孔(12)從所述前表面延伸，所述通孔由在所述前表面的橫向尺寸(121)表征；從所述第一晶片在其后表面(1b)去除材料；在所述第一晶片的后表面中形成開口(13)，由此暴露所述通孔，所述開口具有比所述通孔的橫向尺寸大的橫向尺寸；在所述開口中形成導(dǎo)電材料層(14)；提供具有前表面(2a)和后表面(2b)的第二晶片(2)，所述第二晶片具有靠近其所述前表面在其中形成的器件；在所述第二晶片的前表面上形成柱栓(27)；在所述第二晶片的前表面(2a)上形成鍵合材料層(26)，所述柱栓從其垂直地凸出；對(duì)準(zhǔn)所述柱栓(27)與在所述第一晶片的后表面中的開口(13)；和利用鍵合材料層(26)鍵合所述第二晶片與所述第一晶片，以使所述柱栓與所述通孔電接觸。
2.如權(quán)利要求1的所述方法，還包括如下步驟在所述第二晶片(2)中形成通孔(22)從所述第二晶片的前表面延伸，所述通孔由在所述前表面(2a)的橫向尺寸(221)表征從所述第二晶片在其后表面(2b)去除材料；在所述第二晶片的后表面(2b)中形成開口(23)，由此暴露其中的所述通孔(22)，所述開口(23)具有大于所述通孔(22)的所述橫向尺寸(221)的橫向尺寸；在所述開口中形成導(dǎo)電材料層(24)；提供具有前表面(3a)的第三晶片(3)，所述第三晶片具有靠近其所述前表面在其中形成的器件；在所述第三晶片的前表面(3a)上形成柱栓(37)；
在所述第三晶片的前表面(3a)上形成鍵合材料層(36)，所述柱栓從其垂直地凸出；對(duì)準(zhǔn)所述柱栓(37)和在所述第二晶片的后表面中的所述開口(23)；利用鍵合材料層(36)鍵合所述第三晶片和所述第二晶片，以使第三晶片的所述柱栓(37)與所述第二晶片的通孔(22)、所述第二晶片的柱栓(27)以及所述第一晶片的通孔(12)電接觸。
3.如權(quán)利要求1或權(quán)利要求2的所述方法，其特征在于所述去除材料的步驟導(dǎo)致所述晶片具有小于20μm的厚度。
4.如權(quán)利要求1或權(quán)利要求2的所述方法，還包括如下步驟利用鍵合材料層(16)將操作板(15)貼附于所述第一晶片(1)的前表面(1a)。
5.如權(quán)利要求1或權(quán)利要求2的所述方法，還包括如下步驟在所述第一晶片(1)和所述第二晶片(2)之一中形成導(dǎo)電體(102)且與所述晶片中的通孔(12/22)連接，所述導(dǎo)電體在所述晶片的器件下橫向延伸，且其特征在于在所述晶片的后表面中的所述開口(103)依據(jù)所述導(dǎo)電體(102)的橫向?qū)挾葟乃鐾讬M向地分開。
6.如權(quán)利要求1或權(quán)利要求2的所述方法，還包括如下步驟在所述第一晶片的后表面中形成附加的開口(113)；在所述附加的開口中形成導(dǎo)電材料的附加層(114)；在所述第二晶片的前表面上形成附加的柱栓(127)；和對(duì)準(zhǔn)所述附加的柱栓(127)與在所述第一晶片的后表面中的附加的開口(113)；且其特征在于鍵合所述第二晶片與所述第一晶片的所述步驟形成所述附加的柱栓(127)與所述附加的導(dǎo)電材料層(114)之間的連接用于在所述第二晶片和所述第一晶片之間傳導(dǎo)熱。
7.如權(quán)利要求6的所述方法，其特征在于所述附加的導(dǎo)電材料層(114)與通孔(12)電絕緣。
8.如權(quán)利要求2的所述方法，還包括如下步驟在所述第二晶片的后表面中形成附加的開口；在所述附加的開口中形成導(dǎo)電材料的附加層；在所述第三晶片的前表面上形成附加的柱栓；和對(duì)準(zhǔn)所述附加的柱栓與在所述第二晶片的后表面中的附加的開口；
且其特征在于鍵合所述第三晶片與所述第二晶片的所述步驟形成所述附加的柱栓與所述附加的導(dǎo)電材料層之間的連接用于在所述第三晶片和所述第二晶片之間傳導(dǎo)熱。
9.如權(quán)利要求1或權(quán)利要求2的所述方法，其特征在于所述鍵合材料是熱塑性材料。
10.如權(quán)利要求9的所述方法，其特征在于所述熱塑性材料是聚酰亞胺。
11.如權(quán)利要求1或權(quán)利要求2的所述方法，還包括如下步驟貼附三維集成的器件(100)于多芯片組件(300)。
12.如權(quán)利要求1或權(quán)利要求2的所述方法，還包括如下步驟利用柱栓-通孔連接，貼附三維集成的器件(401)于具有在其中形成的布線的絕緣層(450)。
13.如權(quán)利要求2的所述方法，其特征在于所述第一晶片和所述第二晶片具有高速緩沖存儲(chǔ)器器件，而所述第三晶片具有邏輯器件。
14.如權(quán)利要求2的所述方法，其特征在于所述第一晶片、所述第二晶片和所述第三晶片的至少之一包括MEMS器件。
權(quán)利要求
1.一種制造包括多個(gè)垂直層疊的和互連的晶片的三維集成器件的方法，該方法包括如下步驟提供具有前表面(1a)和后表面(1b)的第一晶片(1)，所述第一晶片具有在鄰近其所述前表面的區(qū)域(1d)中形成的器件；在所述第一晶片中形成通孔(12)從所述前表面延伸，所述通孔由在所述前表面的橫向尺寸(121)表征；從所述第一晶片在其后表面(1b)去除材料；在所述第一晶片的后表面中形成開口(13)，由此暴露所述通孔，所述開口具有比所述通孔的橫向尺寸大的橫向尺寸；在所述開口中形成導(dǎo)電材料層(14)；提供具有前表面(2a)和后表面(2b)的第二晶片(2)，所述第二晶片具有靠近其所述前表面在其中形成的器件；在所述第二晶片的前表面上形成柱栓(27)；在所述第二晶片的前表面(2a)上形成鍵合材料層(26)，所述柱栓從其垂直地凸出；對(duì)準(zhǔn)所述柱栓(27)與在所述第一晶片的后表面中的開口(13)；和利用鍵合材料層(26)鍵合所述第二晶片與所述第一晶片，以使所述柱栓與所述通孔電接觸。
2.如權(quán)利要求1的所述方法，還包括如下步驟在所述第二晶片(2)中形成通孔(22)從所述第二晶片的前表面延伸，所述通孔由在所述前表面(2a)的橫向尺寸(221)表征；從所述第二晶片在其后表面(2b)去除材料；在所述第二晶片的后表面(2b)中形成開口(23)，由此暴露其中的所述通孔(22)，所述開口(23)具有大于所述通孔(22)的所述橫向尺寸(221)的橫向尺寸；在所述開口中形成導(dǎo)電材料層(24)；提供具有前表面(3a)的第三晶片(3)，所述第三晶片具有靠近其所述前表面在其中形成的器件；在所述第三晶片的前表面(3a)上形成柱栓(37)；在所述第三晶片的前表面(3a)上形成鍵合材料層(36)，所述柱栓從其垂直地凸出；對(duì)準(zhǔn)所述柱栓(37)和在所述第二晶片的后表面中的所述開口(23)；利用鍵合材料層(36)鍵合所述第三晶片和所述第二晶片，以使第三晶片的所述柱栓(37)與所述第二晶片的通孔(22)、所述第二晶片的柱栓(27)以及所述第一晶片的通孔(12)電接觸。
3.如權(quán)利要求1或權(quán)利要求2的所述方法，其特征在于所述去除材料的步驟導(dǎo)致所述晶片具有小于20μm的厚度。
4.如權(quán)利要求1或權(quán)利要求2的所述方法，還包括如下步驟利用鍵合材料層(16)將操作板(15)貼附于所述第一晶片(1)的前表面(1a)。
5.如任意之一的在前的權(quán)利要求的所述方法，還包括如下步驟在所述第一晶片(1)和所述第二晶片(2)之一中形成導(dǎo)電體(102)且與所述晶片中的通孔(12/22)連接，所述導(dǎo)電體在所述晶片的器件下橫向延伸，且其特征在于在所述晶片的后表面中的所述開口(103)依據(jù)所述導(dǎo)電體(102)的橫向?qū)挾葟乃鐾讬M向地分開。
6.如任意之一的在前的權(quán)利要求的所述方法，還包括如下步驟在所述第一晶片的后表面中形成附加的開口(113)；在所述附加的開口中形成導(dǎo)電材料的附加層(114)；在所述第二晶片的前表面上形成附加的柱栓(127)；和對(duì)準(zhǔn)所述附加的柱栓(127)與在所述第二晶片的后表面中的附加的開口(113)；且其特征在于鍵合所述第二晶片與所述第一晶片的所述步驟形成所述附加的柱栓(127)與所述附加的導(dǎo)電材料層(114)之間的連接用于在所述第二晶片和所述第一晶片之間傳導(dǎo)熱。
7.如權(quán)利要求6的所述方法，其特征在于所述附加的導(dǎo)電材料層(114)與通孔(12)電絕緣。
8.如權(quán)利要求2的所述方法，還包括如下步驟在所述第二晶片的后表面中形成附加的開口；在所述附加的開口中形成導(dǎo)電材料的附加層；在所述第三晶片的前表面上形成附加的柱栓；和對(duì)準(zhǔn)所述附加的柱栓與在所述第一晶片的后表面中的附加的開口；且其特征在于鍵合所述第三晶片與所述第二晶片的所述步驟形成所述附加的柱栓與所述附加的導(dǎo)電材料層之間的連接用于在所述第三晶片和所述第二晶片之間傳導(dǎo)熱。
9.如任意之一的在前的權(quán)利要求的所述方法，其特征在于所述鍵合材料是熱塑性材料。
10.如權(quán)利要求9的所述方法，其特征在于所述熱塑性材料是聚酰亞胺。
11.如權(quán)利要求1-10的任意之一的所述方法，還包括如下步驟貼附三維集成的器件(100)于多芯片組件(300)。
12.如權(quán)利要求1-10的任意之一的所述方法，還包括如下步驟利用柱栓-通孔連接，貼附三維集成的器件(401)于具有在其中形成的布線的絕緣層(450)。
13.如權(quán)利要求2-12的任意之一的所述方法，其特征在于所述第一晶片和所述第二晶片具有高速緩沖存儲(chǔ)器器件，而所述第三晶片具有邏輯器件。
14.如權(quán)利要求2-12的任意之一的所述方法，其特征在于所述第一晶片、所述第二晶片和所述第三晶片的至少之一包括MEMS器件。
全文摘要
描述了一種用于制造包括多個(gè)垂直層疊和互連的晶片三維集成器件的方法。利用如聚酰亞胺的熱塑性材料層(26、36)將晶片(1、2、3)鍵合在一起；通過在晶片中與柱栓(27、37)連接的通孔(12、22)實(shí)現(xiàn)電連接。柱栓連接具有大于通孔的橫向尺寸的橫向尺寸的在晶片的前表面的開口(13，23)。另外，在各自的晶片中的通孔不需從晶片的前表面垂直延伸至后表面。在晶片中器件區(qū)下面提供且橫向延伸的導(dǎo)電體(102)可以連接具有在后表面的金屬化開口(103)的通孔。因此，通過晶片的導(dǎo)電路徑可以引至晶片的器件下面?？梢栽陂_口(113)和柱栓(127)之間制造附加的連接以在晶片間形成垂直熱傳導(dǎo)路徑。
文檔編號(hào)H01L23/48GK1708840SQ02830033
公開日2005年12月14日 申請(qǐng)日期2002年12月20日 優(yōu)先權(quán)日2002年12月20日
發(fā)明者H·伯恩哈德·波奇, 羅伊·俞 申請(qǐng)人:國際商業(yè)機(jī)器公司