專利名稱：存儲器件及其驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲器件以及一種用于驅(qū)動該器件的方法；更具體來講，本發(fā)明涉及一種存儲器件及驅(qū)動該存儲器件的方法，該存儲器件的存儲單元具有一晶體管和一電阻元件，該電阻元件作為儲存裝置。
背景技術(shù)：
通常，存儲器件，尤其是單位存儲單元被制成帶有一個晶體管和一個電容器，其中，在單位存儲單元中，數(shù)據(jù)寫入到一DRAM(動態(tài)隨機存取存儲器)中。電容器代表數(shù)據(jù)的寫入?yún)^(qū)，即數(shù)據(jù)儲存區(qū)。為了防止數(shù)據(jù)寫入和讀出過程中的數(shù)據(jù)丟失或數(shù)據(jù)錯誤，需要電容器具有一定的靜電容量。
由于存儲器件的集成度不斷提高，所以存儲單元的電容器所占據(jù)的區(qū)域越來越小。但是，儲存數(shù)據(jù)所需的電容器的靜電容量則未減小。
為了增大有限區(qū)域內(nèi)電容器的靜電容量，則就需要電容器的電極區(qū)盡可能地大、電極之間的距離盡可能地小、以及電極間的介電材料具有盡可能高的導(dǎo)電性。
為了增大有限區(qū)域內(nèi)電容器的電極區(qū)，應(yīng)當(dāng)將電極加工成三維的形狀—例如為圓柱狀。但是，由于此類電容器相比于現(xiàn)有二維形狀的電容器，其結(jié)構(gòu)復(fù)雜，所以在加工上存在一些困難。如果介電材料的厚度很薄，則電極之間的距離就很小—盡管這樣會使漏電增大。如果介電材料具有很高的導(dǎo)電性，則相比于介電材料為薄膜的情況，電容器的靜電容量有了很大的增加，但在半導(dǎo)體的制造過程中，由于用來制造電極的材料類型只能限于具有高抗蝕刻性的貴金屬，所以蝕刻操作更為復(fù)雜，且產(chǎn)品造價也會增加。
由于存在這些問題，所以制造以電容器作為儲存裝置的存儲器件的過程非常復(fù)雜，因而存儲器件的制造重復(fù)性和可靠性很差，最終造成產(chǎn)量顯著地降低。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供一種存儲器件，其由于具有簡單的存儲單元結(jié)構(gòu)而能提高集成度、簡化其制造工藝，并延長刷新周期，從而降低電流消耗。
本發(fā)明的另一個目的是提供一種用于驅(qū)動該存儲器件的方法。
在一個方面，本發(fā)明提供了一種存儲器件，其包括一形成在半導(dǎo)體襯底上的NPN型晶體管；一電阻材料，其通過一導(dǎo)電插塞與晶體管的源極區(qū)相接觸，“0”或“1”的二進制位數(shù)據(jù)寫入到該材料中；以及一導(dǎo)電板，其與電阻材料相接觸。
在下文的描述中，闡述了本發(fā)明的其它目的和優(yōu)點，這些內(nèi)容在某種程度上可從下文的描述看出，或者是通過對本發(fā)明的實踐來獲知。
在導(dǎo)電插塞和電阻材料之間還設(shè)有一第一材料膜，電子可隧穿過該材料膜，并可選擇性地在電阻材料和導(dǎo)電板之間設(shè)置一第二材料膜，電子也可隧穿過該材料膜。
所述電阻材料是一種非晶態(tài)的介電膜，其能在一預(yù)定的時間段內(nèi)俘獲電子，其中的預(yù)定時間段是按照電壓或電流的預(yù)定值或預(yù)定方向執(zhí)行數(shù)據(jù)儲存所需的。
如果電阻材料為氮化硅薄膜，則導(dǎo)電插塞是與源極區(qū)的材料層相同的材料層，且導(dǎo)電板為鋁板。
如果電阻材料為氮化硅薄膜，則導(dǎo)電插塞是由與源極區(qū)的材料層相同的材料層制成的，且導(dǎo)電板為鋁板。如果電阻材料為氧化鋁膜時，導(dǎo)電插塞為金(Au)插塞或鉑(Pt)插塞，且導(dǎo)電板為鋁(Al)插塞。
導(dǎo)電插塞、電阻材料和導(dǎo)電板構(gòu)成的材料層的厚度允許用于寫入位數(shù)據(jù)的電荷隧穿。導(dǎo)電插塞、第一材料膜、電阻材料和導(dǎo)電板構(gòu)成的材料層的厚度允許用于寫入位數(shù)據(jù)的電荷隧穿。導(dǎo)電插塞、第一材料膜、電阻材料、第二材料膜和導(dǎo)電板構(gòu)成的材料層的厚度允許用于寫入位數(shù)據(jù)的電荷隧穿。
在另一方面，本方面提供了一種存儲器件，其包括一半導(dǎo)體襯底；一NPN型晶體管，其形成在半導(dǎo)體襯底上；一層間絕緣膜，其形成在半導(dǎo)體襯底上，用于覆蓋所述晶體管，在該絕緣膜上制出了一個接觸孔，其露出了晶體管的源極區(qū)；一絕緣膜，其形成在經(jīng)接觸孔外露的源極區(qū)的整個表面上；一電阻材料，其形成在層間絕緣膜上，用于與絕緣膜的整個表面相接觸，位數(shù)據(jù)“0”或“1”被寫入到該電阻材料中；以及一導(dǎo)電板，其覆蓋著電阻材料的整個表面。
在電阻材料和導(dǎo)電板之間還設(shè)有一材料膜，該材料膜允許電子隧穿。此處，該材料膜是一層n型多晶硅薄膜、p型硅膜、氧化硅膜或氧化鋁膜。
在另一方面，本發(fā)明提供了一種用于向存儲器件寫入位數(shù)據(jù)的方法，其包括步驟對電阻材料進行初始化；以及對電阻材料進行充電，以向其中寫入位數(shù)據(jù)“0”或“1”。
利用一電賦能過程來提高電阻材料的導(dǎo)電性。
晶體管導(dǎo)通，在晶體管的漏極區(qū)上施加一位線電壓(Vb)，并在導(dǎo)電板上施加一極板電壓(Vb/2)，從而將位數(shù)據(jù)“0”或“1”寫入到電阻材料中。
在位數(shù)據(jù)“0”或“1”被寫入之后，將晶體管關(guān)斷，以此來延長位數(shù)據(jù)的保持時間。
在另一方面，本發(fā)明提供了一種用于向存儲器件寫入位數(shù)據(jù)的方法，其包括步驟對電阻材料進行初始化；以及提高電阻材料的電阻，并向其中寫入位數(shù)據(jù)“0”或“1”。
對電阻材料進行放電來提高電阻材料的電阻。
當(dāng)在導(dǎo)電板上施加一極板電壓(Vb/2)時，晶體管導(dǎo)通，以提高電阻材料的電阻。晶體管導(dǎo)通，且在導(dǎo)電板上施加一開關(guān)電壓(switching voltage)(Vs)，從而提高電阻材料的電阻。
當(dāng)電阻材料為氮化硅膜時，晶體管導(dǎo)通，并在晶體管的漏極區(qū)上施加一個與位線電壓(Vb)相反的電壓，在導(dǎo)電板上施加一個極板電壓(Vb/2)，以提高電阻材料的電阻。
通過使晶體管導(dǎo)通、并向?qū)щ姲迨┘右婚_關(guān)電壓(Vs)來提高電阻材料的電阻，并且在電阻材料為氮化硅膜時，晶體管導(dǎo)通，并在晶體管的漏極區(qū)施加一位線電壓(Vb)。向?qū)щ姲迨┘訕O板電壓(Vb/2)。如果電阻材料是氧化鋁薄膜，則晶體管導(dǎo)通，并在晶體管的漏極區(qū)上施加一個與位線電壓(Vb)不同的電壓，且在導(dǎo)電板上施加極板電壓(Vb/2)，以提高電阻材料的電阻。
在另一方面，本發(fā)明提供了一種用于讀出存儲器件中已寫入的位數(shù)據(jù)的方法，該方法測量自電阻材料流出的電流并讀出電阻材料中寫入的位數(shù)據(jù)。在將一個讀出放大器(sense amplifier)連接到晶體管的漏極區(qū)上之后，晶體管導(dǎo)通，并在導(dǎo)電板上施加一極板電壓(Vb/2)，用以測量流經(jīng)電阻材料的電流。
在另一方面，本發(fā)明提供了一種用于讀出存儲器件中已寫入的位數(shù)據(jù)的方法，該方法測量流經(jīng)電阻材料的電流并讀出電阻材料中寫入的位數(shù)據(jù)。在將一個讀出放大器連接到晶體管的漏極區(qū)上之后，晶體管導(dǎo)通，并在導(dǎo)電板上施加一讀出電壓(Vr)，用以測量流經(jīng)電阻材料的電流。
因而，通過簡化了存儲單元的結(jié)構(gòu)及其制造過程，而提高了集成度，并通過延長了刷新周期而降低了存儲器件的電流消耗。


從下文參照附圖對本發(fā)明優(yōu)選實施例所作的詳細描述，可對本發(fā)明上述的目的和優(yōu)點有更為清楚的認識，在附圖中圖1是根據(jù)本發(fā)明第一實施例的存儲器件的剖視圖；圖2到圖4中的剖視圖表示了圖1所示存儲器件的幾種變換示例；圖5是根據(jù)本發(fā)明第二實施例的存儲器件的剖視圖；圖6中的剖視圖用于解釋利用圖1所示存儲器件將位數(shù)據(jù)“0”寫入的方法；圖7中的剖視圖用于解釋利用圖1所示存儲器件將位數(shù)據(jù)“1”寫入的方法；圖8中的剖視圖表示了圖1所示存儲器件的電荷保持狀態(tài)；圖9與圖10中的剖視圖用于解釋將圖1所示存儲器件中寫入的位數(shù)據(jù)讀出的方法；圖11和圖12中的剖視圖表示了通過在圖1所示的存儲器件中執(zhí)行轉(zhuǎn)換操作而將位數(shù)據(jù)“1”寫入到電阻材料中的過程；以及圖13和圖14中的曲線圖表示了讀出位數(shù)據(jù)時電流密度隨時間的變化關(guān)系。
具體實施例方式
下面將參照附圖對本發(fā)明作更為全面的描述，在附圖中表示了本發(fā)明的幾個優(yōu)選實施例。在附圖中，為了清晰明了，對各層和區(qū)域的厚度作了放大處理。
參見圖1到圖5，將介紹根據(jù)本發(fā)明實施例的存儲器件。
第一實施例根據(jù)本發(fā)明第一實施例的存儲器件具有一個位于半導(dǎo)體襯底上的晶體管、以及一個電阻器，其中的電阻器取代了通常的電容器，作為用于儲存諸如“1”或“0”的位數(shù)據(jù)的裝置。
具體來講，參見圖1，在一半導(dǎo)體襯底10上限定出兩個區(qū)域，在其中一個區(qū)域內(nèi)形成了所述的存儲器件(下文將稱作“有源區(qū)”)，而在另一區(qū)域內(nèi)形成了一個場氧化物膜(或器件隔離器)以用于分隔開所述的存儲器件(下文稱為“場區(qū)”)。優(yōu)選的是，用p型導(dǎo)電雜質(zhì)對半導(dǎo)體襯底10進行攙雜。半導(dǎo)體襯底10可以是一帶有p阱的n型半導(dǎo)體襯底，在該襯底中，某一區(qū)域處攙雜了p型導(dǎo)電雜質(zhì)，在該區(qū)域處形成了存儲器件。在半導(dǎo)體襯底10的場區(qū)上形成了一個場氧化物膜11。該場氧化物膜11為硅局部氧化(Locos)型?？捎脠D中虛線所示的溝槽型氧化物膜11A來取代該場氧化物膜11。在半導(dǎo)體襯底10上的有源區(qū)內(nèi)，在一預(yù)定區(qū)域處形成了一個柵極電極16。在柵極電極16與半導(dǎo)體襯底10之間設(shè)有一柵極電極絕緣膜18。在柵極電極16和場氧化物膜11之間還有攙雜有淺深度的n型導(dǎo)電雜質(zhì)的第一雜質(zhì)區(qū)12和第二雜質(zhì)區(qū)14。位于柵極電極16左側(cè)的第一雜質(zhì)區(qū)12是晶體管的漏極區(qū)，位于柵極電極16右側(cè)的第二雜質(zhì)區(qū)14是晶體管的源極區(qū)。第一、第二雜質(zhì)區(qū)12、14與柵極電極16構(gòu)成了存儲器件中的一個NPN型晶體管。在半導(dǎo)體襯底10上，形成了一間隔絕緣薄膜20，用于對晶體管進行覆蓋。在層間絕緣膜20上形成了第一接觸孔22，用于露出第二雜質(zhì)區(qū)14。第一接觸孔22上部的寬度要大于其下部的寬度。第一接觸孔22的下部和上部的一部分被一導(dǎo)電插塞24所填充。第一接觸孔22上部的剩余部分，即具有預(yù)定厚度的最上層，被一第一儲存裝置26所填充，該儲存裝置用于儲存如“0”或“1”的位數(shù)據(jù)。第一儲存裝置26是一種電阻材料。該電阻材料是諸如非晶態(tài)介電薄膜等的材料膜，其能在一預(yù)定的時間內(nèi)俘獲電荷，其中的預(yù)定時間是按照外界所施加的電壓或電流的數(shù)值或方向來儲存數(shù)據(jù)時所需要的。優(yōu)選的是，非晶態(tài)介電膜是氮化硅薄膜(Si3N4)。非晶態(tài)介電薄膜可以是氧化鋁(Al2O3)膜。
希望能根據(jù)用作第一儲存裝置26的材料的不同來改變導(dǎo)電插塞24的材料。例如，當(dāng)如上述那樣第一儲存裝置26為氮化硅薄膜時，希望導(dǎo)電插塞24的材料與第二導(dǎo)電雜質(zhì)區(qū)14的材料相同，也就是說，與晶體管的源極區(qū)的材料相同。因而，在此情況中，希望導(dǎo)電插塞24為n型攙雜的多晶硅插塞。另外，優(yōu)選的是，當(dāng)?shù)谝粌Υ嫜b置26為氧化鋁薄膜時，導(dǎo)電插塞24的材料為貴重金屬，例如為金(Au)。
之后，在層間絕緣膜20上形成一第一導(dǎo)電板28，其與第一儲存裝置26的整個表面接觸。第一導(dǎo)電板28被制成為一條連線或一個焊點。優(yōu)選的是，導(dǎo)電板28的材料為鋁。
優(yōu)選的是，導(dǎo)電插塞24、第一儲存裝置26以及第一導(dǎo)電板28的整個厚度約為15納米。
可在第一儲存裝置26與導(dǎo)電插塞24或/和第一導(dǎo)電板28之間設(shè)置一個用于增強第一儲存裝置26的數(shù)據(jù)儲存功能的構(gòu)件。圖2和圖4表示了前敘結(jié)構(gòu)的幾種示例。
參見圖2，用一第一材料膜30作為所述的構(gòu)件，其設(shè)置在導(dǎo)電插塞24和第一儲存裝置26之間。
參見圖3，作為所述構(gòu)件的第一材料膜30被設(shè)置在導(dǎo)電插塞24和第一儲存裝置26之間。在第一儲存裝置26和第一導(dǎo)電板28之間還設(shè)置了作為此種構(gòu)件的第二材料膜32。
圖4表示了只在導(dǎo)電的第一儲存裝置26和第一導(dǎo)電板之間設(shè)置了用作所述構(gòu)件的第二材料膜32。
第一材料膜30和第二材料膜32為n型的多晶硅薄膜、p型的多晶硅薄膜或一絕緣薄膜。此處，該絕緣薄膜為氧化硅薄膜或氧化鋁薄膜。
優(yōu)選的是，在根據(jù)第一實施例的存儲器件中，第二雜質(zhì)區(qū)14與第一導(dǎo)電板28之間的厚度是諸如電子等的電荷能被俘獲在第一儲存裝置26中的一個厚度。
第二實施例本發(fā)明的第二實施例描述了這樣一種存儲器件其去掉了連接晶體管與儲存裝置的導(dǎo)電插塞。
具體來講，參見圖5，如根據(jù)第一實施例的存儲器件那樣，在半導(dǎo)體襯底10上制出了晶體管，并制出層間絕緣膜20來覆蓋晶體管。在層間絕緣膜20上制出一第二接觸孔34，在該接觸孔中露出第二雜質(zhì)區(qū)14。經(jīng)第二接觸孔34在第二雜質(zhì)區(qū)14的外露區(qū)域上制出一絕緣膜36。優(yōu)選的是，絕緣膜36為氧化硅薄膜，該薄膜是通過經(jīng)第二接觸孔34對第二雜質(zhì)區(qū)14的外露區(qū)域進行自然氧化而形成的；但是，如果電荷可被直接隧穿，則可用除氧化硅薄膜之外的其它絕緣膜來用作絕緣膜36。如圖1所示那樣，在層間絕緣膜20上制出一個第二儲存裝置38，其功能類似于第一實施例中的第一儲存裝置26。第二儲存裝置38沿第二接觸孔34的側(cè)壁形成在第二接觸孔34的內(nèi)側(cè)，并與絕緣膜36的整個表面相接觸，即與第二接觸孔34的底面相接觸。類似于第一實施例中的第一儲存裝置26，希望第二儲存裝置38成為儲存如“0”或“1”的位數(shù)據(jù)的電阻材料。該電阻材料與第一實施例中的電阻材料相同，因而將略去對應(yīng)的描述。在第二儲存裝置38上形成有一第二導(dǎo)電板40。如在第一儲存裝置26中的情況那樣，第二導(dǎo)電板40的材料可以是鋁。
下面，將對用于驅(qū)動根據(jù)本發(fā)明實施例的存儲器件的方法進行描述。此方法用于對根據(jù)本發(fā)明第一實施例的存儲器件進行驅(qū)動，但是，該方法也適用于根據(jù)本發(fā)明第二實施例的存儲器件。
位數(shù)據(jù)寫入?yún)⒁妶D1，在將位數(shù)據(jù)“0”或“1”寫入到第一儲存裝置26之前，先要對儲存裝置26作初始化處理，使其適于儲存位數(shù)據(jù)。這一過程被稱為“電賦能(forming)”過程，且在所述電賦能過程中，第一儲存裝置26中俘獲了電子等電荷。在電賦能過程中，晶體管保持導(dǎo)通(ON)狀態(tài)，且通過一位線(圖中未示出)向第一雜質(zhì)區(qū)12施加一電賦能電壓。在第一儲存裝置26的電賦能過程完成之后，由于在電阻材料中(即第一儲存裝置26中)俘獲了電子，所以第一儲存裝置26的導(dǎo)電性就提高了。利用電賦能過程而保持在第一儲存裝置26中的電子會隨著時間的流逝而自然地從第一儲存裝置26中流走。
因而，如圖6所示，在柵極電極16上施加一柵極電壓(Vg)來保持晶體管的導(dǎo)通狀態(tài)。此時，通過位線向第一雜質(zhì)區(qū)12施加一位線電壓(Vb)。之后，在第一導(dǎo)電板28上施加一極板電壓(Vb/2)來在第一儲存裝置26中再次俘獲電子。如上所述，通過在電賦能之后對第一儲存裝置26進行充電，在第一儲存裝置26中俘獲很多電子。上述的狀態(tài)被看作是寫入位數(shù)據(jù)“0”時的狀態(tài)。當(dāng)位數(shù)據(jù)“0”被寫入時，由于第一儲存裝置26中俘獲了很多電子，所以第一儲存裝置26的導(dǎo)電性提高了，從而就減低了電阻。
與此同時，在電賦能過程之后，第一儲存裝置26中俘獲的電子隨著時間的流逝自然地從第一儲存裝置26中流失。因而，如果從電賦能過程開始已經(jīng)經(jīng)過了足夠長的時間，則俘獲的電子中的大部分就會從第一儲存裝置26中自然地釋放掉。因而，第一儲存裝置26中的電阻就會增大，第一儲存裝置26的此狀態(tài)被看作是寫入位數(shù)據(jù)“1”時的狀態(tài)。但是，在電賦能過程完成之后，俘獲的電子需要耗費比通常位數(shù)據(jù)寫入時間更長的時間來從第一儲存裝置26中自然流走。因而，為了能快速地驅(qū)動該存儲器件，希望第一儲存裝置26的放電時間(即將俘獲的電子從第一儲存裝置26中釋放掉的時間)盡可能地短。
為此，如圖7所示那樣，在第一導(dǎo)電板28上施加極板電壓(Vb/2)的同時，在柵極電極16上施加?xùn)艠O電壓(Vg)，以使晶體管保持導(dǎo)通。之后，通過位線向第一雜質(zhì)區(qū)12施加一零伏電壓。由于這樣來施加電壓，第一儲存裝置26中所俘獲的電子就能被迅速放出，從而使第一儲存裝置26變?yōu)閷?dǎo)電性很低的狀態(tài)，即類似于電賦能前的高阻狀態(tài)。第一儲存裝置26電阻很高(導(dǎo)電性很低)的狀態(tài)被看作是寫入位數(shù)據(jù)“1”的狀態(tài)。
還可以通過轉(zhuǎn)換的方法，而不是通過將俘獲的電子放出的方法，來寫入位數(shù)據(jù)“1”。
具體來講，如圖11所示，在柵極電極16上施加?xùn)艠O電壓(Vg)來保持晶體管導(dǎo)通。在此狀態(tài)下，在第一導(dǎo)電板28上施加一開關(guān)電壓(Vs)。該操作的結(jié)果就是隨著第一儲存裝置26中俘獲的電子從第一儲存裝置中流走，第一儲存裝置26的電阻變高。因而，第一儲存裝置26就變?yōu)榱藢懭胛粩?shù)據(jù)“1”的狀態(tài)。
通過采用上述的寫入方法，就可以使位數(shù)據(jù)“1”的寫入過程快于僅通過對俘獲的電子放電而進行寫入的方法。
用于寫入位數(shù)據(jù)“1”的另一種方法是這樣的通過位線向第一雜質(zhì)區(qū)12施加一個不同于位線電壓(Vb)的電壓(Vb′)，以改變第一儲存裝置26的電阻值。在該方法中，電壓(Vb′)隨第一儲存裝置26的材料不同而變化。例如，如果第一儲存裝置26為氮化硅薄膜(Si3N4)，則希望電壓(Vb′)的絕對值與位線電壓(Vb)相反。如果第一儲存裝置26為氧化鋁薄膜(Al2O3)，則希望電壓(Vb′)的絕對值不同于位線電壓(Vb)的絕對值，在此情況下，在第一導(dǎo)電板28上施加極板電壓(Vb/2)。
與此同時，如圖8所示，在寫入位數(shù)據(jù)“0”的過程中，如果在寫入了位數(shù)據(jù)“0”之后，在柵極電極16上未施加?xùn)艠O電壓(Vg)，則通過將極板電壓(Vb/2)施加到第一導(dǎo)電板28上，就形成了一個開路。結(jié)果就是，第一儲存裝置26中所俘獲的電子在第一儲存裝置26中的保留時間變得更長了。這就意味著用于將位數(shù)據(jù)“0”寫入到第一儲存裝置26中、并對第一儲存裝置26進行再次充電來保持寫入數(shù)據(jù)正常所需的時間變長，即刷新周期將變長。
在上文的描述中，將第一儲存裝置26中俘獲了電子的狀態(tài)看作是寫入位數(shù)據(jù)“0”的狀態(tài)，且將由于將第一儲存裝置26中俘獲的電子釋放掉而使第一儲存裝置26電阻變大的狀態(tài)看作是寫入位數(shù)據(jù)“1”的狀態(tài)。但是，位數(shù)據(jù)的寫入操作也可以被處理成與上述的相反，換言之，可將第一儲存裝置26中俘獲了電子的狀態(tài)看作是寫入位數(shù)據(jù)“1”的狀態(tài)，而將由于將第一儲存裝置26中俘獲的電子釋放掉而使第一儲存裝置26電阻變大的狀態(tài)看作是寫入位數(shù)據(jù)“0”的狀態(tài)。
位數(shù)據(jù)的讀出參見圖9和圖10，通過如下的兩種方法將寫入到第一儲存裝置26中的位數(shù)據(jù)讀出。
在第一方法中，第一儲存裝置26中俘獲的電子流走時流經(jīng)第一儲存裝置26的電流可被一讀出放大器42所讀取到，讀出放大器通過位線與第一雜質(zhì)區(qū)12相連接。
在第二方法中，利用讀出放大器42對流經(jīng)電阻材料(即第一儲存裝置26)的電流進行測量。
無論是用任何方法，在讀出位數(shù)據(jù)“0”時的電流值都大于在讀出位數(shù)據(jù)“1”時的電流值。通過對兩種電流的數(shù)值進行比較，就可以判斷從第一儲存裝置26中讀出的位數(shù)據(jù)是“0”還是“1”。
圖9表示的是在用第一方法對第一儲存裝置26中寫入的位數(shù)據(jù)進行讀出時圖1所示存儲器件的剖視圖，在該圖中，第一雜質(zhì)區(qū)12通過位線與讀出放大器42相連接，并在柵極電極16上施加?xùn)艠O電極(Vg)，以保持晶體管的導(dǎo)通。與此同時，在第一導(dǎo)電板28上施加極板電壓(Vb/2)。與此類似，當(dāng)電子被俘獲到第一儲存裝置26中時，也就是說，當(dāng)寫入位數(shù)據(jù)“0”時，俘獲的電子從第一儲存裝置26中釋放掉，電流流經(jīng)讀出放大器42，且該電流被讀出放大器42所測量。當(dāng)在第一儲存裝置26中寫入位數(shù)據(jù)“1”時，通過對讀出放大器42測量的電流值進行比較，就可知道在第一儲存裝置26中寫入的是那一個位數(shù)據(jù)。
圖10表示的是在用第二方法對第一儲存裝置26中寫入的位數(shù)據(jù)進行讀出時圖7所示存儲器件的剖視圖，在該圖中，第一雜質(zhì)區(qū)12通過位線與讀出放大器42相連接，并在柵極電極16上施加?xùn)艠O電壓(Vg)，以保持晶體管的導(dǎo)通。與此同時，在第一導(dǎo)電板28上施加一讀出電壓(Vr)。此時，希望讀出電壓(Vr)不會讓太多的電子從第一儲存裝置26中釋放出，且該讀出電壓小于寫入電壓。通過施加這樣的電壓，當(dāng)位數(shù)據(jù)“0”被寫入到第一儲存裝置26中時，第一儲存裝置26的導(dǎo)電性提高，且電流i從第一導(dǎo)電板28流向第一雜質(zhì)區(qū)12、柵極電極16下方的溝道區(qū)(圖中未示出)、導(dǎo)電插塞24的第二雜質(zhì)區(qū)14、以及第一儲存裝置26。電流i的數(shù)值由讀出放大器42進行測量。
與此同時，當(dāng)位數(shù)據(jù)“1”被寫入到第一儲存裝置26中時，第一儲存裝置26的導(dǎo)電性非常低，也就是說，第一儲存裝置26的電阻非常高。結(jié)果就是，相比于在讀出位數(shù)據(jù)“0”時測得的電流i，此時的電流i非常小。因而，通過對電流值進行比較，就可以判斷出第一儲存裝置26中寫入的位數(shù)據(jù)是“0”還是“1”。
通過讀出電壓(Vr)或讀出放大器42測得的電流值可隨形成在半導(dǎo)體襯底10的第二雜質(zhì)區(qū)14上的疊層結(jié)構(gòu)的不同而變化。圖13和14表示了對于不同的堆疊結(jié)構(gòu)的電流密度隨時間的變化關(guān)系。圖13表示了當(dāng)讀出位數(shù)據(jù)“0”和“1”時電流密度隨時間的變化關(guān)系，該變化關(guān)系對應(yīng)于這樣的情況導(dǎo)電插塞24、第一儲存裝置26(Si3N4)和第一導(dǎo)電板28(Al)是依次堆疊的。圖14表示了當(dāng)導(dǎo)電插塞24和第一儲存裝置26之間還設(shè)置了一層氧化硅薄膜時電流密度隨時間的變化關(guān)系。當(dāng)施加預(yù)定的讀出電壓(Vr)例如為-8伏時，所得到的結(jié)果與圖13所示的結(jié)果相同。當(dāng)施加的預(yù)定讀出電壓(Vr)例如為-5伏時，所得結(jié)果與圖14所示的結(jié)果相同。
上述用于讀出位數(shù)據(jù)的方法可適用于位數(shù)據(jù)用不同方法寫入的情況。
如上所述，相比于作為傳統(tǒng)儲存裝置的電容器，根據(jù)本發(fā)明的存儲器件通過利用電阻材料作為儲存裝置，能簡化存儲單元的結(jié)構(gòu)，同時還減小存儲單元的體積。因而，還能提高存儲器件的集成度。另外，相比于常規(guī)的電容器，用作儲存裝置的電阻材料的結(jié)構(gòu)也很簡單。結(jié)果是，這樣就可簡化制造過程。另外，還可延長電阻材料中保持電子的保留時間，從而可延長刷新周期。因而，就能降低存儲器件的電流消耗。
盡管上文已經(jīng)參照優(yōu)選實施例對本發(fā)明作了具體的表示和描述，但本領(lǐng)域技術(shù)人員可以理解在不悖離本發(fā)明設(shè)計思想和保護范圍的前提下，可對本發(fā)明的形式和細節(jié)特征作多種形式的改動，其中，本發(fā)明的范圍由所附的權(quán)利要求書限定。例如，本領(lǐng)域技術(shù)人員可用除氮化硅薄膜或氧化鋁薄膜之外的其它電阻材料作為儲存裝置。此外，可用多層結(jié)構(gòu)的絕緣層來取代設(shè)置在導(dǎo)電插塞與儲存裝置之間的絕緣膜、以及設(shè)置在儲存裝置與導(dǎo)電板之間的絕緣膜。另外，還可在第二儲存裝置和第二導(dǎo)電板之間設(shè)置一第三材料膜，其可起到第一材料膜或第二材料膜的作用。因而，在不悖離本發(fā)明設(shè)計思想和原理的前提下，應(yīng)當(dāng)由所附權(quán)利要求及其等效描述來確定本發(fā)明的保護范圍。
權(quán)利要求
1.一種存儲器件，其包括一半導(dǎo)體襯底；一NPN型晶體管，其形成在半導(dǎo)體襯底上；一層間絕緣膜，其形成在半導(dǎo)體襯底上，以覆蓋所述晶體管，在該絕緣膜上制出了一個接觸孔，該孔露出了晶體管的源極區(qū)；一導(dǎo)電插塞，其填充了所述接觸孔；一電阻材料，其形成在導(dǎo)電插塞上，位數(shù)據(jù)“0”或“1”將被寫入到該電阻材料中；以及一導(dǎo)電板，其形成在層間絕緣膜上，以與電阻材料相接觸。
2.根據(jù)權(quán)利要求1所述的存儲器件，還包括一第一材料膜，其位于導(dǎo)電插塞和電阻材料之間，電子可隧穿該材料膜。
3.根據(jù)權(quán)利要求1或2所述的存儲器件，還包括一第二材料膜，其位于電阻材料和導(dǎo)電板之間，電子可隧穿該材料膜。
4.根據(jù)權(quán)利要求2所述的存儲器件，其中，第一材料膜為n型多晶硅薄膜、p型多晶硅薄膜、氧化硅薄膜或氧化鋁薄膜。
5.根據(jù)權(quán)利要求3所述的存儲器件，其中，第二材料膜為n型多晶硅薄膜、p型多晶硅薄膜、氧化硅薄膜或氧化鋁薄膜。
6.根據(jù)權(quán)利要求1或2所述的存儲器件，其中，電阻材料是一種非晶態(tài)的介電膜，其能在一預(yù)定時間內(nèi)保留電子，該預(yù)定時間為按照電壓或電流的預(yù)定值或預(yù)定方向來儲存數(shù)據(jù)所需。
7.根據(jù)權(quán)利要求6所述的存儲器件，其中，所述非晶態(tài)介電膜為氮化硅(Si3N4)薄膜或氧化鋁薄膜(Al2O3)。
8.根據(jù)權(quán)利要求7所述的存儲器件，其中，當(dāng)電阻材料為氮化硅薄膜時，導(dǎo)電插塞是與源極區(qū)材料層相同的材料層，且導(dǎo)電板為鋁板。
9.根據(jù)權(quán)利要求7所述的存儲器件，其中，當(dāng)電阻材料為氧化鋁膜時，導(dǎo)電插塞為金(Au)插塞或鉑(Pt)插塞，且導(dǎo)電板為鋁(Al)板。
10.根據(jù)權(quán)利要求3所述的存儲器件，其中，電阻材料是一種非晶態(tài)的介電膜，其能在一預(yù)定時間內(nèi)俘獲電子，該預(yù)定時間為按照電壓或電流的預(yù)定值或預(yù)定方向來儲存數(shù)據(jù)所需。
11.根據(jù)權(quán)利要求10所述的存儲器件，其中，所述非晶態(tài)介電膜為氮化硅(Si3N4)薄膜或氧化鋁薄膜(Al2O3)。
12.根據(jù)權(quán)利要求11所述的存儲器件，其中，當(dāng)電阻材料為氮化硅薄膜時，導(dǎo)電插塞是與源極區(qū)材料層相同的材料層，導(dǎo)電板為鋁板。
13.根據(jù)權(quán)利要求11所述的存儲器件，其中，當(dāng)電阻材料為氧化鋁膜時，導(dǎo)電插塞為金(Au)插塞或鉑(Pt)插塞，且導(dǎo)電板為鋁(Al)板。
14.根據(jù)權(quán)利要求1所述的存儲器件，其中，導(dǎo)電插塞、電阻材料和導(dǎo)電板構(gòu)成的材料層的厚度允許用于寫入位數(shù)據(jù)的電荷隧穿。
15.根據(jù)權(quán)利要求2所述的存儲器件，其中，導(dǎo)電插塞、第一材料膜、電阻材料和導(dǎo)電板構(gòu)成的材料層的厚度允許用于寫入位數(shù)據(jù)的電荷隧穿。
16.根據(jù)權(quán)利要求3所述的存儲器件，其中，導(dǎo)電插塞、第一材料膜、電阻材料、第二材料膜和導(dǎo)電板構(gòu)成的材料層的厚度允許用于寫入位數(shù)據(jù)的電荷隧穿。
17.根據(jù)權(quán)利要求1所述的存儲器件，其中，電阻材料由多層非晶態(tài)介電薄膜構(gòu)成。
18.一種存儲器件，其包括一半導(dǎo)體襯底；一NPN型晶體管，其形成在半導(dǎo)體襯底上；一層間絕緣膜，其形成在半導(dǎo)體襯底上，以覆蓋所述晶體管，在該絕緣膜上制出了一個接觸孔，該孔露出了晶體管的源極區(qū)；一絕緣膜，其形成在經(jīng)接觸孔外露的源極區(qū)的整個表面上；一電阻材料，其形成在層間絕緣膜上，以與絕緣膜的整個表面相接觸，位數(shù)據(jù)“0”或“1”被寫入到該電阻材料中；以及一導(dǎo)電板，其覆蓋電阻材料的整個表面。
19.根據(jù)權(quán)利要求18所述的存儲器件，還包括一材料膜，其位于電阻材料和導(dǎo)電板之間，該材料膜允許電子隧穿。
20.根據(jù)權(quán)利要求18或19所述的存儲器件，其中，電阻材料是一種非晶態(tài)的介電膜，其能在一預(yù)定時間內(nèi)俘獲電子，該預(yù)定時間為按照電壓或電流的預(yù)定值或預(yù)定方向來儲存數(shù)據(jù)所需。
21.根據(jù)權(quán)利要求20所述的存儲器件，其中，所述非晶態(tài)介電膜為氮化硅(Si3N4)薄膜或氧化鋁薄膜(Al2O3)。
22.根據(jù)權(quán)利要求21所述的存儲器件，其中，當(dāng)電阻材料為氮化硅薄膜時，導(dǎo)電板為鋁板。
23.根據(jù)權(quán)利要求21所述的存儲器件，其中，當(dāng)電阻材料為氧化鋁薄膜時，導(dǎo)電板為鋁(Al)板。
24.根據(jù)權(quán)利要求19所述的存儲器件，其中，材料膜為n型多晶硅薄膜、p型多晶硅薄膜、氧化硅薄膜或氧化鋁薄膜。
25.一種用于向一存儲器件寫入位數(shù)據(jù)的方法，其中，該存儲器件包括一半導(dǎo)體襯底；一NPN型晶體管，其形成在半導(dǎo)體襯底上；一層間絕緣膜，其形成在半導(dǎo)體襯底上，以覆蓋所述晶體管，在該絕緣膜上制出了一個接觸孔，該孔露出了晶體管的源極區(qū)；一導(dǎo)電插塞，其填充了所述接觸孔；一電阻材料，其形成在導(dǎo)電插塞上，位數(shù)據(jù)“0”或“1”被寫入到該電阻材料中；以及一導(dǎo)電板，其形成在層間絕緣膜上，以與電阻材料相接觸，所述方法包括步驟對電阻材料進行初始化；以及對電阻材料進行充電，以向其中寫入位數(shù)據(jù)“0”或“1”。
26.根據(jù)權(quán)利要求25所述的方法，其中，利用一電賦能過程來提高電阻材料的導(dǎo)電性。
27.根據(jù)權(quán)利要求26所述的方法，其中，在晶體管的漏極區(qū)上施加一電賦能電壓。
28.根據(jù)權(quán)利要求25所述的方法，其中，晶體管導(dǎo)通，在晶體管的漏極區(qū)上施加一位線電壓(Vb)，且在導(dǎo)電板上施加一極板電壓(Vb/2)，從而將位數(shù)據(jù)“0”或“1”寫入到電阻材料中。
29.根據(jù)權(quán)利要求28所述的方法，其中，在位數(shù)據(jù)“0”或“1”被寫入之后，將晶體管關(guān)閉，以延長位數(shù)據(jù)的保持時間。
30.一種用于向一存儲器件寫入位數(shù)據(jù)的方法，其中，存儲器件包括一半導(dǎo)體襯底；一NPN型晶體管，其形成在半導(dǎo)體襯底上；一層間絕緣膜，其形成在半導(dǎo)體襯底上，以覆蓋所述晶體管，在該絕緣膜上制出了一個接觸孔，該孔露出了晶體管的源極區(qū)；一導(dǎo)電插塞，其填充了所述接觸孔；一電阻材料，其形成在導(dǎo)電插塞上，位數(shù)據(jù)“0”或“1”被寫入到該電阻材料中；以及一導(dǎo)電板，其形成在層間絕緣膜上，以與電阻材料相接觸，所述方法包括步驟對電阻材料進行初始化；以及提高電阻材料的電阻，并向電阻材料中寫入位數(shù)據(jù)“0”或“1”。
31.根據(jù)權(quán)利要求30所述的方法，其中，利用一電賦能過程來提高電阻材料的導(dǎo)電性。
32.根據(jù)權(quán)利要求31所述的方法，其中，在晶體管的漏極區(qū)上施加一電賦能電壓。
33.根據(jù)權(quán)利要求30所述的方法，其中，對電阻材料進行放電來提高電阻材料的電阻。
34.根據(jù)權(quán)利要求33所述的方法，其中，當(dāng)在導(dǎo)電板上施加一極板電壓(Vb/2)時，晶體管導(dǎo)通，以提高電阻材料的電阻。
35.根據(jù)權(quán)利要求30所述的方法，其中，晶體管導(dǎo)通，且在導(dǎo)電板上施加一開關(guān)電壓(Vs)，以提高電阻材料的電阻。
36.根據(jù)權(quán)利要求30所述的方法，其中，作為非晶態(tài)介電膜的電阻材料為氮化硅薄膜或氧化鋁薄膜。
37.根據(jù)權(quán)利要求36所述的方法，其中，當(dāng)電阻材料為氮化硅膜時，晶體管導(dǎo)通，在晶體管的漏極區(qū)上施加一個與位線電壓(Vb)相反的電壓，并在導(dǎo)電板上施加一個極板電壓(Vb/2)，以提高電阻材料的電阻。
38.根據(jù)權(quán)利要求36所述的方法，其中，當(dāng)電阻材料是氧化鋁薄膜時，晶體管導(dǎo)通，在晶體管的漏極區(qū)上施加一個與位線電壓(Vb)不同的電壓，且在導(dǎo)電板上施加極板電壓(Vb/2)，從而提高電阻材料的電阻。
39.一種用于將一存儲器件中寫入的位數(shù)據(jù)讀出的方法，其中，存儲器件包括一半導(dǎo)體襯底；一NPN型晶體管，其形成在半導(dǎo)體襯底上；一層間絕緣膜，其形成在半導(dǎo)體襯底上，以覆蓋所述晶體管，在該絕緣膜上制出了一個接觸孔，其露出了晶體管的源極區(qū)；一導(dǎo)電插塞，其填充了所述接觸孔；一電阻材料，其形成在導(dǎo)電插塞上，位數(shù)據(jù)“0”或“1”被寫入到該電阻材料中；以及一導(dǎo)電板，其形成在層間絕緣膜上，以與電阻材料相接觸，該方法中，通過測量流經(jīng)電阻材料的電流并讀出電阻材料中寫入的位數(shù)據(jù)，來讀出電阻材料中寫入的位數(shù)據(jù)。
40.根據(jù)權(quán)利要求39所述的方法，其中，在將一個讀出放大器連接到晶體管的漏極區(qū)上之后，晶體管導(dǎo)通，并在導(dǎo)電板上施加一讀出電壓(Vr)，以測量流經(jīng)電阻材料的電流。
全文摘要
本發(fā)明公開了一種存儲器件及用于驅(qū)動此存儲器件的方法，該器件具有一晶體管和一用作儲存裝置的電阻材料。存儲器件包括一形成在半導(dǎo)體襯底上的NPN型晶體管；一電阻材料，其通過一導(dǎo)電插塞與晶體管的源極區(qū)相接觸，且“0”或“1”的位數(shù)據(jù)寫入到該材料中；以及一導(dǎo)電板，其與電阻材料相接觸。因而，由于存儲單元的結(jié)構(gòu)簡單，所以能提高存儲器件的集成度，能簡化其制造工藝，且可通過延長刷新周期來降低電流消耗。
文檔編號H01L21/00GK1467847SQ0310447
公開日2004年1月14日 申請日期2003年2月17日 優(yōu)先權(quán)日2002年7月10日
發(fā)明者柳寅儆, 徐順愛, 金炫助 申請人:三星電子株式會社