專利名稱：半導(dǎo)體存儲(chǔ)器及向半導(dǎo)體存儲(chǔ)元件的電壓施加方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器及向半導(dǎo)體存儲(chǔ)元件的電壓施加方法。
圖8是現(xiàn)有的閃存的一例，示出了用2個(gè)晶體管構(gòu)成的1位的存儲(chǔ)單元80部分的剖面圖。
圖8所示的存儲(chǔ)單元80具有浮動(dòng)?xùn)?01；隧道氧化膜802；ONO等的層間絕緣膜803；連接在控制字線上的控制柵804；連接在選擇字線上的柵805；P阱806；連接在源線上的源807；連接在數(shù)據(jù)線上的漏808；薄的N型擴(kuò)散層809；以及N阱810。
圖9示出用于使圖8所示的閃存80動(dòng)作的電路的結(jié)構(gòu)例。
圖9所示的電路具有用于產(chǎn)生規(guī)定的正負(fù)的電壓的電源電路901；用于控制施加電壓的定時(shí)的定時(shí)控制電路902；用于選擇驅(qū)動(dòng)數(shù)據(jù)線的數(shù)據(jù)線選擇·驅(qū)動(dòng)電路903；用于選擇驅(qū)動(dòng)選擇字線的選擇字線選擇·驅(qū)動(dòng)電路904；用于選擇驅(qū)動(dòng)控制字線的控制字線選擇·驅(qū)動(dòng)電路905；用于選擇驅(qū)動(dòng)源線的源線選擇·驅(qū)動(dòng)電路906；以及用于驅(qū)動(dòng)阱的阱驅(qū)動(dòng)電路907。


圖10是用于說明圖9所示的定時(shí)控制電路902，特別是在數(shù)據(jù)寫入情況下使用的定時(shí)控制電路902A的結(jié)構(gòu)的方框圖。
圖10所示的定時(shí)控制電路902A具有從基本時(shí)鐘產(chǎn)生規(guī)定的寫入脈沖的脈沖發(fā)生電路1001和在上述各驅(qū)動(dòng)電路907、905、及906的起動(dòng)時(shí)輸出給予各自規(guī)定的延遲的信號(hào)的延遲電路1002、1003及1004。此外，如圖10所示，阱驅(qū)動(dòng)電路907、控制字線選擇·驅(qū)動(dòng)電路905、源線選擇·驅(qū)動(dòng)電路906被分別連接在定時(shí)控制電路902A上，使得阱驅(qū)動(dòng)電路907接受來自延遲電路1002的信號(hào)、控制字線選擇·驅(qū)動(dòng)電路905接受來自延遲電路1003的信號(hào)、源線選擇·驅(qū)動(dòng)電路906接受來自延遲電路1004的信號(hào)。
在寫入數(shù)據(jù)的情況下，首先，阱驅(qū)動(dòng)電路907接受來自延遲電路1002的信號(hào)，從寫入脈沖經(jīng)過規(guī)定的延遲后動(dòng)作，在P阱806上施加規(guī)定的電壓。而且，控制字線選擇·驅(qū)動(dòng)電路905接受來自延遲電路1003的信號(hào)，然后經(jīng)過規(guī)定的延遲后動(dòng)作，在控制字線上施加規(guī)定的電壓。進(jìn)而，源線選擇·驅(qū)動(dòng)電路906接受來自延遲電路1004的信號(hào)，然后再經(jīng)過規(guī)定的延遲后動(dòng)作，在源線上施加規(guī)定的電壓。這樣，實(shí)行向存儲(chǔ)單元80的數(shù)據(jù)的寫入。
圖11是用于說明圖9所示的定時(shí)控制電路902、特別是在擦除數(shù)據(jù)的情況下使用的定時(shí)控制電路902B的結(jié)構(gòu)的方框圖。
圖11所示的定時(shí)控制電路902B具有從基本時(shí)鐘生成規(guī)定的擦除脈沖的脈沖發(fā)生電路1005和用于在上述各驅(qū)動(dòng)電路907及905的起動(dòng)中給予各自規(guī)定的延遲的延遲電路1006及1007。此外，如圖11所示，阱驅(qū)動(dòng)電路907和控制字線選擇·驅(qū)動(dòng)電路905分別連接在定時(shí)控制電路902B上，使得阱驅(qū)動(dòng)電路907接受來自延遲電路1006的信號(hào)，控制字線選擇·驅(qū)動(dòng)電路905接受來自延遲電路1007的信號(hào)。
在擦除數(shù)據(jù)的情況下，首先，阱驅(qū)動(dòng)電路907接受來自延遲電路1006的信號(hào)，從擦除脈沖經(jīng)過規(guī)定的延遲后動(dòng)作，在P阱806上施加規(guī)定的電壓。而且，控制字線選擇·驅(qū)動(dòng)電路905接受來自延遲電路1007的信號(hào)，進(jìn)而經(jīng)過規(guī)定的延遲后動(dòng)作，在控制字線上施加規(guī)定的電壓。這樣，實(shí)行存儲(chǔ)單元80的數(shù)據(jù)的擦除。
圖12是示出在存儲(chǔ)單元80上寫入數(shù)據(jù)的情況下，即在浮動(dòng)?xùn)?01上注入電子的情況下各信號(hào)線的動(dòng)作定時(shí)和極性圖。
通過隧道氧化膜802將電子注入浮動(dòng)?xùn)?01的情況下，如同圖所示，首先，最初在時(shí)刻12a所示的點(diǎn)上在P阱806上施加負(fù)電位，接著在時(shí)刻12b所示的點(diǎn)上在控制字線上施加正電位，然后在時(shí)刻12c所示的點(diǎn)上在源線上施加負(fù)電位。此外，這時(shí)的選擇字線維持0V不動(dòng)。
圖13是示出在擦除存儲(chǔ)單元80的數(shù)據(jù)的情況下，即從浮動(dòng)?xùn)?01抽出電子的情況下的各信號(hào)線的動(dòng)作定時(shí)和極性圖。
在通過隧道氧化膜802從浮動(dòng)?xùn)?01抽出電子的情況下，如同圖所示，首先，最初在時(shí)刻13a所示的點(diǎn)上在P阱806上施加正電位，接著在時(shí)刻13b所示的點(diǎn)上在控制字線上施加負(fù)電位。此外，這時(shí)的數(shù)據(jù)線和源線斷開，選擇字線維持電源電位不動(dòng)。
經(jīng)以上動(dòng)作實(shí)行數(shù)據(jù)的寫入及擦除動(dòng)作。
還有，如圖13所示，在擦除數(shù)據(jù)的情況中，當(dāng)控制字線變化到負(fù)電位的瞬間在隧道氧化膜802上施加與上述寫入的情況相反方向的大的峰值電場(chǎng)。因此，隧道氧化膜802的膜質(zhì)損壞，招致重寫次數(shù)的減少或數(shù)據(jù)保持特性的下降，其結(jié)果是導(dǎo)致可靠性的下降。
因此，鑒于上述情況，本發(fā)明的目的在于提供能夠防止在隧道氧化膜上施加峰值電場(chǎng)，能夠防止重寫次數(shù)減少或數(shù)據(jù)保持特性降低的半導(dǎo)體存儲(chǔ)器及向半導(dǎo)體存儲(chǔ)元件施加電壓的方法。
(解決課題的手段)為解決上述課題，本發(fā)明1所述的半導(dǎo)體存儲(chǔ)器具備形成在阱上的、包含第1晶體管和第2晶體管的半導(dǎo)體存儲(chǔ)元件，上述第1晶體管具有隧道氧化膜、浮動(dòng)?xùn)?、漏、連接在源線上的源、以及連接在控制字線上的控制柵，上述第2晶體管具有連接在數(shù)據(jù)線上的漏、源、以及連接在選擇字線上的柵，上述第1晶體管的漏和上述第2晶體管的源連接，當(dāng)向上述第1晶體管的浮動(dòng)?xùn)抛⑷腚娮訒r(shí)，進(jìn)而具備輸出脈沖信號(hào)的第1脈沖發(fā)生電路；接受來自上述第1脈沖發(fā)生電路的脈沖信號(hào)、使該脈沖信號(hào)延遲作為第1延遲信號(hào)輸出的第1延遲電路；接受來自上述第1延遲電路的第1延遲信號(hào)、使該第1延遲信號(hào)延遲作為第2延遲信號(hào)輸出的第2延遲電路；接受來自上述第2延遲電路的第2延遲信號(hào)，使該第2延遲信號(hào)延遲作為第3延遲信號(hào)輸出的第3延遲電路；當(dāng)接受來自上述第1延遲電路的第1延遲信號(hào)時(shí)，使上述控制字線的電位變化到規(guī)定的電壓的控制字線驅(qū)動(dòng)電路；當(dāng)接受來自上述第2延遲電路的第2延遲信號(hào)時(shí)，使上述阱的電位變化到規(guī)定的電壓的阱驅(qū)動(dòng)電路；以及當(dāng)接受來自上述第3延遲電路的第3延遲信號(hào)時(shí)，使上述源線的電位變化到規(guī)定的電壓的源線驅(qū)動(dòng)電路。
根據(jù)與本發(fā)明1相關(guān)的半導(dǎo)體存儲(chǔ)器，當(dāng)將電子注入半導(dǎo)體存儲(chǔ)元件的浮動(dòng)?xùn)艜r(shí)，能夠抑制對(duì)隧道氧化膜施加峰值電場(chǎng)那樣的過剩的電場(chǎng)。因此，防止隧道氧化膜的損壞，能夠防止重寫次數(shù)的減少或數(shù)據(jù)保持特性的降低。進(jìn)而能夠提高可靠性。
還有，本發(fā)明2的發(fā)明具備形成在阱上的包含第1晶體管和第2晶體管的半導(dǎo)體存儲(chǔ)元件，上述第1晶體管具有隧道氧化膜、浮動(dòng)?xùn)?、漏、連接在源線上的源、連接在控制字線上的控制柵，上述第2晶體管具有連接在數(shù)據(jù)線上的漏、源、連接在選擇字線上的柵，上述第1晶體管的漏與上述第2晶體管的源連接，進(jìn)而具備當(dāng)從上述第1晶體管的浮動(dòng)?xùn)懦槌鲭娮訒r(shí)輸出脈沖信號(hào)的第2脈沖發(fā)生電路；接受來自上述第2脈沖發(fā)生電路的脈沖信號(hào)、使該脈沖信號(hào)延遲作為第4延遲信號(hào)輸出的第4延遲電路；接受來自上述第4延遲電路的第4延遲信號(hào)、使該第4延遲信號(hào)延遲作為第5延遲信號(hào)輸出的第5延遲電路；接受來自上述第4延遲電路的第4延遲信號(hào)、使上述控制字線的電位變化到規(guī)定的電壓的控制字線驅(qū)動(dòng)電路；以及接受來自上述第5延遲電路的第5延遲信號(hào)、使上述阱的電位變化到規(guī)定的電壓的阱驅(qū)動(dòng)電路。
根據(jù)與本發(fā)明2相關(guān)的半導(dǎo)體存儲(chǔ)器，當(dāng)從半導(dǎo)體存儲(chǔ)元件的浮動(dòng)?xùn)懦槌鲭娮訒r(shí)，能夠抑制對(duì)隧道氧化膜施加峰值電場(chǎng)那樣的過剩的電場(chǎng)。因此，防止隧道氧化膜的損壞，能夠防止重寫次數(shù)的減少或數(shù)據(jù)保持特性的降低。進(jìn)而能夠提高可靠性。
還有，本發(fā)明3的發(fā)明是在本發(fā)明1或者本發(fā)明2的任何一項(xiàng)所述的半導(dǎo)體存儲(chǔ)器中，上述第2晶體管的柵與形成上述第1晶體管的浮動(dòng)?xùn)诺耐瑫r(shí)形成，是由與該浮動(dòng)?xùn)畔嗤牟季€層構(gòu)成的第1柵布線層。
還有，本發(fā)明4的發(fā)明是在本發(fā)明1或者本發(fā)明2的任何一項(xiàng)所述的半導(dǎo)體存儲(chǔ)器中，上述第2晶體管的柵是將與上述第1晶體管的浮動(dòng)?xùn)诺男纬赏瑫r(shí)形成、由與該浮動(dòng)?xùn)畔嗤牟季€層構(gòu)成的第1柵布線層和與上述第1晶體管的控制柵的形成同時(shí)形成、由與該控制柵相同的布線層構(gòu)成的第2柵布線層連接而成。
還有，為了解決上述課題本發(fā)明5所述的向半導(dǎo)體存儲(chǔ)元件的電壓施加方法是包含具有隧道氧化膜、浮動(dòng)?xùn)拧⒙?、連接在源線上的源、連接在控制字線上的控制柵、形成在阱上的第1晶體管和具有連接在數(shù)據(jù)線上的漏、源、連接在選擇字線上的柵、形成在上述阱上的第2晶體管，將上述第1晶體管的漏和上述第2晶體管的源連接起來的向半導(dǎo)體存儲(chǔ)元件的電壓施加方法，具備當(dāng)在上述第1晶體管的浮動(dòng)?xùn)派献⑷腚娮訒r(shí)，使上述控制字線的電位變化到規(guī)定的電壓的第1步驟；當(dāng)由上述第1步驟使控制字線的電位變化到規(guī)定的電壓后，使上述阱的電位變化到規(guī)定的電壓的第2步驟；以及當(dāng)由上述第2步驟使阱的電位變化到規(guī)定的電壓后，使上述源線的電位變化到規(guī)定的電壓的第3步驟。
根據(jù)與本發(fā)明5相關(guān)的向半導(dǎo)體存儲(chǔ)元件施加電壓的方法，當(dāng)在半導(dǎo)體存儲(chǔ)元件的浮動(dòng)?xùn)派献⑷腚娮訒r(shí)，能夠抑制對(duì)隧道氧化膜施加峰值電場(chǎng)那樣的過剩的電場(chǎng)。因此，防止隧道氧化膜的損壞，能夠防止重寫次數(shù)減少或數(shù)據(jù)保持特性的降低。進(jìn)而能夠提高可靠性。
還有，本發(fā)明6的發(fā)明的向半導(dǎo)體存儲(chǔ)元件的電壓施加方法是包含具有隧道氧化膜、浮動(dòng)?xùn)?、漏、連接在源線上的源、連接在控制字線上的控制柵、形成在阱上的第1晶體管和具有連接在數(shù)據(jù)線上的漏、源、連接在選擇字線上的柵、形成在上述阱上的第2晶體管，將上述第1晶體管的漏和上述第2晶體管的源連接起來的向半導(dǎo)體存儲(chǔ)元件的電壓施加方法，當(dāng)從上述第1晶體管的浮動(dòng)?xùn)懦槌鲭娮訒r(shí)，具備使上述控制字線的電位變化到規(guī)定的電壓的第4步驟和由上述第4步驟使控制字線的電位變化到規(guī)定的電壓后使上述阱的電位變化到規(guī)定的電壓的第5步驟。
根據(jù)與本發(fā)明6相關(guān)的向半導(dǎo)體存儲(chǔ)元件的電壓施加方法，當(dāng)從半導(dǎo)體存儲(chǔ)元件的浮動(dòng)?xùn)懦槌鲭娮訒r(shí)，能夠抑制對(duì)隧道氧化膜施加峰值電場(chǎng)那樣的過剩的電場(chǎng)。因此，能夠防止隧道氧化膜的損壞，防止重寫次數(shù)的減少或數(shù)據(jù)保持特性的降低。進(jìn)而能夠提高可靠性。
圖2是示出用于使存儲(chǔ)單元10動(dòng)作的電路構(gòu)成例。
圖3是寫入數(shù)據(jù)情況下的定時(shí)控制電路202A的方框圖。
圖4是示出數(shù)據(jù)寫入情況下的各信號(hào)線的動(dòng)作定時(shí)和極性圖。
圖5是擦除數(shù)據(jù)情況下的定時(shí)控制電路202B的方框圖。
圖6是示出擦除數(shù)據(jù)情況下的各信號(hào)線的動(dòng)作定時(shí)和極性圖。
圖7是與本發(fā)明的一實(shí)施方式相關(guān)的存儲(chǔ)單元10A部分的剖面圖。
圖8是在現(xiàn)有例中的存儲(chǔ)單元80的說明圖。
圖9是示出使存儲(chǔ)單元80動(dòng)作的電路構(gòu)成例圖。
圖10是在寫入數(shù)據(jù)情況下的現(xiàn)有的定時(shí)控制電路902A的方框圖。
圖11是在擦除數(shù)據(jù)情況下的定時(shí)控制電路902B的方框圖。
圖12是示出在現(xiàn)有例中的數(shù)據(jù)寫入情況下的各信號(hào)線的動(dòng)作定時(shí)和極性圖。
圖13是示出在現(xiàn)有例中的擦除數(shù)據(jù)情況下的各信號(hào)線的動(dòng)作定時(shí)和極性圖。
符號(hào)說明10、10A存儲(chǔ)單元 101浮動(dòng)?xùn)?02隧道氧化膜104控制柵105柵106 P阱107源108漏
110 N阱 202、202A、202B定時(shí)控制電路203數(shù)據(jù)線選擇·驅(qū)動(dòng)電路 204選擇字線選擇·驅(qū)動(dòng)電路205控制字線選擇·驅(qū)動(dòng)電路(控制字線驅(qū)動(dòng)電路)206源線選擇·驅(qū)動(dòng)電路(源線驅(qū)動(dòng)電路)207阱驅(qū)動(dòng)電路301、501脈沖發(fā)生電路302、303、304、502、503延遲電路701與浮動(dòng)?xùn)?01相同的布線層(第1柵布線層)702與控制柵相同的布線層(第2柵布線層)S1、S5脈沖信號(hào) S2延遲信號(hào)(第1延遲信號(hào))S3延遲信號(hào)(第2延遲信號(hào) S4延遲信號(hào)(第3延遲信號(hào))S6延遲信號(hào)(第4延遲信號(hào) S7延遲信號(hào)(第5延遲信號(hào))
圖1是與本發(fā)明的一實(shí)施方式相關(guān)的半導(dǎo)體存儲(chǔ)器的一例，是示出用2個(gè)晶體管(與第1及第2晶體管對(duì)應(yīng))構(gòu)成的1位的存儲(chǔ)單元(半導(dǎo)體存儲(chǔ)元件)10部分的剖面圖。
圖1所示的存儲(chǔ)單元10具有浮動(dòng)?xùn)?01、隧道氧化膜102、ONO等的層間膜103、連接在控制字線上的控制柵104、連接在選擇字線上的柵105、P阱106、連接在源線上的源107、連接在數(shù)據(jù)線上的漏108、薄的N型擴(kuò)散層109、以及N阱110。
圖2是示出使圖1所示的存儲(chǔ)單元10動(dòng)作的電路的構(gòu)成例。
圖2所示的電路具有用于產(chǎn)生規(guī)定的正負(fù)的電壓的電源電路201、用于控制施加規(guī)定的電壓的定時(shí)的定時(shí)控制電路202、用于選擇驅(qū)動(dòng)數(shù)據(jù)線的數(shù)據(jù)線選擇·區(qū)動(dòng)電路203、用于選擇驅(qū)動(dòng)選擇字線的選擇字線選擇·區(qū)動(dòng)電路204、用于選擇驅(qū)動(dòng)控制字線的控制字線選擇·驅(qū)動(dòng)電路205(對(duì)應(yīng)控制字線驅(qū)動(dòng)電路)、用于選擇驅(qū)動(dòng)源線的源線選擇·驅(qū)動(dòng)電路206對(duì)應(yīng)源線驅(qū)動(dòng)電路)、以及用于驅(qū)動(dòng)阱的阱驅(qū)動(dòng)電路207。此外，由于充電阱的電容阱驅(qū)動(dòng)電路的驅(qū)動(dòng)能力抑制在低能力。
以下，分別說明數(shù)據(jù)寫入的情況和擦除數(shù)據(jù)的情況。
(數(shù)據(jù)寫入)圖3是示出定時(shí)控制電路202、特別是在數(shù)據(jù)寫入情況下使用的定時(shí)控制電路202A的結(jié)構(gòu)的方框圖。
圖3所示的定時(shí)控制電路202A具有從基本時(shí)鐘產(chǎn)生規(guī)定的寫入脈沖信號(hào)S1的脈沖發(fā)生電路301(與第1脈沖發(fā)生電路對(duì)應(yīng))和輸出用于當(dāng)上述各驅(qū)動(dòng)電路205、207及206的起動(dòng)時(shí)給予各自規(guī)定的延遲的延遲信號(hào)的延遲電路302、303、及304。還有，如圖3所示，控制字線選擇驅(qū)動(dòng)電路205連接在定時(shí)控制電路202A上，使之接受來自延遲電路302的延遲信號(hào)S2(與第1延遲信號(hào)對(duì)應(yīng))，阱驅(qū)動(dòng)電路207連接在定時(shí)控制電路202A上，使之接受來自延遲電路303的延遲信號(hào)S3(與第2延遲信號(hào)對(duì)應(yīng))，源線選擇驅(qū)動(dòng)電路206連接在定時(shí)控制電路202A上，使之接受來自延遲電路304的延遲信號(hào)S4(與第3延遲信號(hào)對(duì)應(yīng))。因此，由圖3所示的定時(shí)控制電路202A，與圖10所示的現(xiàn)有的定時(shí)控制電路902A的情況相比，控制字線選擇驅(qū)動(dòng)電路205和阱驅(qū)動(dòng)電路207的起動(dòng)開始順序相反。
當(dāng)數(shù)據(jù)寫入時(shí)，首先，接受了延遲信號(hào)S2的控制字線選擇驅(qū)動(dòng)電路205從寫入脈沖信號(hào)S1經(jīng)過規(guī)定的延遲后動(dòng)作，在控制字線上施加規(guī)定的電壓使它的電位變化。而且，接受了延遲信號(hào)S3的阱驅(qū)動(dòng)電路207從那時(shí)開始經(jīng)過規(guī)定的延遲后動(dòng)作，在P阱106上施加規(guī)定的電壓使它的電位變化。進(jìn)而，接受了延遲信號(hào)S4的源線選擇驅(qū)動(dòng)電路206從那時(shí)起進(jìn)而再經(jīng)過規(guī)定的延遲后動(dòng)作，在源線上施加規(guī)定的電壓使它的電位變化。這樣，實(shí)行向存儲(chǔ)單元10的數(shù)據(jù)的寫入。
圖4是示出當(dāng)在存儲(chǔ)單元10上寫入數(shù)據(jù)的情況下，即通過隧道氧化膜102在浮動(dòng)?xùn)?01上注入電子情況下的各信號(hào)線的動(dòng)作定時(shí)和極性。此外，同圖也示出了在數(shù)據(jù)寫入的情況下的向存儲(chǔ)單元10的電壓施加順序。
首先，最初在時(shí)刻4a所示點(diǎn)上在控制字線上施加正電位使它的電位變化(與第1步驟對(duì)應(yīng))，接著在時(shí)刻4b所示點(diǎn)上在P阱106上施加負(fù)電位使它的電位變化(與第2步驟對(duì)應(yīng))，然后在時(shí)刻4c所示點(diǎn)上在源線上施加負(fù)電位使它的電位變化(與第30步驟對(duì)應(yīng))。此外，這時(shí)的選擇字線維持0V不變。
采用該寫入方法時(shí)，如圖4所示，由于P阱106的充電需要時(shí)間隧道氧化膜102的電場(chǎng)也緩慢地增加，不發(fā)生圖12的現(xiàn)有例所示那樣的峰值電場(chǎng)。此外，由于在這期間也進(jìn)行向浮動(dòng)?xùn)?01的電子的注入，寫入周期時(shí)間不增加。
還有，在圖4中，雖然P阱106的電位的變化開始時(shí)刻(4b)和源線的電位的變化開始時(shí)刻(4C)之間存在時(shí)間差，但是即使在P阱106及源線的電位同時(shí)變化的情況下，本發(fā)明也能同樣地實(shí)施。
(數(shù)據(jù)的擦除)圖5是示出定時(shí)控制電路202、特別是在擦除數(shù)據(jù)的情況下使用的定時(shí)控制電路202B的結(jié)構(gòu)的方框圖。
圖5所示的定時(shí)控制電路202B具有從基本時(shí)鐘生成規(guī)定的擦除脈沖信號(hào)S5的脈沖發(fā)生電路501(與第2脈沖發(fā)生電路對(duì)應(yīng))和輸出用于在上述各驅(qū)動(dòng)電路205及207的起動(dòng)時(shí)給予各自規(guī)定的延遲的延遲信號(hào)的延遲電路502及503。還有，如圖5所示控制字線選擇驅(qū)動(dòng)電路205連接在定時(shí)控制電路202B上，使之接受來自延遲電路502的延遲信號(hào)S6(與第4延遲信號(hào)對(duì)應(yīng))，阱驅(qū)動(dòng)電路207連接在定時(shí)控制電路202B上使之接受來自延遲電路503的延遲信號(hào)S7(與第5延遲信號(hào)對(duì)應(yīng))。因此，由圖5所示的定時(shí)控制電路202B與圖11所示的現(xiàn)有的定時(shí)控制電路902B的情況相比較時(shí)，控制字線選擇驅(qū)動(dòng)電路205和阱驅(qū)動(dòng)電路207的起動(dòng)開始順序相反。
數(shù)據(jù)擦除時(shí)，首先，接受了延遲信號(hào)S6的控制字線的選擇驅(qū)動(dòng)電路205從擦除脈沖經(jīng)規(guī)定的延遲后動(dòng)作，在控制字線上施加規(guī)定的電壓使它的電位變化。而且，接受了延遲信號(hào)S7的阱驅(qū)動(dòng)電路207然后經(jīng)規(guī)定的延遲后動(dòng)作，在P阱106上施加規(guī)定的電壓使它的電位變化。這樣，實(shí)行存儲(chǔ)單元10的數(shù)據(jù)的擦除。
圖6是示出在擦除存儲(chǔ)單元的數(shù)據(jù)的情況下，即從浮動(dòng)?xùn)?01抽出電子的情況下的各信號(hào)線的動(dòng)作定時(shí)和極性圖。此外，同圖也示出向擦除數(shù)據(jù)情況下的存儲(chǔ)單元10的電壓施加順序。
首先，最初在時(shí)刻6a所示的點(diǎn)上在控制字線上施加負(fù)電位使它的電位變化(與第4步驟對(duì)應(yīng))，然后在時(shí)刻6b所示的點(diǎn)上在P阱106上施加正電位使它的電位變化(與第5步驟對(duì)應(yīng))。此外，這時(shí)的數(shù)據(jù)線和源線是斷開的，選擇字線維持電源電位不變。
根據(jù)該擦除方法，如圖6所示，由于P阱106的放電需要時(shí)間隧道氧化膜102的電場(chǎng)也緩慢地減少，不發(fā)生圖13的現(xiàn)有例所示那樣的峰值電場(chǎng)。此外，由于在這期間也進(jìn)行從浮動(dòng)?xùn)?01的電子的抽出，擦除周期時(shí)間不增加。
如上所述，根據(jù)向與本實(shí)施方式相關(guān)的半導(dǎo)體存儲(chǔ)器及存儲(chǔ)單元10的電壓施加方法，具有如下的作用。首先，在寫入數(shù)據(jù)的情況下，即在存儲(chǔ)單元10中的浮動(dòng)?xùn)?01注入電子時(shí)，能夠抑制對(duì)隧道氧化膜102施加峰值電場(chǎng)那樣的過剩的電場(chǎng)。因此，防止隧道氧化膜102的損壞，能夠在不增加芯片尺寸的情況下防止重寫次數(shù)的減少或數(shù)據(jù)保持特性的降低，進(jìn)而能夠提高可靠性。還有，當(dāng)擦除數(shù)據(jù)的情況下，即從浮動(dòng)?xùn)?01抽出電子時(shí)，能夠抑制對(duì)隧道氧化膜102施加峰值電場(chǎng)那樣的過剩的電場(chǎng)。因此，防止隧道氧化膜102的損壞，能夠在不增加芯片尺寸的情況下防止重寫次數(shù)的減少或數(shù)據(jù)保持特性的降低，進(jìn)而提高可靠性。
此外，在以上敘述中，將數(shù)據(jù)寫入情況作為向浮動(dòng)?xùn)?01注入電子的情況，還有相反地將擦除數(shù)據(jù)的情況作為從浮動(dòng)?xùn)?01抽出電子的情況進(jìn)行了說明。但是，將數(shù)據(jù)寫入作為從浮動(dòng)?xùn)?01抽出電子，將數(shù)據(jù)擦除作為向浮動(dòng)?xùn)?01注入電子沒有任何不良情況產(chǎn)生。
還有，由于延遲電路302及延遲電路502也能夠包含在各自的控制字線選擇驅(qū)動(dòng)電路205中，也能夠?qū)⑵涫÷詷?gòu)成電路。那種情況下，脈沖信號(hào)S1和延遲信號(hào)S2相同，還有脈沖信號(hào)S5和延遲信號(hào)S6也相同。
(變形例)圖7是與本實(shí)施方式的變形例相關(guān)的半導(dǎo)體存儲(chǔ)器的一例，是示出用2個(gè)晶體管構(gòu)成的1位的存儲(chǔ)單元10A部的剖面圖。
圖7所示的存儲(chǔ)單元10A具有浮動(dòng)?xùn)?01、隧道氧化膜102、ONO等層間膜103、連接在控制字線上的控制柵104、P阱106、連接在源線上的源107、連接在數(shù)據(jù)線上的漏108、薄的N型擴(kuò)散層109以及N阱110。再加上進(jìn)而具有的布線層701(與第1柵布線層對(duì)應(yīng))及布線層702(與第2柵布線層對(duì)應(yīng))。
布線層701具有與浮動(dòng)?xùn)?01具有的布線層同樣的布線層。還有，布線層702具有與控制柵104具有的布線層同樣的布線層。此外，布線層701、702與形成各自的浮動(dòng)?xùn)?01、控制柵104的同時(shí)形成。
由這樣的布線層701和布線層702的相互的連接，能夠?qū)⒉季€層701作為柵(選擇字線)使用。
由此，如果將位于上部的金屬布線(未圖示)和布線層701、布線層702連接，圖7所示的存儲(chǔ)單元10A能夠起到與圖1所示的存儲(chǔ)單元10相同的作用。
還有，如果不是將布線層701和布線層702相互連接，即使僅僅將位于上部的金屬布線層(未圖示)和布線層701連接，當(dāng)然，圖7所示的存儲(chǔ)單元10A也能起到與圖1所示的存儲(chǔ)單元10同樣的作用。
(發(fā)明的效果)如上所述，根據(jù)與本發(fā)明相關(guān)的半導(dǎo)體存儲(chǔ)器，當(dāng)將電子注入半導(dǎo)體存儲(chǔ)元件的浮動(dòng)?xùn)派蠒r(shí)，能夠抑制向隧道氧化膜施加過剩的電場(chǎng)。因此，防止隧道氧化膜的損壞，能夠在不增加芯片尺寸的情況下防止重寫次數(shù)的減少或數(shù)據(jù)保持特性的降低。進(jìn)而提高對(duì)本發(fā)明的半導(dǎo)體存儲(chǔ)器的可靠性，增加非易失性存儲(chǔ)器在各種用途中的使用等，在產(chǎn)業(yè)上的效果極大。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器，其特征在于具備形成在阱上的、包含第1晶體管和第2晶體管的半導(dǎo)體存儲(chǔ)元件；所述第1晶體管具有隧道氧化膜、浮動(dòng)?xùn)拧⒙?、連接在源線上的源、以及連接在控制字線上的控制柵；所述第2晶體管具有連接在數(shù)據(jù)線上的漏、源和連接在選擇字線上的柵；所述第1晶體管的漏和所述第2晶體管的源連接，進(jìn)而具備當(dāng)在所述第1晶體管的浮動(dòng)?xùn)派献⑷腚娮訒r(shí)，輸出脈沖信號(hào)的第1脈沖發(fā)生電路；接受來自所述第1脈沖發(fā)生電路的脈沖信號(hào)，使該脈沖信號(hào)延遲作為第1延遲信號(hào)輸出的第1延遲電路；接受來自所述第1延遲電路的第1延遲信號(hào)、使該第1延遲信號(hào)延遲作為第2延遲信號(hào)輸出的第2延遲電路；接受來自所述第2延遲電路的第2延遲信號(hào)、使該第2延遲信號(hào)延遲作為第3延遲信號(hào)輸出的第3延遲電路；接受來自所述第1延遲電路的第1延遲信號(hào)、使所述控制字線的電位變化到規(guī)定的電壓的控制字線驅(qū)動(dòng)電路；接受來自所述第2延遲電路的第2延遲信號(hào)、使所述阱的電位變化到規(guī)定的電壓的阱驅(qū)動(dòng)電路；以及接受來自所述第3延遲電路的第3延遲信號(hào)、使所述源線的電位變化到規(guī)定的電壓的源線驅(qū)動(dòng)電路。
2.一種半導(dǎo)體存儲(chǔ)器，其特征在于具備形成在阱上的、包含第1晶體管和第2晶體管的半導(dǎo)體存儲(chǔ)元件；所述第1晶體管具有隧道氧化膜、浮動(dòng)?xùn)?、漏、連接在源線上的源、以及連接在控制字線上的控制柵；所述第2晶體管具有連接在數(shù)據(jù)線上的漏、源、以及連接在選擇字線上的柵；所述第1晶體管的漏和所述第2晶體管的源連接，進(jìn)而具備當(dāng)從所述第1晶體管的浮動(dòng)?xùn)派铣槌鲭娮訒r(shí)，輸出脈沖信號(hào)的第2脈沖發(fā)生電路；接受來自所述第2脈沖發(fā)生電路的脈沖信號(hào)，使該脈沖信號(hào)延遲作為第4延遲信號(hào)輸出的第4延遲電路；接受來自所述第4延遲電路的第4延遲信號(hào)、使該第4延遲信號(hào)延遲作為第5延遲信號(hào)輸出的第5延遲電路；接受來自所述第4延遲電路的第4延遲信號(hào)、使所述控制字線的電位變化到規(guī)定的電壓的控制字線驅(qū)動(dòng)電路；接受來自所述第5延遲電路的第5延遲信號(hào)、使所述阱的電位變化到規(guī)定的電壓的阱驅(qū)動(dòng)電路。
3.根據(jù)權(quán)利要求1或者權(quán)利要求2的任何一項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其特征在于所述第2晶體管的柵是與所述第1晶體管的浮動(dòng)?xùn)诺男纬赏瑫r(shí)形成、由與該浮動(dòng)?xùn)畔嗤牟季€層構(gòu)成的第1柵布線層。
4.根據(jù)權(quán)利要求1或者權(quán)利要求2的任何一項(xiàng)所述的半導(dǎo)體存儲(chǔ)器，其特征在于所述第2晶體管的柵是將與所述第1晶體管的浮動(dòng)?xùn)诺男纬赏瑫r(shí)形成、由與該浮動(dòng)?xùn)畔嗤牟季€層構(gòu)成的第1柵布線層和與所述第1晶體管的控制柵的形成同時(shí)形成、由與該控制柵相同的布線層構(gòu)成的第2柵布線層連接而成。
5.一種向半導(dǎo)體存儲(chǔ)元件施加電壓的方法，是包含具有隧道氧化膜、浮動(dòng)?xùn)拧⒙?、連接在源線上的源、連接在控制字線上的控制柵、形成在阱上的第1晶體管和具有連接在數(shù)據(jù)線上的漏、源、連接在選擇字線上的柵、形成在所述阱上的第2晶體管，將所述第1晶體管的漏和所述第2晶體管的源連接起來的向半導(dǎo)體存儲(chǔ)元件的電壓施加方法，其特征在于具備當(dāng)在所述第1晶體管的浮動(dòng)?xùn)派献⑷腚娮訒r(shí)，使所述控制字線的電位變化到規(guī)定的電壓的第1步驟；當(dāng)由所述第1步驟使控制字線的電位變化到規(guī)定的電壓后，使所述阱的電位變化到規(guī)定的電壓的第2步驟；以及當(dāng)由所述第2步驟使阱的電位變化到規(guī)定的電壓后，使所述源線的電位變化到規(guī)定的電壓的第3步驟。
6.一種向半導(dǎo)體存儲(chǔ)元件施加電壓的方法，是包含具有隧道氧化膜、浮動(dòng)?xùn)?、漏、連接在源線上的源、連接在控制字線上的控制柵、形成在阱上的第1晶體管和具有連接在數(shù)據(jù)線上的漏、源、連接在選擇字線上的柵、形成在所述阱上的第2晶體管，將所述第1晶體管的漏和所述第2晶體管的源連接起來的向半導(dǎo)體存儲(chǔ)元件的電壓施加方法，其特征在于具備當(dāng)從所述第1晶體管的浮動(dòng)?xùn)懦槌鲭娮訒r(shí)，使所述控制字線的電位變化到規(guī)定的電壓的第4步驟；以及當(dāng)由所述第4步驟使控制字線的電位變化到規(guī)定的電壓后，使所述阱的電位變化到規(guī)定的電壓的第5步驟。
全文摘要
本發(fā)明提供能夠防止在隧道氧化膜上施加峰值電場(chǎng)，防止重寫次數(shù)減少或數(shù)據(jù)保持特性降低的半導(dǎo)體存儲(chǔ)器及向半導(dǎo)體存儲(chǔ)元件施加電壓的方法。本發(fā)明的半導(dǎo)體存儲(chǔ)器具備存儲(chǔ)單元(10)和控制字線選擇驅(qū)動(dòng)電路(205)、阱驅(qū)動(dòng)電路(207)和源線選擇驅(qū)動(dòng)電路(206)、當(dāng)在存儲(chǔ)單元(10)中的浮動(dòng)?xùn)?101)上注入電子時(shí)輸出脈沖信號(hào)(S1)的脈沖發(fā)生電路(301)、延遲電路(302)、延遲電路(303)和延遲電路(304)。而且，控制字線選擇驅(qū)動(dòng)電路(205)接受來自延遲電路(302)的延遲信號(hào)(S2)使控制字線的電位變化，阱驅(qū)動(dòng)電路(207)接受來自延遲電路(303)的延遲信號(hào)(S3)使阱的電位變化，源線選擇驅(qū)動(dòng)電路(206)接受來自延遲電路(304)的延遲信號(hào)(S4)使源線的電位變化。
文檔編號(hào)H01L21/70GK1449048SQ03107528
公開日2003年10月15日 申請(qǐng)日期2003年3月26日 優(yōu)先權(quán)日2002年3月26日
發(fā)明者茶谷茂雄, 松浦正則 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社