專利名稱：一種高介電柵堆層結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導體集成電路制造工藝技術(shù)領(lǐng)域，具體涉及到一種高介電柵的堆層結(jié)構(gòu)(high-k stack)。
介電常數(shù)遠高于SiO2(kox)的柵介質(zhì)能夠?qū)崿F(xiàn)與SiO2等價且薄的電學厚度(teq)，尤其是高介電柵介質(zhì)的物理厚度(tphys)大于SiO2(tox)teq＝(kox/k)*tphys用高介電常數(shù)材料替代SiO2不是一件簡單的事，其材料內(nèi)部和界面性能必須與SiO2相比擬，并且器件性能有明顯的改善。材料的基本特性，如與硅襯底相關(guān)的熱力學穩(wěn)定性，微電子加工過程中各種熱處理條件下的穩(wěn)定性，低擴散系數(shù)，熱膨脹(與硅)匹配，這些都是一些重要的鑒定參數(shù)。
人們首先想到的是氮化硅。對SiO2和與之密切相關(guān)的SiON而言，界面陷阱和體內(nèi)陷阱通常是1010cm-2eV-1和1010cm-2數(shù)量級，電荷誘捕(traps)和柵介質(zhì)的可靠性是非常重要的考慮因素；與硅有關(guān)的熱穩(wěn)定性也是一個重要的考慮因素，因為高溫退火通常用于源漏和多晶硅的摻雜激活。有關(guān)文獻報道了先氧化硅后氮化硅柵介質(zhì)結(jié)構(gòu)，采用爐子生長(LPCVD)，并先后在氨氣(NH3)和笑氣(N2O)中退火(800-1000℃)，其結(jié)果令人鼓舞。生產(chǎn)上的可行性---即低的漏電流，硼穿透的抑制，可比擬的載流子遷移率，是顯而易見的。對等價氧化物厚度為1.4nm的CVD氮化硅而言，其漏電流小兩個數(shù)量級。硼的穿透完全被氧化硅上的氮化物所抑制。優(yōu)化后的遷移率可達熱氧化硅的值，從而使飽和電流也與熱氧化硅可比。然而氮化物的介電常數(shù)不夠高(K~8)，對SiO2等價電學厚度＜1nm的器件而言不能勝任，所以還需尋求更高介電常數(shù)的柵介質(zhì)材料。
有人預(yù)言許多二元和三元氧化物與硅接觸是熱穩(wěn)定的，但最近對高介電常數(shù)柵絕緣層的研究主要集中在二元金屬氧化物如Ta2O5，TiO2，ZrO2，HfO2，Y2O3，La2O3，Al2O3，andGd2O3和它們的硅化物。這些材料的介電常數(shù)通常在10～40范圍內(nèi)，比SiO2高3～10。實驗證明，與同樣電學厚度的SiO2相比，高介電柵的漏電流可減小103倍至106倍；但由于漏區(qū)二維邊緣電場可穿過厚的高介電柵，所以限制了高介電柵帶來的好處。漏邊緣場降低了源-溝道勢壘，從而降低了閾值或開啟電壓；其原理與熟知的漏誘導勢壘(DIBL)降低相似，即漏電場通過硅襯底耦合調(diào)制了源-溝道勢壘。因此，高介電材料的使用必須與電學厚度的減少同時考慮；大的硅-柵介質(zhì)勢壘高度是人們所希望的，因為通過柵的直接隧穿電流與此勢壘高度成指數(shù)式依賴關(guān)系(冪數(shù)為勢壘高度的平方根)。另外，發(fā)射進入柵絕緣層的熱載流子也與此勢壘高度有關(guān)。因此，高介電柵不僅要具有寬帶隙，而且也要具有較高勢壘高度的能帶組合。Al2O3可能是與SiO2在帶隙和能帶組合上相似的僅有的一種物質(zhì)。
人們對三種薄柵介質(zhì)做了如下實驗SiO2，Al2O3和具有界面層SiO2的ZrO2；這些介質(zhì)僅有幾個原子層厚，可用濺射(sputtering)、溶膠-凝膠(Sol-gel method)、物理氣相成積法(PVD)、金屬有機化學氣相淀積法(MOCVD)和原子層淀積法(ALCVD)。淀積膜均勻性不是一個重要問題，然而高介電材料的淀積與其它器件制作工藝的集成還需在幾個領(lǐng)域做進一步的研究。如果使用傳統(tǒng)的自對準多晶硅柵，柵介質(zhì)膜必須能忍受快速熱退火(RTAs)≥950℃，以便激活摻雜的多晶硅柵；在多晶硅柵CMOS工藝中，通常的熱處理造成潛在的問題，如在高介質(zhì)柵和硅襯底之間硅化物的形成和界面SiO2的出現(xiàn)。另外，穿過柵介質(zhì)的擴散(如硼、氧)是一個嚴重的問題；如果使用金屬柵極(用低溫工藝)，許多熱穩(wěn)定性問題可得到緩解。
綜上所述，單一的高介電柵材料可分為有兩大類一是界面問題---有些介電材料K值很高，但與硅接觸后有SiO2界面層生成(這是人們不希望看到的)，使得等價SiO2的厚度(teq)減少很多，換句話說，高介電材料的生長厚度相應(yīng)減少；另外，界面態(tài)/缺陷很多，導致載流子的遷移率大大降低；其二是K值偏低問題---有些介電材料如Al2O3界面特性與SiO2相似，但K值偏低，導致其物理厚度(tphys)大大減少，從而使隧穿電流增大。因此，單一的高介電柵材料很難滿足其要求，多層柵介質(zhì)的組合成為一種可行的方案。考慮到工藝上的可行性和高介電材料的優(yōu)缺點，人們通常在設(shè)計高介電柵堆結(jié)構(gòu)時針對兩種器件類型低功耗器件---要求穿過柵介質(zhì)的隧穿電流最小，待機功耗低；高性能器件---開啟電流大或開啟速度快，隧穿電流并不重要。
本發(fā)明設(shè)計的高介電柵堆層結(jié)構(gòu)，為Al2O3/M/Al2O3結(jié)構(gòu)，是一種三明治結(jié)構(gòu)。其中M為高介電材料Ta2O5或SrTiO3。這里的斜杠“/”表示兩種材料的層次區(qū)分。
本發(fā)明提出的上述三明治結(jié)構(gòu)適用于等效柵氧厚度≤1nm的MOS器件，為高介電柵介質(zhì)提供了一種可選方案。為了解決與硅的界面問題和能帶組合，本發(fā)明選用了Al2O3作為界面確定層。Al2O3的帶隙是8.8eV，介電常數(shù)～10，導帶偏移為2.8eV，價帶偏移量為4.9eV，與SiO2在帶隙和能帶組合上相似，唯一的缺點是介電常數(shù)偏低。因此，我們用介電常數(shù)較高的Ta2O5(k＝25)或介電常數(shù)很高的SrTiO3(k＞＞100)來提高整體的介電常數(shù)值。另外，采用金屬柵(單一或兩種金屬皆可，如W，WTi，WN，TiN，TiNi，Ta，TaN合金等)做電極，從而避免了多晶硅柵帶來的硼穿透問題(從多晶到柵氧)和高溫激活退火帶來的工藝集成問題。當然，選擇金屬電極必須考慮功函數(shù)的匹配問題。這里用介電常數(shù)較高的Ta2O5(k＝25)我們選擇了Ta或TaN作為金屬柵電極；用介電常數(shù)很高的SrTiO3(k＞＞100)我們選擇了TiN作為金屬柵電極。
本發(fā)明的高介電柵堆結(jié)構(gòu)(high-k stack)制備方法如下首先將硅片表面的自然SiO2去除，然后采用原子層生長法(ALCVD)或金屬有機氣相淀積法(MOCVD)或溶膠-凝膠法(Sel-gel)在表面氫化的硅片上依次生長Al2O3、Ta2O5高介電層、Al2O3覆蓋層；最后用低溫工藝淀積金屬柵Ta或TaN；或者采用Al2O3、SrTiO3高介電層、Al2O3三層結(jié)構(gòu)，首先將硅片表面的自然SiO2去除，然后采用原子層生長法(ALCVD)或金屬有機氣相淀積法(MOCVD)或溶膠-凝膠法(Sel-gel)在表面氫化的硅片上依次生長Al2O3、SrTiO3高介電層、Al2O3覆蓋層；最后用低溫工藝淀積金屬柵TiN。
上述的硅片表面自然氧化層SiO2用HF酸蒸汽除去，表面懸掛鍵被氫飽和，成為疏水性表面；上述的Al2O3及Al2O3覆蓋層的生長厚度為0.3nm～0.8nm；Al2O3及Al2O3覆蓋層的生長采用ALCVD或MOCVD工藝完成；上述的Ta2O5高介電層的生長厚度為1～4nm；上述的SrTiO高介電層的生長厚度為70～80nm；上述的Ta2O5或SrTiO高介電層的生長采用ALCVD或MOCVD或Sel-gel工藝完成；采用低溫工藝(＜600℃)PVD或CVD方法淀積金屬柵Ta或TaN或者TiN。
實現(xiàn)上述結(jié)構(gòu)的具體步驟如下先將硅片表面的自然SiO2去除；然后采用原子層生長法(ALCVD)或金屬有機氣相淀積法(MOCVD)或溶膠-凝膠法(Sel-gel)在表面氫化的硅片上依次生長Al2O3、Ta2O5高介電層或者SrTiO3高介電層、Al2O3覆蓋層；最后用低溫工藝淀積金屬柵Ta或TaN(Ta2O5)或者金屬柵(SrTiO3)TiN。
上述的硅片表面自然氧化層SiO2可用HF酸蒸汽除去，使表面懸掛鍵被氫飽和，成為疏水性表面；可用ALCVD或MOCVD工藝生長0.3nm~0.8nm的Al2O3，比如，用Al(CH3)3和水蒸氣淀積；可用ALCVD或MOCVD或Sel-gel生長1-4nm厚度的Ta2O5或者生長70～80nm厚度的SrTiO3，可根據(jù)等價柵氧厚度而調(diào)整，比如，用Ta(CH3)5和氧氣或臭氧淀積；可采用低溫工藝(＜600℃)PVD或CVD方法淀積金屬柵Ta或TaN或者TiN。
本發(fā)明可以有效減少柵隧穿電流和由于多晶硅耗盡引起的柵電容衰減，可實現(xiàn)較高的器件開啟頻率，同時又保證了低功耗；在IC制造工藝上相對簡單、方便，易于集成。
圖2表示高介電柵的三明治結(jié)構(gòu)，即Al2O3/Ta2O5/Al2O3結(jié)構(gòu)。高介電層Ta2O5或者SrTiO3放在兩層Al2O3中間，以提高整體介電常數(shù)。
附圖
標號1---硅襯底；2---Al2O3；3---金屬電極；4---Ta2O5或者SrTiO3；5---SiO2；6---多晶硅
權(quán)利要求
1.一種高介電柵堆層結(jié)構(gòu)，其特征在于采用Al2O3作為界面確定層和復(fù)蓋層，采用高介電材料M為中間層，構(gòu)成三明治結(jié)構(gòu)Al2O3/M/Al2O3，其中M采用Ta2O5或SrTiO3。
2.根據(jù)權(quán)利要求1所述的高介電柵堆層結(jié)構(gòu)，其特征在于當M為Ta2O5時，淀積金屬柵Ta或TaN作電極；M為SrTiO3時，淀積金屬柵TiN作電極。
3.根據(jù)權(quán)利要求1或2所述的高介電柵堆層結(jié)構(gòu)，其特征在于上述的Al2O3界面確定層及Al2O3覆蓋層的厚度為0.3nm～0.8nm。
4.根據(jù)權(quán)利要求1或2所述的高介電柵堆層結(jié)構(gòu)，其特征在于上述的Ta2O5高介電層的厚度為1～4nm。
5.根據(jù)權(quán)利要求1或2所述的高介電柵堆層結(jié)構(gòu)，其特征在于上述的SrTiO3高介電層的厚度為70～80nm。
6.根據(jù)權(quán)利要求1-5所述的高介電柵堆結(jié)構(gòu)的制備方法，其特征在于具體步驟如下先將硅片表面的自然SiO2去除，然后采用原子層生長法或金屬有機氣相淀積法或溶膠-凝膠法在表面氫化的硅片上依次生長Al2O3界面確定層、M高介電層、Al2O3覆蓋層；最后淀積金屬柵Ta或TaN，或TiN。
7.根據(jù)權(quán)利要求6所述的制備方法，其特征在于上述的硅片表面自然氧化層SiO2用HF酸蒸汽除去，表面懸掛鍵被氫飽和，成為疏水性表面。
8.根據(jù)權(quán)利要求6所述的制備方法，其特征在于在小于600℃的條件下采用PVD或CVD方法淀積金屬柵Ta或TaN，或TiN。
全文摘要
本發(fā)明屬于半導體集成電路制造工藝技術(shù)領(lǐng)域，具體涉及到一種高介電柵介質(zhì)的堆層結(jié)構(gòu)。隨著器件尺寸的不斷縮小，當柵氧厚度＜1.5nm時，穿過柵氧的漏電流太大，不得不尋求高介電材料來替代二氧化硅。然而，單一的高介電柵材料很難滿足其要求。本發(fā)明設(shè)計了一種柵介質(zhì)——三明治結(jié)構(gòu)，即Al
文檔編號H01L21/02GK1424744SQ0311470
公開日2003年6月18日 申請日期2003年1月2日 優(yōu)先權(quán)日2003年1月2日
發(fā)明者繆炳有, 徐小誠 申請人:上海華虹(集團)有限公司