專利名稱：整合鑲嵌制程于制造金屬-絕緣物-金屬型電容的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種制造金屬-絕緣物-金屬型(MIM)電容的方法，特別是有關(guān)于一種整合鑲嵌制程于制造金屬-絕緣物-金屬型電容的方法。
背景技術(shù)：
電容是今日的半導(dǎo)體集成電路中的關(guān)鍵組件，例如在混合信號(hào)電路、高頻電路、模擬及數(shù)字電路等。集成電路中典型的電容結(jié)構(gòu)包含有金屬-絕緣物-半導(dǎo)體型(metal-insulator-semiconductor，MIS)電容、PN接面電容、及復(fù)晶硅-絕緣物-復(fù)晶硅型(polysilicon-insulator-polysilicon，PIP)電容。這些電容中包含至少一硅層來(lái)作為一電容電極。在上述的電路中，需具備高效能高速度電容、低串聯(lián)電阻、及低功率損耗。然而，使用硅層作為電容的電極會(huì)具有較高的串聯(lián)電阻及在高頻電路中不穩(wěn)定的缺點(diǎn)。因此，發(fā)展出一種金屬-絕緣物-金屬型(metal-insulator-metal，MIM)電容以提供較低的串聯(lián)電阻。另外，為了具有高效能，現(xiàn)今的混合信號(hào)電路或高頻電路需利用銅雙鑲嵌制程。因而，有必要將電容的制作整合于雙鑲嵌制程的金屬化制程。
傳統(tǒng)上，銅制程整合于電容制程僅在于水平式(planar-type)電容。以下配合圖1a到圖1c說明習(xí)知的整合鑲嵌制程于制造MIM電容的方法。首先，請(qǐng)參照?qǐng)D1a，提供一半導(dǎo)體基底100，例如一半導(dǎo)體晶圓。一第一金屬層間介電層(intermetal dielectric，IMD)102是沉積于基底100上。其中，一銅下電極103及一下層銅導(dǎo)線層104是借由鑲嵌制程而形成于第一金屬層間介電層102中。之后，一電容介電層106及一金屬層108依序沉積于第一金屬層間介電層102上以制作MIM電容。接著，在金屬層108上圖復(fù)一光阻層110用以定義MIM電容的上電極。
接下來(lái)，請(qǐng)參照?qǐng)D1b，對(duì)光阻層110實(shí)施一微影程序以露出部分的金屬層108。接著，蝕刻未被光阻圖案層110a所覆蓋的金屬層108以露出電容介電層106。余留的金屬層108a是作為MIM電容的上電極。
最后，請(qǐng)參照?qǐng)D1c，在去除光阻圖案層110a之后即完成水平式MIM電容109的制造。接著，在上電極108a及電容介電層106上方沉積一第二金屬層間介電層112。以化學(xué)機(jī)械研磨(chemical mechanicalpolishing，CMP)平坦化第二金屬層間介電層112之后，借由微影蝕刻以在其中型成介層洞114及115而露出上電極108a及下層導(dǎo)線層104。然而，上電極108a與下層導(dǎo)線層104之間的高低落差造成介層洞114的深度不同于介層洞115。在上述情形中，非常難以精確控制介層洞的蝕刻。因此，上電極108a極易因過蝕刻而受到損害。再者，在上述MIM電容制造程序中，需要一道以上的微影程序因而增加制程步驟及制造成本。另外，受限于晶圓的利用空間，水平式電容無(wú)法提供較大的有效電極面積，導(dǎo)致無(wú)法在未來(lái)世代的高密度混合信號(hào)電路應(yīng)用中獲得較大的電容值。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種整合鑲嵌制程于制造金屬-絕緣物-金屬型(MIM)電容的方法，以在鑲嵌制程期間同時(shí)制作MIM電容及金屬插塞，借以減少制程步驟及節(jié)省制造成本。
本發(fā)明的另一目的在于提供一種整合鑲嵌制程于制造金屬-絕緣物-金屬型電容的方法，其借由形成冠狀(crown-type)MIM電容以避免在MIM電容及導(dǎo)線層上方形成不同深度的介層洞并增加其電容值。
根據(jù)上述的目的，本發(fā)明提供一種整合鑲嵌制程于制造金屬-絕緣物-金屬型電容的方法。首先，提供一基底，其表面嵌入有一下電極及一下層導(dǎo)線層。在基底上沉積一第一介電層，再在第一介電層中形成一第一開口以露出下電極以及形成一第二開口以露出下層導(dǎo)線層，其中第一開口寬度大于第二開口。接著，借由電化學(xué)電鍍?cè)诘谝婚_口內(nèi)表面形成一第一金屬層并填入第二開口。之后，在第一開口的第一金屬層上順應(yīng)性形成一電容介電層。再在第一開口中填入一第二金屬層以作為一上電極。接著，在第一介電層上方沉積一第二介電層，其中形成有一第三開口及一第四開口且分別位于第一開口及第二開口上方。最后，在第三開口及第四開口中填入一第三金屬層，以分別作為一上電極接觸區(qū)及一上層金屬層。
上述下電極、下層導(dǎo)線層、第一金屬層、以及第三金屬層可為一銅金屬層且被氮化鈦或氮化鉭等阻障材料所包圍。
再者，第二金屬層至少包括一氮化鈦層或一氮化鉭層。
再者，電容介電層可為一氮化硅層或一碳化硅層。


圖1a到圖1c是繪示出習(xí)知的整合鑲嵌制程于制造MIM電容的方法剖面示意圖；圖2a到圖2h是繪示出根據(jù)本發(fā)明實(shí)施例的整合鑲嵌制程于制造MIM電容的方法剖面示意圖。
圖號(hào)說明100-半導(dǎo)體基底；102-第一金屬層間介電層；
103-銅下電極； 104-下層銅導(dǎo)線層；106-電容介電層； 108-金屬層；108a-上電極；109-電容；110-光阻層； 110a-光阻圖案層；112-第二金屬層間介電層；114、115-介層洞；200-半導(dǎo)體基底； 202、206、218-金屬層間介電層；203-下電極； 204-下層導(dǎo)線層；207、219、221-鑲嵌溝槽；209-介層洞； 210、220-阻障層；210a、210b、220a、220b-余留的阻障層；212、216、222-金屬層；212a、212b、216a、222a、222b-余留的金屬層；214-介電層； 214a-余留的介電層；215-金屬插塞； 217-電容；223-上層導(dǎo)線層； 225-上電極接觸區(qū)。
具體實(shí)施例方式
以下配合圖2a到圖2h說明本發(fā)明實(shí)施例的整合鑲嵌制程于制造金屬-絕緣物-金屬型(MIM)電容的方法。
首先，請(qǐng)參照?qǐng)D2a，提供一半導(dǎo)體基底200，例如一硅晶圓。在本實(shí)施例中，基底200中包含不同的組件，例如晶體管、二極管、及其它習(xí)知的半導(dǎo)體組件(未繪示)。另外，此基底200同樣包含其它金屬內(nèi)聯(lián)機(jī)層。為了簡(jiǎn)化圖式，此處金繪示出一平整基底。接著，在基底200上方沉積一金屬層間介電層(IMD)202，其中嵌入有一下電極203及一下層導(dǎo)線層204。此金屬層間介電層202是由習(xí)知半導(dǎo)體制程中所使用的單一或多層介電材料所構(gòu)成。舉例而言，金屬層間介電層202可由二氧化硅、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、或摻雜氟的硅玻璃(FSG)、黑鉆石等低介電材料所構(gòu)成。下電極203及下層導(dǎo)線層204可由銅金屬所構(gòu)成且其被一阻障材料(未繪示)所包圍，例如鈦/氮化鈦(Ti/TiN)或鉭/氮化鉭(Ta/TaN)。
接著，在金屬層間介電層202沉積另一金屬層間介電層206。其可由二氧化硅、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、或摻雜氟的硅玻璃(FSG)、黑鉆石等低介電材料所構(gòu)成，且其較佳的厚度在4000到10000埃的范圍。
接下來(lái)，請(qǐng)參照?qǐng)D2b，借由一光阻罩幕層(未繪示)來(lái)蝕刻金屬層間介電層206，例如，使用傳統(tǒng)的反應(yīng)離子蝕刻(reactive ion etch，RIE)。在此步驟中形成了一鑲嵌溝槽207而露出下電極203以及形成一介層洞209而露出下層導(dǎo)線層204。在本發(fā)明中，鑲嵌溝槽207的寬度大于介層洞209。舉例而言，鑲嵌溝槽207的關(guān)鍵圖形尺寸(critical dimension，CD)約為5微米，而介層洞209約為0.2微米。
接下來(lái)，請(qǐng)參照?qǐng)D2c，借由習(xí)知沉積技術(shù)，例如化學(xué)氣相沉積(chemical vapor deposition，CVD)或物理氣相沉積(physical vapordeposition，PVD)，在金屬層間介電層206上以及鑲嵌溝槽207與介層洞209的內(nèi)表面順應(yīng)性形成一阻障層210。此阻障層210可由鈦/氮化鈦(Ti/TiN)或鉭/氮化鉭(Ta/TaN)所構(gòu)成，且其厚度在100到300埃的范圍。
接著，借由電化學(xué)電鍍(electrochemical plating，ECP)，在阻障層210上方順應(yīng)性形成一金屬層212，例如銅金屬層。在本發(fā)明中，此電鍍程序包含以下步驟借由PVD在阻障層210上方沉積一厚度約100到300埃范圍的銅晶種層(未繪示)。接著，借由ECP在銅晶種層上沉積一厚度約1000到8000埃范圍的銅金屬層212。由于介層洞209的寬度小于鑲嵌溝槽207，銅金屬層212會(huì)在上述沉積程序中完全填滿介層洞209，并順應(yīng)性地形成于鑲嵌溝槽207中的阻障層210上方，如圖2c所示。
接下來(lái)，請(qǐng)參照?qǐng)D2d，借由習(xí)知沉積技術(shù)，例如CVD，在金屬層212上方順應(yīng)性形成一介電層214。此介電層214可為一般使用的電容介電材料，例如氮化硅或碳化硅。此處，為了在后續(xù)制程中制造具有較大電容值的電容，需使用較薄的介電層214，例如其厚度在100到1000埃的范圍。
接著，借由習(xí)知沉積技術(shù)，例如CVD，在介電層214上方形成一金屬層216并完全填滿鑲嵌溝槽207，如圖2d所示。在本發(fā)明中，金屬層216可由鈦/氮化鈦(Ti/TiN)或鉭/氮化鉭(Ta/TaN)所構(gòu)成，且其厚度約在500埃。
接下來(lái)，請(qǐng)參照?qǐng)D2e，借由習(xí)知研磨技術(shù)，例如CMP，依序去除金屬層間介電層206上方多余的金屬層216、介電層214、金屬層212、及阻障層210。介層洞209中余留的金屬層212a及余留的阻障層210a是作為一金屬插塞215以與下層導(dǎo)線層204電性接觸。另外，鑲嵌溝槽207中余留的金屬層216a、余留的介電層214a、余留的金屬層212b、及余留的阻障層210b是與下電極203構(gòu)成一冠狀MIM電容217，其中余留的金屬層216a是作為一上電極且余留的介電層214a是作為一電容介電層。
接下來(lái)，請(qǐng)參照?qǐng)D2f，在金屬層間介電層206上方沉積另一金屬層間介電層218。較佳地，金屬層間介電層218的厚度在4000到10000埃的范圍。接著，借由一光阻罩幕層(未繪示)來(lái)蝕刻金屬層間介電層218，例如，使用RIE，以形成一鑲嵌溝槽219而露出介層洞209中的金屬插塞215以及形成一鑲嵌溝槽221而露出鑲嵌溝槽207中的MIM電容217。
接下來(lái)，請(qǐng)參照?qǐng)D2g，借由習(xí)知沉積技術(shù)，例如CVD、PVD、或ECP，在金屬層間介電層218上方形成一被阻障層220所包圍的金屬層222，并完全填滿鑲嵌溝槽219及221。在本發(fā)明中，此阻障層220可由鈦/氮化鈦(Ti/TiN)或鉭/氮化鉭(Ta/TaN)所構(gòu)成，且金屬層222可由銅金屬所構(gòu)成。
最后，請(qǐng)參照?qǐng)D2h，借由習(xí)知研磨技術(shù)，例如CMP，依序去除金屬層間介電層218上方多余的金屬層222及阻障層220。鑲嵌溝槽219中余留的金屬層222a及余留的阻障層220a是作為一上層導(dǎo)線層223，透過金屬插塞215而與下層導(dǎo)線層204電性接觸。另外，鑲嵌溝槽221中余留的金屬層222b及余留的阻障層220b是作為一上電極接觸區(qū)225。
相較于習(xí)知技術(shù)，本發(fā)明的冠狀電容可于鑲嵌制程期間與金屬插塞同時(shí)形成。因此，可有效簡(jiǎn)化制程。再者，本發(fā)明的MIM電容上電極不需額外微影步驟即可形成，因此可減少制造成本。另外，相較于習(xí)知的水平式MIM電容，本發(fā)明的冠狀電容提供較大的有效電極面積以獲得較大的電容值。再者，由于下電極與電容介電層的界面并無(wú)經(jīng)過CMP程序，因此可具有較佳的界面品質(zhì)。亦即，本發(fā)明的冠狀MIM電容具有較高的崩潰電壓及較低的界面漏電流。
權(quán)利要求
1.一種整合鑲嵌制程于制造金屬-絕緣物-金屬型電容的方法，至少包括下列步驟提供一基底，其表面嵌入有一下電極及一下層導(dǎo)線層；在該基底上沉積一第一介電層；在該第一介電層中形成一第一開口以露出該下電極以及形成一第二開口以露出該下層導(dǎo)線層，其中該第一開口寬度大于該第二開口；借由電化學(xué)電鍍?cè)谠摰谝婚_口內(nèi)表面形成一第一金屬層并填入該第二開口；在該第一開口的該第一金屬層上順應(yīng)性形成一電容介電層；以及在該第一開口中填入一第二金屬層以作為一上電極。
2.根據(jù)權(quán)利要求1所述的整合鑲嵌制程于制造金屬-絕緣物-金屬型電容的方法，更包括下列步驟在該第一介電層上方沉積一第二介電層；在該第二介電層中形成一第三開口及一第四開口且分別位于該第一開口及該第二開口上方；以及在該第三開口及該第四開口中填入一第三金屬層，以分別作為一上電極接觸區(qū)及一上層金屬層。
3.根據(jù)權(quán)利要求2所述的整合鑲嵌制程于制造金屬-絕緣物-金屬型電容的方法，其中該第二介電層是一金屬層間介電層。
4.根據(jù)權(quán)利要求2所述的整合鑲嵌制程于制造金屬-絕緣物-金屬型電容的方法，其中該第三金屬層是一銅金屬層且被一阻障材料所包圍。
5.根據(jù)權(quán)利要求1所述的整合鑲嵌制程于制造金屬-絕緣物-金屬型電容的方法，更包括在該第一介電層及該第一金屬層之間形成一阻障層。
6.根據(jù)權(quán)利要求1所述的整合鑲嵌制程于制造金屬-絕緣物-金屬型電容的方法，其中該第一金屬層是一銅金屬層。
7.根據(jù)權(quán)利要求6所述的整合鑲嵌制程于制造金屬-絕緣物-金屬型電容的方法，其中該金屬層的厚度在1000到8000埃的范圍。
8.根據(jù)權(quán)利要求1所述的整合鑲嵌制程于制造金屬-絕緣物-金屬型電容的方法，其中該電容介電層是一氮化硅層或一碳化硅層。
9.根據(jù)權(quán)利要求8所述的整合鑲嵌制程于制造金屬-絕緣物-金屬型電容的方法，其中該電容介電層的厚度在100到1000埃的范圍。
10.根據(jù)權(quán)利要求1所述的整合鑲嵌制程于制造金屬-絕緣物-金屬型電容的方法，其中該第二金屬層至少包括一氮化鈦層或一氮化鉭層。
全文摘要
本發(fā)明揭示一種整合鑲嵌制程于制造金屬－絕緣物－金屬型(metal－insulator－metal，MIM)電容的方法。首先，提供一基底，其表面嵌入有一下電極及一下層導(dǎo)線層。在基底上沉積一第一介電層，再在第一介電層中形成一第一開口以露出下電極以及形成一第二開口以露出下層導(dǎo)線層，其中第一開口寬度大于第二開口。接著，借由電化學(xué)電鍍?cè)诘谝婚_口內(nèi)表面形成一第一金屬層并填入第二開口。之后，在第一開口的第一金屬層上順應(yīng)性形成一電容介電層。最后，在第一開口中填入一第二金屬層以作為一上電極。
文檔編號(hào)H01L21/02GK1532911SQ0312074
公開日2004年9月29日 申請(qǐng)日期2003年3月19日 優(yōu)先權(quán)日2003年3月19日
發(fā)明者顧子琨 申請(qǐng)人:矽統(tǒng)科技股份有限公司