專利名稱：具有低電感且電感波動(dòng)小的高頻電感器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用在無(wú)線通信終端所用的射頻(RF)部件中的電感器，并尤其涉及一種電感值低并且電感波動(dòng)小的電感器。
背景技術(shù)：
目前市場(chǎng)上的無(wú)線通信終端緊湊、重量輕、耗電省并且其部件成本低。盡管如此，在制造高質(zhì)量無(wú)線通信終端中，首要考慮的是尺寸、能耗以及制造成本上的進(jìn)一步降低。
為此目的，無(wú)線通信終端的RF端口必須制造在一個(gè)芯片上。由此，減小構(gòu)成RF端口的電子器件的尺寸至關(guān)重要，尤其是，包含在芯片中的電感器的尺寸。另外，保持電感器穩(wěn)定性以及較高的Q值也很重要。
RF端口中使用的電感器主要為螺線電感器或接合線電感器(bondwireinductor)，如圖1所示，傳統(tǒng)的螺線電感器是通過(guò)將金屬導(dǎo)線在一平面上纏繞若干次而形成。
圖2是圖1所示的傳統(tǒng)螺線電感器的等效電路圖。參照?qǐng)D2，金屬導(dǎo)線18形成在傳統(tǒng)電感器的輸入端口10和輸出端口12之間。第一寄生電容22位于金屬導(dǎo)線18上。第二寄生電容24夾置于金屬導(dǎo)線18和襯底20之間。
傳統(tǒng)電感器的自諧振頻率(SRF)和Q值由于第一和第二寄生電容22和24而變小。尤其是，如果襯底20是硅襯底，經(jīng)由輸入端口10的信號(hào)輸入泄漏到襯底20上，這增大了襯底損耗。
接合線電感器由用于封裝襯底上的裸露芯片(未示出)的導(dǎo)線形成，并具有較大的Q值和較低的電感。然而，由于在封裝裸露芯片時(shí)接合線電感器占據(jù)較大的面積。并且，由于導(dǎo)線的形狀和長(zhǎng)度在形成接合線電感器的過(guò)程中會(huì)逐漸變化，因此，接合線電感器的電感也會(huì)逐漸變化。
在使用電感較低的電感器的情況下，雖然電感波動(dòng)很小，但電感波動(dòng)的影響會(huì)很大。無(wú)線通信終端的低噪聲放大器(LNA)對(duì)應(yīng)于這種情況。換句話說(shuō)，無(wú)線通信終端內(nèi)的LNA的輸入阻抗取決于第一晶體管的源極電感，且必須隨著頻率的增大而減小。例如，用在具有5.725～5.825GHz的無(wú)線LAN USII頻帶的LNA中的源極電感器主要為接合線電感器，其電感值大約為0.5nH。在這種情況下，源極電感器的電感具有大約0.1nH的誤差，該誤差可能由加工偏差造成。然而，這種誤差會(huì)使輸入反射(input reflection)惡化10dB或更大。這在設(shè)計(jì)LNA中是一個(gè)嚴(yán)重問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種無(wú)線終端所用的RF部件內(nèi)的電感器，該電感器可以防止Q值因襯底損耗而降低并可以防止SRF因寄生電容而減小，從而降低電感并使電感波動(dòng)最小，且可以減小RF芯片的面積。
本發(fā)明還提供了一種制造電感器的方法。
根據(jù)本發(fā)明的一個(gè)方面，提供了一種用在無(wú)線通信終端所用的RF部件中的電感器。該電感器包括第一電感器裝置和第二電感器裝置。第一電感器裝置將放置于襯底之上預(yù)定距離處的RF芯片電連接到襯底上，并由低損耗介電材料包圍。第二電感器裝置將RF芯片連接到第一電感器裝置上。
第一電感器裝置為導(dǎo)電插頭(conductive plug)，而第二電感器裝置為接觸導(dǎo)電插頭上部的倒裝芯片凸塊(flip chip bump)。
導(dǎo)電插頭經(jīng)由第三電感器裝置連接到襯底上。
電感器還包括第三電感器和襯底之間和/或倒裝芯片凸塊和導(dǎo)電插頭之間的導(dǎo)電粘結(jié)劑薄膜。
根據(jù)本發(fā)明另一方面，還提供一種制造電感器的方法，在襯底上形成的介電常數(shù)低的夾層介電層，并形成穿過(guò)夾層介電層從而連接到襯底上的第一電感器裝置。經(jīng)由連接到RF芯片的焊點(diǎn)區(qū)域的第一電感器裝置和第二電感器裝置，RF芯片形成在夾層介電薄膜上預(yù)定距離處。
在形成第一電感器裝置時(shí)，接觸孔形成在夾層介電層中，以暴露襯底，然后，以作為第一電感器裝置的導(dǎo)電插頭填充接觸孔。
在形成RF芯片時(shí)，倒裝芯片凸塊形成在RF芯片的焊點(diǎn)區(qū)域之下，RF芯片排列成使RF芯片的焊點(diǎn)區(qū)域與倒裝芯片凸塊一對(duì)一對(duì)應(yīng)，并且襯底和RF芯片在預(yù)定溫度和預(yù)定壓力下加壓，以便將RF芯片粘結(jié)到襯底上。
根據(jù)本發(fā)明的再一方面，還提供了一種制造電感器的方法。形成夾層介電層，該夾層介電層具有低介電常數(shù)并包括在夾層介電層中形成的第一電感器裝置。經(jīng)由將第一電感器裝置連接到襯底上的第二電感器裝置，夾層介電層放置在襯底上預(yù)定距離處。經(jīng)由將第一電感器裝置連接到RF芯片焊點(diǎn)區(qū)域的第三電感器裝置，RF芯片放置在夾層介電層上預(yù)定距離處。
在形成夾層介電層時(shí)，夾層介電層形成在第一襯底上，接觸孔形成在夾層介電層上，以便暴露第一襯底，以作為第一電感器裝置的導(dǎo)電插頭填充接觸孔，而夾層介電層與第一襯底分隔開(kāi)。
第二和第三電感器裝置是倒裝芯片凸塊。
在將夾層介電層放置到襯底上時(shí)，考慮到RF芯片的焊點(diǎn)區(qū)域與多個(gè)焊點(diǎn)區(qū)域中的一個(gè)之間的距離，將倒裝芯片凸塊形成在襯底上。夾層介電層布置成使導(dǎo)電插頭與倒裝芯片凸塊一對(duì)一對(duì)應(yīng)，而襯底和夾層介電層在預(yù)定溫度和預(yù)定壓力下受擠壓，從而將夾層介電層倒裝式接合到襯底上。
根據(jù)本發(fā)明又一方面，在將夾層介電層放置到襯底上時(shí)，接觸導(dǎo)電插頭的倒裝芯片凸塊形成在夾層介電層的一側(cè)上，而襯底和夾層介電層在預(yù)定溫度和預(yù)定壓力下受擠壓，從而將夾層介電層粘結(jié)到襯底上。
在將RF芯片放置到夾層介電層之上時(shí)，倒裝芯片凸塊形成在RF芯片的焊點(diǎn)區(qū)域之下，RF芯片排列成使倒裝芯片凸塊與導(dǎo)電插頭一對(duì)一對(duì)應(yīng)，而對(duì)襯底和夾層介電層在預(yù)定溫度和預(yù)定壓力下加壓，從而將介電層粘結(jié)到襯底上。
在將夾層介電層倒裝式接合到襯底上之前或在將夾層介電層倒裝式接合到RF芯片上之前，導(dǎo)電粘結(jié)劑薄膜形成在襯底上或形成在夾層介電層上。


通過(guò)參照附圖詳細(xì)描述本發(fā)明的示例性實(shí)施例，本發(fā)明的上述特征和優(yōu)點(diǎn)將變得更易于理解，圖中圖1是根據(jù)現(xiàn)有技術(shù)的螺線電感器的平面圖；圖2是圖1所示電感器的等效電路圖；圖3是根據(jù)本發(fā)明第一實(shí)施例的用于無(wú)線通信終端所用RF部件的電感器的橫截面圖；圖4示出圖3所示結(jié)構(gòu)的一部分A及其等效電路；
圖5到圖8是分別示出根據(jù)本發(fā)明實(shí)施例的用于無(wú)線通信終端所用RF部件的電感器的橫截面圖；圖9到13是用來(lái)解釋根據(jù)本發(fā)明一實(shí)施例的制造電感器方法的各步驟的橫截面圖；圖14到17是用來(lái)解釋根據(jù)本發(fā)明另一實(shí)施例的制造電感器方法的各步驟的橫截面圖；以及圖18到22是用來(lái)解釋根據(jù)本發(fā)明再一實(shí)施例的制造電感器方法的各步驟的橫截面圖。
具體實(shí)施例方式
下面，參照附圖詳細(xì)描述根據(jù)本發(fā)明實(shí)施例的用于無(wú)線通信終端所用RF部件的電感器及其制造方法。在圖中，為了清晰起見(jiàn)將各層或區(qū)域的厚度放大。
首先，下面將描述用于無(wú)線通信終端所用的RF部件的電感器。
參照?qǐng)D3，預(yù)定厚度的夾層介電層42形成在襯底40上。襯底40為印刷電路板(PCB)、陶瓷襯底、玻璃襯底、硅襯底等。另外，襯底40可以是其上封裝芯片的襯底。優(yōu)選地是，夾層介電層42具有較低介電常數(shù)、傳導(dǎo)率和損耗因數(shù)。暴露出襯底40的接觸孔44形成在夾層介電層42上，接觸孔44填充以導(dǎo)電插頭46。導(dǎo)電插頭46用作第一電感器裝置。倒裝芯片凸塊48a用作第二電感器裝置。具有有源和無(wú)源器件的RF芯片50放置在距離夾層介電層42的表面預(yù)定距離處。RF芯片50由接觸其焊點(diǎn)(未示出)的倒裝芯片凸塊48a支承，倒裝芯片凸塊48a在定位在夾層介電層42和RF芯片50之間的同時(shí)將導(dǎo)電插頭46連接到RF芯片50的焊點(diǎn)上。
導(dǎo)電插頭46和倒裝芯片凸塊48a包含電感、電阻和電容元件。這將參照?qǐng)D4清楚地加以描述，圖4用等效電路示出導(dǎo)電插頭46和倒裝芯片凸塊48a。
在圖4所示的等效電路中，第一電阻器R1和第一電感器L1由倒裝芯片凸塊48a實(shí)現(xiàn)，而第二電阻器R2和第二電感器L2由填充接觸孔44的導(dǎo)電插頭46實(shí)現(xiàn)，其中第二電阻器R2和第二電感器L2與電容器C并聯(lián)。電容器C由導(dǎo)電插頭46、襯底40和夾層介電層42構(gòu)成。
圖5是示出根據(jù)本發(fā)明另一實(shí)施例的用于無(wú)線通信終端所用RF部件的電感器的橫截面圖。參照?qǐng)D5，導(dǎo)電粘結(jié)劑薄膜52和夾層介電層42依次形成在襯底40上。導(dǎo)電粘結(jié)劑薄膜52形成為將夾層介電層42牢固粘結(jié)到襯底40上。暴露出襯底40的預(yù)定區(qū)域的接觸孔44形成在導(dǎo)電粘結(jié)劑薄膜52以及夾層介電層42中。接觸孔44填充以導(dǎo)電插頭46。導(dǎo)電插頭46的整個(gè)暴露的上表面接觸夾層介電層42上的倒裝芯片凸塊48a。倒裝芯片凸塊48a的上表面接觸RF芯片50的焊點(diǎn)區(qū)域(未示出)。由于倒裝芯片凸塊48a，夾層介電層42與RF芯片50分離開(kāi)與倒裝芯片凸塊48a的高度相對(duì)應(yīng)的距離。
圖6是示出根據(jù)本發(fā)明再一實(shí)施例的用于無(wú)線通信終端所用RF部件的電感器的橫截面圖。
本實(shí)施例的特征在于，倒裝芯片凸塊形成在夾層介電層42之上和之下。詳細(xì)地說(shuō)，參照?qǐng)D6，第一倒裝芯片凸塊54a形成在襯底40上。第一倒裝芯片凸塊54a作用為支承件，從而夾層介電層42形成在襯底40之上。暴露出第一倒裝芯片凸塊54a的接觸孔44形成在夾層介電層42中。接觸孔44填充以導(dǎo)電插頭46。在夾層介電層42上形成第二倒裝芯片凸塊48a，后者接觸導(dǎo)電插頭46。第二倒裝芯片凸塊48a作用為支承件，從而使RF芯片50放置在夾層介電層42之上。
在本實(shí)施例中，第一倒裝芯片凸塊54a用作電感器裝置。
圖7是示出根據(jù)本發(fā)明又一實(shí)施例的用于無(wú)線通信終端所用RF部件的電感器的橫截面圖。參照?qǐng)D7，覆蓋導(dǎo)電插頭46的整個(gè)暴露表面以及夾層介電層42的整個(gè)表面的導(dǎo)電粘結(jié)劑薄膜56形成在夾層介電層42和倒裝芯片凸塊48a之間。此處，優(yōu)選地，導(dǎo)電粘結(jié)劑薄膜56是各向異性導(dǎo)電粘結(jié)劑薄膜、各向同性導(dǎo)電粘結(jié)劑薄膜、或者其電阻在朝向壓力施加方向上減小的非導(dǎo)電粘結(jié)劑薄膜。換句話說(shuō)，由于導(dǎo)電粘結(jié)劑薄膜56中被倒裝芯片凸塊48a擠壓的部分56a的電阻比導(dǎo)電粘結(jié)劑薄膜56中剩余部分的低，因此，來(lái)自倒裝芯片凸塊48a的電信號(hào)只能傳遞給導(dǎo)電插頭46。
圖8是示出根據(jù)本發(fā)明再一實(shí)施例的用于無(wú)線通信終端所用RF部件的電感器的橫截面圖。
如圖8所示，本實(shí)施例與參照?qǐng)D6所描述的實(shí)施例不同之處在于，導(dǎo)電粘結(jié)劑薄膜58形成在襯底40和第一倒裝芯片凸塊54a之間。優(yōu)選地，導(dǎo)電粘結(jié)劑薄膜58與參照?qǐng)D7的實(shí)施例中描述的導(dǎo)電粘結(jié)劑薄膜56相同。
現(xiàn)在，將描述根據(jù)本發(fā)明其他實(shí)施例的制造用于無(wú)線通信終端所用RF部件中的電感器的方法。
圖9到圖13是用于解釋根據(jù)本發(fā)明一實(shí)施例的制造用于無(wú)線通信終端所用RF部件中的電感器方法的各步驟的橫截面圖。
如圖9所示，夾層介電層42形成在襯底40上。襯底40可以是PCB、陶瓷襯底、玻璃襯底、硅襯底等。襯底40也可以是其上封裝芯片的襯底。優(yōu)選地，夾層介電層42由低介電損耗的介電層形成。
接著，如圖10所示，暴露出襯底40的接觸孔44形成在夾層介電層42中。如圖11所示，接觸孔44填充以導(dǎo)電插頭46。在此，所形成的結(jié)構(gòu)的表面得以平面化。導(dǎo)電插頭46用作第一電感器裝置。
如圖12所示，用于倒裝式接合的凸塊元件48形成在RF芯片50的焊點(diǎn)區(qū)域60上，RF芯片50包括分別由有源和無(wú)源器件構(gòu)成的發(fā)射器和接收器。如圖13所示，RF芯片50倒轉(zhuǎn)，然后排列成使凸塊元件48一對(duì)一地與導(dǎo)電插頭46對(duì)應(yīng)。此后，RF芯片50倒裝式接合到襯底40上。結(jié)果，完成了根據(jù)本發(fā)明的第一電感器。在這個(gè)過(guò)程中，凸塊元件48在預(yù)定溫度和壓力下熔化，從而在RF芯片50的焊點(diǎn)區(qū)域60與導(dǎo)電插頭46之間形成倒裝芯片凸塊48a。倒裝芯片凸塊48a用作第二電感器裝置。于是，電感器具有RF芯片50的輸入和輸出端口(未示出)所需的低電感。
如上所述，由于凸塊元件48一對(duì)一地與導(dǎo)電插頭46對(duì)應(yīng)，因此優(yōu)選地，接觸孔44之間的距離以及接觸孔44的直徑在考慮RF芯片50的焊點(diǎn)區(qū)域60之間的距離以及凸塊元件48的尺寸的前提下設(shè)定。
或者，凸塊元件48可以形成在夾層介電層42上，以便接觸導(dǎo)電插頭46，RF芯片50可以排列成使RF芯片50的焊點(diǎn)區(qū)域60一對(duì)一地與凸塊元件48對(duì)應(yīng)，并且RF芯片50和襯底40可以在預(yù)定溫度和預(yù)定壓力下受擠壓，從而將RF芯片50粘結(jié)到襯底40上。
圖14到17是用于解釋根據(jù)本發(fā)明另一實(shí)施例的制造用于無(wú)線通信終端所用RF部件的電感器方法的各步驟的橫截面圖。
參照?qǐng)D14，導(dǎo)電粘結(jié)劑薄膜52和夾層介電層42依次形成在襯底40上。導(dǎo)電粘結(jié)劑薄膜52作用為將夾層介電層42牢固粘結(jié)到襯底40上，并可以電連接到襯底40的導(dǎo)線(未示出)上。如圖1 5所示，暴露出襯底40的接觸孔44a形成在導(dǎo)電粘結(jié)劑薄膜52以及夾層介電層42上。接著，如圖16所示，接觸孔44a填充以導(dǎo)電插頭46，然后平面化所形成的結(jié)構(gòu)。此后，要參照?qǐng)D1 7描述的步驟與先前實(shí)施例中描述的步驟相同，從而完成如圖5所示的電感器。
圖18到圖22是用于解釋根據(jù)本發(fā)明再一實(shí)施例的制造用于無(wú)線通信終端所用RF部件中的電感器方法的各步驟的橫截面圖。夾層介電層42形成在襯底62上。暴露出襯底62的接觸孔42形成在夾層介電層42中。接觸孔44填充以導(dǎo)電插頭46，并然后平面化所形成的結(jié)構(gòu)。此后，如圖19所示，包括以導(dǎo)電插頭46填充的接觸孔44的夾層介電層42與襯底40分離。如圖20所示，接觸導(dǎo)電插頭46并優(yōu)選地覆蓋導(dǎo)電插頭46的整個(gè)暴露表面的凸塊元件54形成在分離的夾層介電層42的側(cè)面上。接著，如圖21所示，將夾層介電層42的、其上形成凸塊元件54的側(cè)面形成得倒置，因而，它面對(duì)襯底40，然后利用凸塊元件54將夾層介電層42粘結(jié)到襯底40上。在這個(gè)過(guò)程中，凸塊元件54被施加以預(yù)定溫度和壓力，從而，第一倒裝芯片凸塊54a形成為將夾層介電層42連接到襯底40上。將RF芯片50倒裝式接合到夾層介電層42的步驟與參照?qǐng)D9到圖1 3描述的相同，并完成如圖6所示的電感器，其中夾層介電層42倒裝式接合到襯底40上。所完成的電感器由倒裝芯片凸塊48a和54a以及導(dǎo)電插頭46構(gòu)成。
參照?qǐng)D7和8描述的實(shí)施例特征在于，包括在包含導(dǎo)電插頭46的夾層介電層42與根據(jù)參照?qǐng)D9到13所描述的實(shí)施例的倒裝芯片凸塊48a之間形成導(dǎo)電粘結(jié)劑薄膜56的步驟，以及在襯底40和根據(jù)參照?qǐng)D18到22所述實(shí)施例的倒裝芯片凸塊54a之間形成導(dǎo)電粘結(jié)劑薄膜58的步驟。
參照?qǐng)D8所述的實(shí)施例還可以包括在夾層介電層42的整個(gè)表面上以及導(dǎo)電插頭46的整個(gè)暴露表面上形成導(dǎo)電粘結(jié)劑薄膜，以及將RF芯片50通過(guò)倒裝芯片凸塊48a粘結(jié)到導(dǎo)電粘結(jié)劑薄膜上的步驟。
在參照?qǐng)D14到17所述的方法中，在導(dǎo)電粘結(jié)劑薄膜形成在夾層介電薄膜42的整個(gè)表面以及導(dǎo)電插頭46的整個(gè)暴露表面上之后，RF芯片50可以經(jīng)由倒裝芯片凸塊48a粘結(jié)到導(dǎo)電粘結(jié)劑薄膜上。
如上所述，由于構(gòu)成電感器的部件的導(dǎo)電插頭由低介電常數(shù)、導(dǎo)電率、和損耗因數(shù)的介電層包圍，因此，可以使襯底損耗最小化，這導(dǎo)致電感器的Q值較高。此外，由于寄生電容器非常小，故可以獲得高SRF。同樣，由于短的導(dǎo)電插頭以及倒裝芯片凸塊可以通過(guò)利用半導(dǎo)體制造工藝加以改良，因此可以制造低電感和電感波動(dòng)小的電感器。此外，由于使用倒裝芯片接合法，芯片的尺寸可以減小到利用引線接合的芯片的尺寸的30％或更小。
本發(fā)明已經(jīng)參照其示例性實(shí)施例加以具體圖示和描述，然而，本發(fā)明的實(shí)施例可以以各種形式修改，并且本發(fā)明的范圍不必解釋為局限于各實(shí)施例。例如，本領(lǐng)域技術(shù)人員可以理解可以開(kāi)發(fā)出新穎的形成倒裝芯片凸塊的工藝，并且該工藝可以應(yīng)用到根據(jù)本發(fā)明實(shí)施例的制造電感器的方法中，夾層介電層42可以為具有盡可能低的介電常數(shù)的多個(gè)夾層介電層，而接觸孔44可以以各種其他形式改進(jìn)。例如，取代上述根據(jù)本發(fā)明實(shí)施例的具有均勻一致直徑的接觸孔，可以形成具有局部或連續(xù)不同直徑的臺(tái)階形接觸孔，并且填充以作為電感器元件的導(dǎo)電插頭。因此，本發(fā)明的范圍必須由所附權(quán)利要求書(shū)限定，而不是由上述實(shí)施例限定。
權(quán)利要求
1.一種用于無(wú)線通信終端所用RF部件的電感器，該電感器包括第一電感器裝置，其將放置在襯底上預(yù)定距離處的RF芯片與襯底電連接，并且該裝置由低損耗介電材料包圍；以及第二電感器裝置，其將RF芯片連接到第一電感器裝置上。
2.如權(quán)利要求1所述的電感器，其中，第一電感器裝置是導(dǎo)電插頭，其下部連接到襯底上，而其上部連接到第二電感器裝置上。
3.如權(quán)利要求2所述的電感器，其中，第二電感器裝置是接觸導(dǎo)電插頭上部的倒裝芯片凸塊。
4.如權(quán)利要求3所述的電感器，還包括導(dǎo)電粘結(jié)劑薄膜，該薄膜包圍導(dǎo)電插頭，并且該簿膜處于低損耗介電材料和襯底之間。
5.如權(quán)利要求3所述的電感器，其中，導(dǎo)電插頭經(jīng)由第三電感器裝置連接到襯底上。
6.如權(quán)利要求5所述的電感器，還包括第三電感器裝置和襯底之間的導(dǎo)電粘結(jié)劑薄膜。
7.如權(quán)利要求6所述的電感器，還包括倒裝芯片凸塊和導(dǎo)電插頭之間的導(dǎo)電粘結(jié)劑薄膜。
8.如權(quán)利要求5所述的電感器，其中，第三電感器裝置是倒裝芯片凸塊。
9.如權(quán)利要求6所述的電感器，其中，第三電感器裝置是倒裝芯片凸塊。
10.如權(quán)利要求3所述的電感器，還包括倒裝芯片凸塊和導(dǎo)電插頭之間的導(dǎo)電粘結(jié)劑薄膜。
11.如權(quán)利要求4所述的電感器，還包括導(dǎo)電插頭和倒裝芯片凸塊之間的導(dǎo)電粘結(jié)劑薄膜。
12.一種制造電感器的方法，該方法包括在襯底上形成低介電常數(shù)的夾層介電層；形成第一電感器裝置，該第一電感器裝置穿過(guò)夾層介電層，以連接到襯底上；以及經(jīng)由連接到RF芯片焊點(diǎn)區(qū)域上的第一電感器裝置和第二電感器裝置，在夾層介電薄膜之上預(yù)定距離處形成RF芯片。
13.如權(quán)利要求12所述的方法，其中，形成第一電感器裝置的步驟包括在夾層介電層內(nèi)形成接觸孔，以暴露出襯底；以及用作為第一電感器裝置的導(dǎo)電插頭填充接觸孔。
14.如權(quán)利要求13所述的方法，其中，形成RF芯片的步驟包括在RF芯片焊點(diǎn)區(qū)域之下形成倒裝芯片凸塊；將RF芯片排列成倒裝芯片凸塊與導(dǎo)電插頭一對(duì)一地對(duì)應(yīng)；以及在預(yù)定溫度和壓力下擠壓襯底和RF芯片，從而將RF芯片粘結(jié)到襯底上。
15.如權(quán)利要求13所述的方法，其中，形成RF芯片的步驟包括在夾層介電層上形成接觸導(dǎo)電插頭的凸塊；將RF芯片排列成RF芯片的焊點(diǎn)區(qū)域與凸塊一對(duì)一地對(duì)應(yīng)；以及在預(yù)定溫度和壓力下擠壓襯底和RF芯片，從而將RF芯片粘結(jié)到襯底上。
16.如權(quán)利要求14所述的方法，其中，在形成夾層介電層之前，形成導(dǎo)電粘結(jié)劑薄膜。
17.如權(quán)利要求15所述的方法，其中，在形成夾層介電層之前，形成導(dǎo)電粘結(jié)劑薄膜。
18.如權(quán)利要求14所述的方法，其中，在襯底和RF芯片受擠壓之前，在夾層介電層上形成覆蓋導(dǎo)電插頭暴露表面的導(dǎo)電粘結(jié)劑薄膜。
19.一種制造電感器的方法，該方法包括形成低介電常數(shù)的夾層介電層，該介電層包括形成于其中的第一電感器裝置；經(jīng)由將第一電感器裝置連接到襯底上的第二電感器裝置，將夾層介電層放置在襯底上預(yù)定距離處；以及經(jīng)由將第一電感器裝置連接到RF芯片的焊點(diǎn)區(qū)域上的第三電感器裝置，將RF芯片放置在夾層介電層上預(yù)定距離處。
20.如權(quán)利要求19所述的方法，其中，形成夾層介電層的步驟包括在第一襯底上形成夾層介電層；在夾層介電層內(nèi)形成接觸孔，以便暴露出第一襯底；用作為第一電感器裝置的導(dǎo)電插頭填充接觸孔；以及將夾層介電層與第一襯底分離。
21.如權(quán)利要求19所述的方法，其中，第二和第三電感器裝置為倒裝芯片凸塊。
22.如權(quán)利要求21所述的方法，其中，將夾層介電層放置在襯底上的步驟包括考慮到RF芯片的焊點(diǎn)區(qū)域之間的距離以及各焊點(diǎn)區(qū)域的面積，在襯底上形成倒裝芯片凸塊；將夾層介電層布置成導(dǎo)電插頭與倒裝芯片凸塊一對(duì)一地對(duì)應(yīng)；以及在預(yù)定溫度和預(yù)定壓力下擠壓襯底和夾層介電層，從而將夾層介電層倒裝式接合到襯底上。
23.如權(quán)利要求21所述的方法，其中，將夾層介電層放置到襯底上的步驟包括在夾層介電層的一側(cè)上形成接觸導(dǎo)電插頭的倒裝芯片凸塊；以及在預(yù)定溫度和預(yù)定壓力下擠壓襯底和夾層介電層，從而將夾層介電層粘結(jié)到襯底上。
24.如權(quán)利要求22所述的方法，其中，將RF芯片放置到夾層介電層上的步驟包括在RF芯片焊點(diǎn)區(qū)域之下形成倒裝芯片凸塊；將RF芯片布置成倒裝芯片凸塊與導(dǎo)電插頭一對(duì)一對(duì)應(yīng)；以及在預(yù)定溫度和預(yù)定壓力下擠壓襯底和夾層介電層，從而將夾層介電層粘結(jié)到襯底上。
25.如權(quán)利要求23所述的方法，其中，將RF芯片放置到夾層介電層上的步驟包括在RF芯片焊點(diǎn)區(qū)域之下形成倒裝芯片凸塊；將RF芯片布置成倒裝芯片凸塊與導(dǎo)電插頭一對(duì)一對(duì)應(yīng)；以及在預(yù)定溫度和預(yù)定壓力下擠壓襯底和夾層介電層，從而將夾層介電層粘結(jié)到襯底上。
26.如權(quán)利要求24所述的方法，其中，在夾層介電層倒裝式接合到襯底上之前，在襯底上形成導(dǎo)電粘結(jié)劑薄膜。
27.如權(quán)利要求24所述的方法，其中，在夾層介電層倒裝式接合到RF芯片上之前，在夾層介電層上形成覆蓋導(dǎo)電插頭的暴露表面的導(dǎo)電粘結(jié)劑薄膜。
28.如權(quán)利要求26所述的方法，其中，在夾層介電層倒裝式接合到RF芯片上之前，在夾層介電層上形成覆蓋導(dǎo)電插頭的暴露表面的導(dǎo)電粘結(jié)劑薄膜。
全文摘要
本發(fā)明公開(kāi)了一種低電感且電感波動(dòng)小的高頻電感器，以用于無(wú)線通信終端所用的RF部件中，并公開(kāi)了一種制造高頻電感器的方法。高頻電感器包括第一電感器裝置和第二電感器裝置。第一電感器裝置將放置于襯底上預(yù)定距離處的RF芯片電連接到襯底上，并由低損耗介電材料包圍。第二電感器裝置將RF芯片連接到第一電感器裝置上。
文檔編號(hào)H01F17/00GK1540688SQ0312331
公開(kāi)日2004年10月27日 申請(qǐng)日期2003年4月25日 優(yōu)先權(quán)日2003年4月25日
發(fā)明者寓相炫, 李光斗 申請(qǐng)人:三星電子株式會(huì)社