專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種半導(dǎo)體器件，特別，是關(guān)于具備高耐壓MOS晶體管的半導(dǎo)體器件。
背景技術(shù)：
邏輯電路和模擬電路中具有應(yīng)用高耐壓MOS(Metal OxideSemiconductor金屬氧化物半導(dǎo)體)晶體管的半導(dǎo)體器件。作為這種半導(dǎo)體器件的一個例子，就特開2001-94103號公報中所記載的半導(dǎo)體器件進行說明。
對該公報上記載的半導(dǎo)體器件來說，在半導(dǎo)體襯底上規(guī)定的區(qū)域形成一個n溝道型高耐壓MOS晶體管。
首先，在P型半導(dǎo)體襯底中形成P型阱。P型阱是高耐壓MOS晶體管用的阱擴散層。該P型阱上邊介于柵氧化膜之間形成柵電極。
在柵電極與漏擴散層之間和柵電極與源擴散層之間，形成LOCOS(Local Oxidation of Silicon硅局部氧化)氧化膜。利用LOCOS氧化膜，在表面上使柵電極與漏擴散層電隔離，同時在表面上使柵電極與源擴散層電隔離。
柵電極兩端部的LOCOS氧化膜正下方，分別形成漏側(cè)偏移區(qū)和源側(cè)偏移區(qū)。漏擴散層下方形成漏側(cè)阱偏移區(qū)。源擴散層正下方形成源側(cè)阱偏移區(qū)。
柵極、漏極和源極借助于N型隔離擴散層、P型隔離擴散層、LOCOS氧化膜，電隔離成為用于取得P型阱擴散層電位的擴散層和溝道截斷環(huán)。形成其溝道截斷環(huán)，使其包圍高耐壓MOS晶體管。
具備現(xiàn)有高耐壓MOS晶體管的半導(dǎo)體器件，就是如上述這樣構(gòu)成。
然而，上述的現(xiàn)有半導(dǎo)體器件，有如下這個問題。將高耐壓MOS晶體管應(yīng)用于NAND電路和NOR電路等邏輯電路的場合和應(yīng)用于模擬電路的場合，需要串聯(lián)連接高耐壓MOS晶體管。
為了串聯(lián)連接上述高耐壓MOS晶體管，就應(yīng)該例如用鋁布線連接一個溝道截斷環(huán)內(nèi)形成的高耐壓MOS晶體管的源極、漏極和另一個溝道截斷環(huán)內(nèi)形成的高耐壓MOS晶體管的源極、漏極。
這時，通過重復(fù)配置形成包括溝道截斷環(huán)的高耐壓MOS晶體管的區(qū)域(圖形)，串聯(lián)連接高耐壓MOS晶體管。
這樣一來，由于重復(fù)配置該圖形，半導(dǎo)體襯底上邊占用的該圖形的占有面積將增大，作為整個半導(dǎo)體器件就發(fā)生圖形布局面積增加的問題。
并且，對電阻器連接到高耐壓MOS晶體管的電路場合而言，將電阻器連接到高耐壓MOS晶體管以后，對電阻器也要求高耐壓。
為了確保高耐壓，往往例如在LOCOS氧化膜上邊形成由多晶硅膜構(gòu)成的電阻器。這樣一來，形成的電阻器通過例如鋁布線連接到高耐壓MOS晶體管的源、漏極。
即使在電阻器串聯(lián)連接到高耐壓MOS晶體管的場合，也必需確保在LOCOS氧化膜上邊用于形成由多晶硅膜構(gòu)成電阻器的區(qū)域，作為半導(dǎo)體器件整體，造成圖形布局面積增大的這個問題。

發(fā)明內(nèi)容
本發(fā)明就是為解決上述問題而做出的發(fā)明，其目的是提供一種在包括高耐壓MOS晶體管的元件串聯(lián)連接方面，抑制圖形布局面積增大，以便高耐壓MOS晶體管互相串聯(lián)連接或高耐壓MOS晶體管與電阻器間串聯(lián)連接的半導(dǎo)體器件。
本發(fā)明的一種半導(dǎo)體器件具備第1導(dǎo)電型的第1雜質(zhì)區(qū)域、第1隔離絕緣膜、第2導(dǎo)電型的第2雜質(zhì)區(qū)域、第2導(dǎo)電型的第3雜質(zhì)區(qū)域、第2導(dǎo)電型的第4雜質(zhì)區(qū)域、第1電極部、以及第2電極部。第1導(dǎo)電型的第1雜質(zhì)區(qū)域，是在半導(dǎo)體襯底的主表面上形成。第1隔離絕緣膜，是在第1雜質(zhì)區(qū)域的表面上形成。第2導(dǎo)電型的第2雜質(zhì)區(qū)域，是在位于第1隔離絕緣膜的正下方的第1雜質(zhì)區(qū)域部分形成。第2導(dǎo)電型的第3雜質(zhì)區(qū)域，是在第1雜質(zhì)區(qū)域部分的表面上，與第1隔離絕緣膜隔開距離形成。第2導(dǎo)電型的第4雜質(zhì)區(qū)域，是夾著第1隔離絕緣膜，在與位于第3雜質(zhì)區(qū)域一側(cè)相反側(cè)的第1雜質(zhì)區(qū)域部分的表面上，與第1隔離絕緣膜隔開距離形成。第1電極部是在由第2雜質(zhì)區(qū)域與第3雜質(zhì)區(qū)域夾著的第1雜質(zhì)區(qū)域的部分上形成的。第2電極部是在由第2雜質(zhì)區(qū)域與第4雜質(zhì)區(qū)域夾著的第1雜質(zhì)區(qū)域的部分上形成的。
按照該構(gòu)造，首先，構(gòu)成包括第2雜質(zhì)區(qū)域、第3雜質(zhì)區(qū)域和第1電極部的一個MOS晶體管，構(gòu)成包括第2雜質(zhì)區(qū)域、第4雜質(zhì)區(qū)域和第2電極部的另一個MOS晶體管。一MOS晶體管和另一MOS晶體管，通過兩個MOS晶體管內(nèi)共同的第2雜質(zhì)區(qū)域串聯(lián)連接起來。因此，與各自串聯(lián)連接MOS晶體管的場合比較，能夠減少MOS晶體管的占有面積，能夠抑制半導(dǎo)體器件的圖形布局面積增大。
本發(fā)明的另一種半導(dǎo)體器件具備第1導(dǎo)電型的第1雜質(zhì)區(qū)域、隔離絕緣膜、第2導(dǎo)電型的第2雜質(zhì)區(qū)域、第2導(dǎo)電型的第3雜質(zhì)區(qū)域、第2導(dǎo)電型的第4雜質(zhì)區(qū)域、以及電極部。第1導(dǎo)電型的第1雜質(zhì)區(qū)域，是在半導(dǎo)體襯底的主表面上形成。隔離絕緣膜，是在第1雜質(zhì)區(qū)域的表面上形成。第2導(dǎo)電型的第2雜質(zhì)區(qū)域，是在位于隔離絕緣膜的正下方的第1雜質(zhì)區(qū)域部分形成。第2導(dǎo)電型的第3雜質(zhì)區(qū)域，與第2雜質(zhì)區(qū)域電連接，向著離開隔離絕緣膜的方向在第1雜質(zhì)區(qū)域部分形成。第2導(dǎo)電型的第4雜質(zhì)區(qū)域，是與隔離絕緣膜隔開距離，在與位于第3雜質(zhì)區(qū)域一側(cè)相反側(cè)的第1雜質(zhì)區(qū)域部分的表面上形成。電極部是在由第2雜質(zhì)區(qū)域與第4雜質(zhì)區(qū)域夾著的第1雜質(zhì)區(qū)域的部分上形成的。在第2雜質(zhì)區(qū)域，從電極部一側(cè)直至第3雜質(zhì)區(qū)域側(cè)之間，形成沿著與從電極部向第3雜質(zhì)區(qū)域的方向大約一直去的方向的寬度變得更窄的部分。
按照該構(gòu)造，首先，構(gòu)成包括第2雜質(zhì)區(qū)域、第3雜質(zhì)區(qū)域、第4雜質(zhì)區(qū)域和電極部的MOS晶體管。就是位于該MOS晶體管的第2雜質(zhì)區(qū)域也起電阻器功能的作用，將電阻器串聯(lián)連接到MOS晶體管。因此，例如通過鋁布線等連接MOS晶體管和電阻器的場合等比較的話，就能夠減少MOS晶體管和電阻器的占有面積，能夠抑制半導(dǎo)體器件的圖形布局面積增大。


圖1是本發(fā)明實施例1半導(dǎo)體器件的圖2中表示的剖面線I-I的剖面圖。
圖2是同一實施例中，圖1所示的半導(dǎo)體器件的平面圖。
圖3是同一實施例中，表示圖1和圖2所示的半導(dǎo)體器件一例等效電路圖。
圖4同一實施例中，表示圖1和圖2所示的半導(dǎo)體器件另一例等效電路圖。
圖5是本發(fā)明實施例2的半導(dǎo)體器件的圖6所示的剖面線V-V的剖面圖。
圖6是同一實施例中，圖5所示的半導(dǎo)體器件的平面圖。
圖7是同一實施例中，表示圖5和圖6所示的半導(dǎo)體器件的等效電路圖。
圖8是本發(fā)明實施例3的半導(dǎo)體器件的平面圖。
圖9是用于說明同一實施例中，圖8所示半導(dǎo)體器件的效果的一平面圖。
圖10是本發(fā)明實施例4的半導(dǎo)體器件的平面圖。
圖11是同一實施例中，表示圖10所示的半導(dǎo)體器件的一等效電路圖。
圖12是同一實施例中，表示圖10所示半導(dǎo)體器件的另一等效電路圖。
圖13是本發(fā)明實施例5的半導(dǎo)體器件的圖14所示的剖面線VIII-VIII的剖面圖。
圖14是同一實施例中，圖13所示的半導(dǎo)體器件的平面圖。
圖15是本發(fā)明實施例6的半導(dǎo)體器件的平面圖。
圖16是本發(fā)明實施例7的半導(dǎo)體器件的平面圖。
圖17是同一實施例中，表示圖16所示的半導(dǎo)體器件的一等效電路圖。
圖18是同一實施例中，表示圖16所示的半導(dǎo)體器件另一等效電路圖。
圖19是本發(fā)明實施例8的半導(dǎo)體器件的平面圖。
圖20是同一實施例中，表示圖19所示半導(dǎo)體器件的一等效電路圖。
圖21是同一實施例中，表示圖19所示半導(dǎo)體器件的另一等效電路圖。
具體實施例方式
實施例1說明有關(guān)具備本發(fā)明實施例1高耐壓MOS晶體管的半導(dǎo)體器件。如圖1和圖2所示，半導(dǎo)體襯底1上邊形成作為第1雜質(zhì)區(qū)域的阱2。在該阱2表面的規(guī)定區(qū)域，分別形成元件隔離絕緣膜3a～3e。
在由元件隔離絕緣膜3a、3b夾著的阱2表面，形成作為第4雜質(zhì)區(qū)域的漏區(qū)4a。在其元件隔離絕緣膜3a、3b正下方的阱2區(qū)域，形成作為緩和漏電場用第4雜質(zhì)區(qū)域的漏電場緩和層5c。
另一方面，在由元件隔離絕緣膜3d、3e夾著的阱2表面，形成作為第3雜質(zhì)區(qū)域的源區(qū)4b。在其元件隔離絕緣膜3d、3e正下方的阱2區(qū)域，形成作為緩和源電場用第3雜質(zhì)區(qū)域的源電場緩和層5b。
而且，在元件隔離絕緣膜3c正下方的阱2的區(qū)域，形成作為第2雜質(zhì)區(qū)域的源、漏區(qū)5a。在由元件隔離絕緣膜3b、3c夾著的阱2表面上邊，介于柵絕緣膜6b之間，形成作為第2電極部的柵電極7b。
并且，在由元件隔離絕緣膜3c、3d夾著的阱2表面上邊，介于柵絕緣膜6a之間，形成作為第1電極部的柵電極7a。
在半導(dǎo)體襯底1上邊形成氧化硅膜8，使之覆蓋柵電極7a、7b。在該氧化硅膜中，分別形成分別露出漏區(qū)4a、源區(qū)4b表面的接觸孔8b、8a。
氧化硅膜8上邊，形成鋁布線9、10、12、13。漏區(qū)4a通過接觸部分10a與鋁布線10電連接起來。另一方面，源區(qū)4b通過接觸部分9a與鋁布線9電連接起來。
并且，柵電極7a通過接觸部分12a與鋁布線12電連接起來。柵電極7b通過接觸部分13a與鋁布線13電連接起來。
一個MOS晶體管T1構(gòu)成包括柵電極7a、源區(qū)4b、源電場緩和層5b以及源、漏區(qū)5a。另一個MOS晶體管T2構(gòu)成包括柵電極7b、漏區(qū)4a、漏電場緩和層5c以及源、漏區(qū)5a。
上述的半導(dǎo)體器件中，在元件隔離絕緣膜3c正下方的阱2區(qū)域形成的源、漏區(qū)5a，對于一個MOS晶體管T1變成漏區(qū)，對于另一個MOS晶體管T2變成源區(qū)。通過該源、漏區(qū)5a，如圖3和圖4所示，將一個MOS晶體管T1和另一個MOS晶體管T2串聯(lián)連接起來。
另外，圖3中，MOS晶體管T1、T2是表示n溝道型MOS晶體管場合的等效電路，圖4中MOS晶體管T1、T2是表示p溝道型MOS晶體管場合的等效電路。
這樣，本半導(dǎo)體器件中，通過一個MOS晶體管T1和另一個MOS晶體管T2共同的源、漏區(qū)5a，將一個MOS晶體管T1和另一個MOS晶體管T2串聯(lián)連接起來。
因此，與各自串聯(lián)連接MOS晶體管的半導(dǎo)體器件比較的話，對本半導(dǎo)體器件而言，會減少MOS晶體管T1、T2的占有面積，能夠抑制半導(dǎo)體器件的圖形布局面積的增大。
并且，采用設(shè)定源電場緩和層5b、漏電場緩和層5c和源、漏區(qū)5a的各自雜質(zhì)濃度比漏區(qū)4a和源區(qū)4b的雜質(zhì)濃度要低的辦法，可以對這些區(qū)域與阱2的結(jié)造成較高的結(jié)耐壓。
實施例2上述的半導(dǎo)體器件中，舉例說明在位于元件隔離絕緣膜3a～3e各自正下方的阱2區(qū)域部分，形成漏電場緩和層5c、源、漏區(qū)5a和源電場緩和層5b的場合。
這里，舉例說明形成漏電場緩和層、源、漏區(qū)和源電場緩和層作為阱的場合。
如圖5和圖6所示，在元件隔離絕緣膜3a、3b和漏區(qū)4a的正下方區(qū)域，形成到達半導(dǎo)體襯底1表面的阱55c。
并且，在元件隔離絕緣膜3c的正下方區(qū)域，形成到達半導(dǎo)體襯底1表面的阱55a。進而，在元件隔離絕緣膜3d、3e和源區(qū)4b正下方，形成到達半導(dǎo)體襯底1表面的阱55b。設(shè)定半導(dǎo)體襯底1為與阱55a～55c的導(dǎo)電型相反的導(dǎo)電型。
所以，在圖7所示的半導(dǎo)體器件等效電路中，串聯(lián)連接的一個MOS晶體管T1和另一個MOS晶體管T2的反向柵變成與半導(dǎo)體襯底1的電位相同的電位。
并且，將阱55a～55c的雜質(zhì)濃度設(shè)定為比漏區(qū)4a和源區(qū)4b的雜質(zhì)濃度還要低。
另外，除此外的構(gòu)成都與圖1所示的半導(dǎo)體器件同樣，因而對同一部件附加同一標號并省略其說明。
對上述的半導(dǎo)體器件而言，除實施例1中說明的效果外，還獲得如下這種效果。
即，例如采用p型半導(dǎo)體襯底作為半導(dǎo)體襯底1形成n溝道型MOS晶體管的場合，由于形成n型阱55a～55c，就不需要形成n型電場緩和層，可以簡化工序。
實施例3這里，舉例說明串聯(lián)連接?xùn)艠O寬度(溝寬)互相不同的2個MOS晶體管的半導(dǎo)體器件。
如圖8所示，設(shè)定MOS晶體管T1的溝寬W1比MOS晶體管T2的溝寬W2還要短。在沿著源、漏區(qū)5a的各柵電極7a、7b延伸方向的寬度，如虛線框A所示，從位于溝道區(qū)11b一側(cè)的部分到位于溝道區(qū)11a一側(cè)的部分有平滑變化的部分。
另外，除此以外的構(gòu)成都與圖1中所示的半導(dǎo)體器件的構(gòu)成同樣，因而給同一部件附加同一標號并省略說明。
對上述的半導(dǎo)體器件而言，除實施例1中說過的效果外還獲得如下這種效果。
首先，由于MOS晶體管T1、T2的溝寬W1、W2互相不同，就是說在源、漏區(qū)5a，沿位于溝道區(qū)11b一側(cè)部分的柵電極7b延伸方向的寬度與沿位于溝道區(qū)11a一側(cè)部分的柵電極7a延伸方向的寬度不同。
這時，如圖9中的虛線框B所示，在源、漏區(qū)5a沒有平滑變化的部分，而具有約270°角度急劇變化的半導(dǎo)體器件的場合，在該急劇變化的部分，就會顯著降低源、漏區(qū)5a與阱2的結(jié)耐壓。
對此，就本半導(dǎo)體器件來說，在源、漏區(qū)5a，從位于溝道區(qū)11b一側(cè)的部分到位于溝道區(qū)11a一側(cè)的部分，存在平滑變化的部分。
因此，源、漏區(qū)5a與阱2之間沒有電場集中的部分，可提高源、漏區(qū)5a與阱2的結(jié)耐壓。
實施例4在實施例3，已經(jīng)敘述了，串聯(lián)連接?xùn)艠O寬度(溝寬)互相不同的2個MOS晶體管的半導(dǎo)體器件的場合，在從位于一方溝道區(qū)的一側(cè)部分到位于另一方溝道區(qū)的一側(cè)部分，存在源、漏區(qū)5a的寬度急劇變化的部分的話，就在該部分顯著降低源、漏區(qū)與阱區(qū)的結(jié)耐壓。
這里，對即便存在這樣的源、漏區(qū)寬度急劇變化的部分，也能緩和電場的半導(dǎo)體器件進行說明。
如圖10所示，設(shè)定MOS晶體管T1的溝寬W1，比MOS晶體管T2的溝寬W2還要短。在源、漏區(qū)5a，如虛線框B所示，從位于溝道區(qū)11b的一側(cè)部分到溝道區(qū)11a的一側(cè)部分，設(shè)置其寬度急劇變化的部分。
形成柵電極77b，除溝道區(qū)11b外使其也覆蓋該急劇變化的部分。另外，除此以外的構(gòu)成都與圖1所示的半導(dǎo)體器件7的構(gòu)成同樣，因而給同一部件附加同一標號并省略說明。
對上述的半導(dǎo)體器件而言，除實施例1說明的效果以外，獲得如下這種效果。
首先，圖11表示串聯(lián)連接n溝道型MOS晶體管T1、T2場合的等效電路，圖12表示串聯(lián)連接p溝道型MOS晶體管T1、T2場合的等效電路。
圖11和圖12中，與虛線框B對應(yīng)的部分，是2個MOS晶體管T1、T2內(nèi)共同的源、漏區(qū)5a部分。
例如，對圖11所示的場合來說，之所以給源、漏區(qū)5a施加反偏壓，是只有給漏區(qū)4a(鋁布線10)施加反偏壓的狀態(tài)下MOS晶體管T2為接通的場合。
對n溝道型MOS晶體管T1、T2的場合而言，漏區(qū)4a的電壓為Vdd的時候，n溝道型MOS晶體管T2才變成接通狀態(tài)(柵電極77b的電壓＝Vdd)。
因此，源、漏區(qū)5a的電壓變成與漏區(qū)4a相同電壓Vdd。這時，源、漏區(qū)5a和形成PN結(jié)的阱2成為與源區(qū)4b相同電壓(GND)，變成施加反偏壓(Vdd)的狀態(tài)。
即，當(dāng)給源、漏區(qū)5a誰加反偏壓時，柵電極77b的電壓與源、漏區(qū)5a的電壓變成相同電壓。
本半導(dǎo)體器件中，如圖10所示，要這樣形成柵電極77b，使其覆蓋源、漏區(qū)5a與阱2的結(jié)耐壓減少的急劇部分。
給源、漏區(qū)5a施加反偏壓的場合，應(yīng)該也給該柵電極77b施加與源、漏區(qū)5a相同的電壓。由于給柵電極77b施加該電壓，向著半導(dǎo)體襯底1的阱2一側(cè)產(chǎn)生電場。
而且，通過該電場而從源、漏區(qū)5a與阱2的界面延伸的耗盡層進一步擴展。上述的作用對圖12所示的場合也同樣適合。
因此，在源、漏區(qū)5a形成急劇部分，也能保證MOS晶體管的耐壓。
實施例5就本發(fā)明實施例5的半導(dǎo)體器件來說，舉例說明串聯(lián)連接MOS晶體管和電阻器的半導(dǎo)體器件。
如圖13和圖14所示，半導(dǎo)體襯底1上邊形成作為第1雜質(zhì)區(qū)域的阱2。該阱2表面的規(guī)定區(qū)域上，分別形成元件隔離絕緣膜3a～3d。
在由元件隔離絕緣膜3a、3b夾著的阱2表面上，形成作為第4雜質(zhì)區(qū)域的源、漏區(qū)4c。在該元件隔離絕緣膜3a、3b正下方的阱2區(qū)域，形成用于緩和源、漏區(qū)電場作為第4雜質(zhì)區(qū)域的源、漏電場緩和層5e。
另一方面，在由元件隔離絕緣膜3c、3d夾著的阱2表面上，形成作為第3雜質(zhì)區(qū)域的源、漏區(qū)4d。在該元件隔離絕緣膜3c、3d正下方的阱2區(qū)域，形成用于緩和源、漏區(qū)電場作為第2雜質(zhì)區(qū)域的源、漏電場緩和層5d。
在由元件隔離絕緣膜3b、3c夾著的阱2表面上邊，介于柵絕緣膜6c之間形成柵電極7c。
在半導(dǎo)體襯底1上邊形成氧化硅膜8使之覆蓋柵電極7c。在該氧化硅膜8上分別形成接觸孔8d、8c，接觸孔8d、8c分別露出源、漏區(qū)4c、4d的表面。
氧化硅膜8上邊，形成鋁布線15、14、16。源、漏區(qū)4c通過接觸部15a與鋁布線15電連接起來。
另一方面，源、漏區(qū)4d通過接觸部14a，與鋁布線14電連接起來。并且，柵電極7c通過接觸部16a，與鋁布線16電連接起來。
MOS晶體管T由包括柵電極7a、源、漏區(qū)4c、4d和源、漏區(qū)電場緩和層5e、5d而構(gòu)成。
一般，在形成MOS晶體管的場合下，為了提高用作晶體管的功率，靠近溝道區(qū)形成源、漏區(qū)4c、4d。
就上述的半導(dǎo)體器件來說，一對源、漏區(qū)4c、4d之中的一個源、漏區(qū)4d，離開溝道區(qū)11c規(guī)定距離而形成。這時，該規(guī)定距離應(yīng)該與在比源、漏區(qū)4c、4d雜質(zhì)濃度要低的源、漏電場緩和層5d中沿電流流動方向的長度對應(yīng)。
通過進一步增長雜質(zhì)濃度更低的源、漏電場緩和層5d的長度，決定源、漏電場緩和層5d起到電阻器R的作用。
特別，如圖14所示，在源、漏電場緩和層5d，通過進一步縮小大體與從溝道區(qū)11c朝著源、漏區(qū)4d的方向垂直的方向長度(寬度)，可以進一步提高電阻器R的電阻值。
這樣，對本半導(dǎo)體器件而言，一個MOS晶體管T的源、漏電場緩和層5d具有起到電阻器R的作用，就等于串聯(lián)連接MOS晶體管T和電阻器R。
因此，若與用鋁布線串聯(lián)連接一個MOS晶體管和電阻器的半導(dǎo)體器件，或使串聯(lián)連接的2個MOS晶體管之中的一個MOS晶體管時常為ON狀態(tài)，與處于該ON狀態(tài)的MOS晶體管作為接通電阻的半導(dǎo)體器件的場合比較，則對本半導(dǎo)體器件而言，能夠減少MOS晶體管T和電阻器R的占有面積，能夠抑制半導(dǎo)體器件的圖形布局面積的增大。
另外，上述的半導(dǎo)體器件中，雖然舉例說明在一對源、漏電場緩和層5d、5e中的一個源、漏區(qū)5d形成電阻器R的情況，但是也可以在雙方的源、漏區(qū)5d、5e形成電阻器。
實施例6這里，說明進一步提高實施例5中說過的半導(dǎo)體器件結(jié)耐壓的半導(dǎo)體器件的一個例子。
如圖15中虛線框A所示，在具有電阻器R作用的源、漏電場緩和層5d，形成從寬度窄的部分到寬度大的部分平滑變化的部分。
另外，除此以外的構(gòu)成都與圖13和圖14所示的構(gòu)成同樣，因而給同一構(gòu)件附加同一標號并省略其說明。
對上述半導(dǎo)體器件而言，除實施例5中說明的效果外還獲得如下這種效果。
即，通過在源、漏電場緩和層5d形成其寬度平滑變化部分，與寬度急劇變化的場合比較，在源、漏電場緩和層5d與阱2之間沒有電場集中部分。其結(jié)果，能夠提高源、漏電場緩和層5d與阱2的結(jié)耐壓。
實施例7這里，說明進一步提高實施例5中說明的半導(dǎo)體器件結(jié)耐壓的半導(dǎo)體器件的另一例。
如圖16所示，在具有起到電阻器R作用的源、漏電場緩和層5d，與圖14所示半導(dǎo)體器件的場合同樣，設(shè)置其寬度急劇變化的部分。
將柵電極7d形成為使之覆蓋該急劇變化的部分。另外，對除此以外的構(gòu)成都與圖13和圖14所示半導(dǎo)體器件的構(gòu)成同樣，因而給同一部件附加同一標號并省略其說明。
對上述半導(dǎo)體器件而言，除實施例5中說過的效果外還獲得如下這種效果。
首先，圖17表示串聯(lián)連接n溝道型MOS晶體管T和電阻器R場合的等效電路，圖18表示串聯(lián)連接p溝道型MOS晶體管T和電阻器R場合的等效電路。
圖17和圖18中的電阻器R對應(yīng)于圖16中的源、漏電場緩和層5d。之所以給電阻器R的溝道區(qū)側(cè)的部分(點C)施加高反偏壓，是只有給源、漏區(qū)4c施加反偏壓的狀態(tài)下MOS晶體管T為接通的場合。
例如，在圖17所示的n溝道型MOS晶體管的場合，可以認為是給源、漏區(qū)4c施加電壓Vdd，給柵電極7d施加Vdd的場合。
這個場合下，n溝道型MOS晶體管T變成接通的狀態(tài)，電阻器R的點C部分電壓也大約為Vdd。
另一方面，形成電阻器R和PN結(jié)的阱2的電壓為GND電壓，由此，決定給電阻器R的點C施加反偏壓。即，當(dāng)給電阻器R的溝道區(qū)側(cè)的部分施加反偏壓時，加到柵電極7d上的電壓也與該反偏壓大約相同。
對本半導(dǎo)體器件而言，如圖16所示，要形成柵電極7d使之覆蓋電阻器R上的寬度急劇變化的部分。
在給電阻器R的溝道區(qū)側(cè)(點C)的部分施加反偏壓時，等于也給柵電極7d施加與該反偏壓大約相同的電壓。
通過對柵電極7d上施加該電壓，向半導(dǎo)體襯底1的阱2一側(cè)產(chǎn)生電場。就利用該電場進一步擴展從形成電阻器R的源、漏電場緩和層5d與阱2的界面延伸出去的耗盡層。
因此，即使在形成電阻器R的源、漏區(qū)5d中形成急劇的部分，也能確保電阻器R和MOS晶體管的耐壓。
另外，在圖18所示的p溝道型MOS晶體管T的場合，之所以給電阻器的溝道區(qū)側(cè)(點C)的部分施加反偏壓，是給源、漏區(qū)4c施加例如GND電壓等反偏壓的狀態(tài)下，p溝道型MOS晶體管T為接通的場合。
在該狀態(tài)的期間，與n溝道型MOS晶體管的場合同樣，應(yīng)該給柵電極7d施加與反偏壓相同的電壓。因此，使耗盡層擴展，能夠確保電阻器R和MOS晶體管的耐壓。
并且，為了謀求用源、漏電場緩和層5d提高與阱2的結(jié)耐壓，盡可能降低其雜質(zhì)濃度。特別是，對雜質(zhì)濃度低的電阻器R的寬度很窄的部分施加高反偏壓的話，就往往使該電阻器R的部分耗盡了。
對本半導(dǎo)體器件而言，由于隨著柵電極7d上施加電壓而發(fā)生的電場，就抑制了使源、漏電場緩和層5d(電阻器R)發(fā)生耗盡。因此，電阻器R對電場依賴性減少，可以保持穩(wěn)定的電阻值。
實施例8這里，說明進一步提高實施例5中說明的半導(dǎo)體器件結(jié)耐壓的半導(dǎo)體器件又一個例子。
首先，如圖19所示，在具有起到電阻器R作用的源、漏電場緩和層5d，與圖14所示半導(dǎo)體器件的場合同樣，設(shè)置其寬度急劇變化的部分。
要形成電極7e使之覆蓋其急劇變化的部分。該電極7e，與連接到源、漏區(qū)4d的鋁布線14電連接起來。
另外，除此以外的構(gòu)成都與圖13和圖14所示半導(dǎo)體器件的構(gòu)成同樣，因而給同一部件附加同一標號并省略其說明。
對上述的半導(dǎo)體器件而言，除實施例5中說過的效果外，還獲得如下這種效果。
首先，圖20表示串聯(lián)連接n溝道型MOS晶體管T和電阻器R場合的等效電路，圖21表示串聯(lián)連接p溝道型MOS晶體管T和電阻器R場合的等效電路。
在圖13所示的場合，若通過接觸部14a給源、漏區(qū)4d施加高反偏壓，n溝道型MOS晶體管或p溝道型MOS晶體管成為斷開狀態(tài)的話，就等于給整個電阻器R施加高反偏壓。
對本半導(dǎo)體器件而言，如圖19所示，要形成電極7e使之覆蓋電阻器R(源、漏電場緩和層5d)。將該電極7e與鋁布線14電連接，電極7e變成與源、漏區(qū)4d的電壓相同的電壓。
通過向電極7e上施加電壓，向阱2一側(cè)產(chǎn)生電場。隨著該電場，進一步擴展從形成電阻器R的源、漏電場緩和層5d與阱2的界面延伸出去的耗盡層。
因此，即使在構(gòu)成電阻器R的源、漏區(qū)5d中形成急劇的部分，也能確保電阻器R和MOS晶體管的耐壓。
另外，給源、漏區(qū)4d施加高反偏壓，使n溝道型MOS晶體管或p溝道型MOS晶體管成為接通狀態(tài)的場合，在電阻器R的溝道區(qū)11c側(cè)的部分，隨著由電阻器R引起的壓降就會緩和反偏壓。
因此，電阻器R與阱2的耐壓，主要取決于電阻器R的源、漏區(qū)14a側(cè)的部分所加的反偏壓。這時，隨著因電極7e上施加電壓而發(fā)生的電場使耗盡層進一步擴展，所以即使MOS晶體管處于接通狀態(tài)能夠提高耐壓。上述的作用效果，對圖21所示的場合也同樣適合。
這次公開的實施例所有方面都是舉例說明，應(yīng)該認為不是限制性的。本發(fā)明不是上述說明而是按照權(quán)利要求的范圍來表示，企求包括與權(quán)利要求范圍等同意思和范圍內(nèi)的全部變更。
權(quán)利要求
1.一種半導(dǎo)體器件，具備半導(dǎo)體襯底的主表面上形成的第1導(dǎo)電型的第1雜質(zhì)區(qū)域；所述第1雜質(zhì)區(qū)域的表面上形成的第1隔離絕緣膜；在位于所述第1隔離絕緣膜的正下方的所述第1雜質(zhì)區(qū)域部分形成的第2導(dǎo)電型的第2雜質(zhì)區(qū)域；在所述第1雜質(zhì)區(qū)域部分的表面上與所述第1隔離絕緣膜隔開距離形成的第2導(dǎo)電型的第3雜質(zhì)區(qū)域；夾著所述第1隔離絕緣膜，在與位于所述第3雜質(zhì)區(qū)域的一側(cè)相反側(cè)的所述第1雜質(zhì)區(qū)域部分的表面上，與所述第1隔離絕緣膜隔開距離形成的第2導(dǎo)電型的第4雜質(zhì)區(qū)域；在由所述第2雜質(zhì)區(qū)域與所述第3雜質(zhì)區(qū)域夾著的所述第1雜質(zhì)區(qū)域的部分上形成的第1電極部；以及，在由所述第2雜質(zhì)區(qū)域與所述第4雜質(zhì)區(qū)域夾著的所述第1雜質(zhì)區(qū)域的部分上形成的第2電極部。
2. 按照權(quán)利要求1所述的半導(dǎo)體器件，其特征是，具備相對所述第1隔離絕緣膜位于所述第3雜質(zhì)區(qū)域一側(cè)的所述第1雜質(zhì)區(qū)域部分表面上，與所述第1隔離絕緣膜隔開距離形成的第2隔離絕緣膜，和，相對所述第1隔離絕緣膜位于所述第4雜質(zhì)區(qū)域一側(cè)的所述第1雜質(zhì)區(qū)域部分的表面上，與所述第1隔離絕緣膜隔開距離形成的第3隔離絕緣膜；所述第3雜質(zhì)區(qū)域包括在位于所述第2隔離絕緣膜正下方的所述第1雜質(zhì)區(qū)域的部分形成的具有規(guī)定雜質(zhì)濃度的第1濃度區(qū)域，和，與所述第1濃度區(qū)域電連接，對所述第2隔離絕緣膜朝著與所述第1隔離絕緣膜遠離的方向形成，具有雜質(zhì)濃度比所述第1濃度區(qū)域還高的第2濃度區(qū)域；以及，所述第4雜質(zhì)區(qū)域包括在位于所述第3隔離絕緣膜正下方的所述第1雜質(zhì)區(qū)域的部分形成的具有規(guī)定雜質(zhì)濃度的第3濃度區(qū)域，和，與所述第3濃度區(qū)域電連接，對所述第3隔離絕緣膜朝著與所述第1隔離絕緣膜遠離的方向形成，具有雜質(zhì)濃度比所述第3濃度區(qū)域還高的第4濃度區(qū)域。
3.按照權(quán)利要求2所述的半導(dǎo)體器件，其特征是分別形成所述第2雜質(zhì)區(qū)域、所述第3雜質(zhì)區(qū)域和所述第4雜質(zhì)區(qū)域作為阱。
4.按照權(quán)利要求2所述的半導(dǎo)體器件，其特征是，分別形成所述第1電極部和所述第2電極部，使其橫穿所述第1雜質(zhì)區(qū)域表面，設(shè)定在位于所述第1電極部正下方的第1溝道區(qū)的，對應(yīng)于所述第1電極部橫穿所述第1雜質(zhì)區(qū)域表面的部分的長度的溝道寬度，比在位于所述第2電極部正下方的第2溝道區(qū)的，對應(yīng)于所述第2電極部橫穿所述第1雜質(zhì)區(qū)域表面的長度的溝道寬度要短，在所述第2雜質(zhì)區(qū)域，沿著所述第2雜質(zhì)區(qū)域的所述第1電極部和所述第2電極部延伸的方向的寬度，從位于所述第1溝道區(qū)一側(cè)的部分直到位于所述第2溝道區(qū)一側(cè)的部分是平滑變化的。
5.按照權(quán)利要求2所述的半導(dǎo)體器件，其特征是，分別形成所述第1電極部和所述第2電極部，使其橫穿所述第1雜質(zhì)區(qū)域表面，設(shè)定對應(yīng)于所述第1電極部橫穿所述第1雜質(zhì)區(qū)域表面部分的長度的所述第1溝道區(qū)的溝道寬度，比對應(yīng)于所述第2電極部橫穿所述第1雜質(zhì)區(qū)域表面的長度的所述第2溝道區(qū)的溝道寬度要短，在所述第2雜質(zhì)區(qū)域，沿著所述第2雜質(zhì)區(qū)域的所述第1電極部和所述第2電極部延伸的方向的寬度，在位于所述第1溝道區(qū)一側(cè)的部分與位于所述第2溝道區(qū)一側(cè)的部分之間設(shè)置急劇變化的部分，形成所述第2電極部使其覆蓋所述第2雜質(zhì)區(qū)域的所述急劇變化的部分。
6.按照權(quán)利要求1所述的半導(dǎo)體器件，其特征是分別形成所述第2雜質(zhì)區(qū)域、所述第3雜質(zhì)區(qū)域和所述第4雜質(zhì)區(qū)域作為阱。
7.按照權(quán)利要求1所述的半導(dǎo)體器件，其特征是，分別形成所述第1電極部和所述第2電極部，使其橫穿所述第1雜質(zhì)區(qū)域表面，設(shè)定在位于所述第1電極部正下方的第1溝道區(qū)的，對應(yīng)于所述第1電極部橫穿所述第1雜質(zhì)區(qū)域表面部分長度的溝道寬度，比在位于所述第2電極部正下方的第2溝道區(qū)的，對應(yīng)于所述第2電極部橫穿所述第1雜質(zhì)區(qū)域表面的長度的溝道寬度要短，在所述第2雜質(zhì)區(qū)域，沿著所述第2雜質(zhì)區(qū)域的所述第1電極部和所述第2電極部延伸的方向的寬度，從位于所述第1溝道區(qū)一側(cè)的部分直到位于所述第2溝道區(qū)一側(cè)的部分是平滑變化的。
8.按照權(quán)利要求1所述的半導(dǎo)體器件，其特征是分別形成所述第1電極部和所述第2電極部，使其橫穿所述第1雜質(zhì)區(qū)域表面，設(shè)定對應(yīng)于所述第1電極部橫穿所述第1雜質(zhì)區(qū)域表面部分的長度的所述第1溝道區(qū)的溝道寬度，比對應(yīng)于所述第2電極部橫穿所述第1雜質(zhì)區(qū)域表面的長度的所述第2溝道區(qū)的溝道寬度要短，在所述第2雜質(zhì)區(qū)域，沿著所述第2雜質(zhì)區(qū)域的所述第1電極部和所述第2電極部延伸的方向的寬度，在位于所述第1溝道區(qū)一側(cè)的部分與位于所述第2溝道區(qū)一側(cè)的部分之間設(shè)置急劇變化的部分，形成所述第2電極部，使其覆蓋所述第2雜質(zhì)區(qū)域的所述急劇變化的部分。
9.一種半導(dǎo)體器件，具備半導(dǎo)體襯底的主表面上形成的第1導(dǎo)電型的第1雜質(zhì)區(qū)域；所述第1雜質(zhì)區(qū)域的表面上形成的隔離絕緣膜；在位于所述隔離絕緣膜正下方的所述第1雜質(zhì)區(qū)域部分形成的第2導(dǎo)電型的第2雜質(zhì)區(qū)域；與所述第2雜質(zhì)區(qū)域電連接，向著離開隔離絕緣膜的方向，在所述第1雜質(zhì)區(qū)域部分形成的第2導(dǎo)電型的第3雜質(zhì)區(qū)域；與所述隔離絕緣膜隔開距離，在與位于所述第3雜質(zhì)區(qū)域一側(cè)相反側(cè)的所述第1雜質(zhì)區(qū)域部分的表面上形成的第2導(dǎo)電型的第4雜質(zhì)區(qū)域；在由所述第2雜質(zhì)區(qū)域與所述第4雜質(zhì)區(qū)域夾著的所述第1雜質(zhì)區(qū)域的部分上形成的電極部，在所述第2雜質(zhì)區(qū)域，從所述電極部一側(cè)直至所述第3雜質(zhì)區(qū)域一側(cè)之間，形成沿著與從所述電極部向所述第3雜質(zhì)區(qū)域的方向大體直去方向的寬度更加變窄的部分。
10.按照權(quán)利要求9所述的半導(dǎo)體器件，其特征是所述第2雜質(zhì)區(qū)域的所述寬度，從所述電極部一側(cè)直到所述第3雜質(zhì)區(qū)域一側(cè)是平滑變化的。
11.按照權(quán)利要求9所述的半導(dǎo)體器件，其特征是在所述第2雜質(zhì)區(qū)域上形成所述電極部，使其覆蓋所述寬度變化的部分。
12.按照權(quán)利要求9所述的半導(dǎo)體器件，其特征是與所述第3雜質(zhì)區(qū)域固定于相同電位，在所述隔離絕緣膜上形成的另外電極部，使覆蓋所述第2雜質(zhì)區(qū)域。
全文摘要
半導(dǎo)體襯底(1)上形成阱(2)。該阱(2)內(nèi)，分別形成包括柵電極(7a)、源區(qū)(4b)、源電場緩和層(5b)和源、漏區(qū)(5a)的一個MOS晶體管(T1)和包括柵電極(7b)、漏區(qū)(4a)、漏電場緩和層(5c)和源、漏區(qū)(5a)的另一個MOS晶體管(T2)。一個MOS晶體管(T1)和另一個MOS晶體管(T2)，通過兩個晶體管內(nèi)共同的源、漏區(qū)(5a)串聯(lián)連接起來。因此，對于包括高耐壓MOS晶體管的元件串聯(lián)連接，獲得抑制圖形布局面積增大的半導(dǎo)體器件。
文檔編號H01L21/82GK1519937SQ0312498
公開日2004年8月11日 申請日期2003年9月23日 優(yōu)先權(quán)日2003年2月7日
發(fā)明者田矢真敏 申請人:株式會社瑞薩科技