專利名稱：新型環(huán)柵垂直SiGeC MOS器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體器件領(lǐng)域，它特別涉及MOS器件。
背景技術(shù)：
目前以CMOS結(jié)構(gòu)為核心的集成電路技術(shù)的特征尺寸已達(dá)到100nm范圍。進(jìn)一步縮小尺寸，面臨加工精度的限制，特征尺寸縮小帶來的寄生效應(yīng)(短溝效應(yīng)、熱電子效應(yīng)等)的限制以及物理極限的限制。而使用性能優(yōu)于硅的新材料和新的器件結(jié)構(gòu)，可用常規(guī)的工藝技術(shù)，獲得高于硅器件及電路的性能。
國內(nèi)外眾多公司、高校和研究單位均致力于研究如何利用現(xiàn)有工藝水平，提高器件性能和集成度。Lothar Risch等人在“Vertical MOS transistors with70nm channel length”文章(IEEE，Electron.Device，vol.43，p.1495，Sep.1996)中報道，采用縱向結(jié)構(gòu)，利用現(xiàn)有光刻水平，外延生長薄膜的厚度作為MOSFET的溝道長度，薄柵氧化層，試制出溝道長分別為170、120和70nm的NMOS器件(L＝70nm是目前報道的溝道長度最短的器件)。器件具有很好的電學(xué)特性，其中溝道長70nm器件，漏源飽和電流為500μA/μm，其跨導(dǎo)達(dá)到800μS/μm。與同尺寸的平面器件相比，版圖面積減小一半多。但在柵氧化和源漏注入退火等工藝中，源漏區(qū)硼雜質(zhì)的外擴(kuò)散，使垂直結(jié)構(gòu)溝道長度再降低很困難；其次，由于使用Si溝道，遷移率提高受到限制；再者，70nm長的溝道MOS器件亞閾區(qū)特性較差。
現(xiàn)有縱向結(jié)構(gòu)Si MOS器件，國外已有報道。如

圖1所示，它采用p型Si作為襯底，襯底上依次是n+-Si作源區(qū)、p-Si作MOS器件的溝道(溝道長度為溝道層的厚度)、n+-Si作漏區(qū)；以上三層結(jié)構(gòu)四周被柵氧化層3和多晶硅層4包圍，器件的柵極5由多晶硅層引出，源極6、漏極7由對應(yīng)的源、漏區(qū)引出。8為電極引線，9為SiO2隔離區(qū)。它的特點(diǎn)是溝道長度進(jìn)入納米級、版圖面積大幅減小。但是受Si材料遷移率低限制，器件速度很難進(jìn)一步提高；其次是在柵氧化和源漏注入退火等工藝中，源漏區(qū)硼雜質(zhì)的外擴(kuò)散，使垂直結(jié)構(gòu)溝道長度再降低很困難；再者垂直結(jié)構(gòu)同樣也應(yīng)考慮由于短溝道而帶來某些效應(yīng)，而現(xiàn)有的縱向結(jié)構(gòu)Si MOS器件對此未作討論。

發(fā)明內(nèi)容
本發(fā)明的任務(wù)是提供一種新型環(huán)柵垂直SiGeC MOS器件，它是利用新材料(SiGeC)，設(shè)計一種新的MOS器件結(jié)構(gòu)，基于現(xiàn)有的常規(guī)Si平面工藝，結(jié)合MBE等先進(jìn)技術(shù)，獲得高性能、高集成度的新型器件。
本發(fā)明的新型環(huán)柵垂直SiGeC MOS器件，它包括柵氧化層3、多晶硅層4、柵極5、源極6、漏極7以及電極引線8和SiO2隔離區(qū)9；其特征是它還包括在n-Si襯底上生長p+-Si1-α-βGeαCβ層16(與13一起作源區(qū))、SiGeC多層結(jié)構(gòu)1、Si蓋帽層2；SiGeC多層結(jié)構(gòu)1包括p+-Si1-α-βGeαCβ層13(與16相同并一起作源區(qū))、本征SiGeC隔離層11、n-Si1-x-yGexCy溝道層12、本征SiGeC隔離層11、p+-Si1-α-βGeαCβ層10(作漏區(qū))，以上五層組成圓柱型SiGeC多層結(jié)構(gòu)1；SiGeC多層結(jié)構(gòu)1與柵氧化層3之間是Si蓋帽層2；器件由呈長方體的p+-Si1-α-βGeαCβ層16和其上的圓柱組成，圓柱由內(nèi)向外分四層依次是SiGeC多層結(jié)構(gòu)1(圓柱型)、Si蓋帽層2(圓桶型)、柵氧化層3(圓桶型)、多晶硅層4(圓桶型)，如圖2、3所示。
需要說明的是，α、β為漏源區(qū)Ge和C的組份，x、y為溝道區(qū)Ge和C的組份，要求β和y小于1％，α和x小于50％。α、β、x、y最佳值通過解泊松方程和連續(xù)性方程，由計算機(jī)模擬優(yōu)化獲得。
本發(fā)明的新型環(huán)柵垂直SiGeC MOS器件各層之間的連接關(guān)系如圖3所示，器件由呈長方體p+-Si1-α-βGeαCβ層16和其上的圓柱組成，圓柱由內(nèi)向外分四層依次是SiGeC多層結(jié)構(gòu)1(圓柱型)、Si蓋帽層2(圓桶型)、柵氧化層3(圓桶型)、多晶層4(圓桶型)；所述的SiGeC多層結(jié)構(gòu)層1是圓柱型，由下至上包括p+-Si1-α-βGeαCβ層13、本征SiGeC隔離層11、n-Si1-x-yGexCy層12、本征SiGeC隔離層11、P+-Si1-α-βGeαCβ層10；源極6由底部p+-Si1-α-βGeαCβ薄層16引出，漏極7由頂部P+-Si1-α-βGeαCβ層10引出。
本發(fā)明的新型環(huán)柵垂直SiGeC MOS器件發(fā)明創(chuàng)新點(diǎn)在于(1)Si1-x-yGexCy材料取代Si材料作為器件的溝道；(2)采用本征SiGeC隔離層；(3)在溝道層與柵氧化層之間設(shè)計Si蓋帽層；
(4)Si1-α-βGeαCβ材料取代Si作為器件的漏源；(5)環(huán)柵結(jié)構(gòu)。
本發(fā)明創(chuàng)新點(diǎn)主要基于以下原理(1)SiGeC材料作為器件溝道可獲得較高溝道遷移率。由于硅材料自身的性質(zhì)如遷移率低、禁帶寬度固定等，致使器件速度不高、無法實(shí)現(xiàn)能帶的自由裁剪等。在Si材料中加入Ge而形成應(yīng)變的Si1-xGex材料，其空穴遷移率隨Ge組分x的增加而指數(shù)式增大，其值大于體Si中空穴遷移率。但一方面高Ge含量的SiGe合金臨界厚度極小。當(dāng)SiGe合金厚度超過其臨界厚度時，界面將產(chǎn)生大量失配位錯。在Si1-xGex中摻入和適量的替位式C原子可有效地減小合金中的應(yīng)變量，增大臨界厚度，使在高Ge組分的情況下，仍能保證合金材料應(yīng)變?？梢酝ㄟ^調(diào)節(jié)Si1-x-yGexCy合金中Ge組分x和C組分y(C組分y小于1％)，使Si1-x-yGexCy合金保持較高遷移率，同時價帶突變量幾乎保持不變。另一方面，由于SiGe處于亞穩(wěn)定狀態(tài)，遇高溫(T＞800℃)SiGe應(yīng)力釋放，產(chǎn)生缺陷，嚴(yán)重影響器件性能。在Si1-x-yGex中摻入和適量的替位式C原子，減小合金中的應(yīng)變量，增加熱穩(wěn)定性。后續(xù)工藝(如氧化、退火)中不必再要求低溫(T＜800℃)，可采用常規(guī)的熱氧化和離子注入工藝，與現(xiàn)有常規(guī)Si MOS工藝兼容，減少制作成本。再者，SiGeC外延層的表面比SiGe更加平整光滑，有助于減小漏電流等參數(shù)，進(jìn)而可改善器件性能。
(2)SiGeC材料作為溝道有效抑制了漏源區(qū)雜質(zhì)的向溝道區(qū)外擴(kuò)散，有望實(shí)現(xiàn)縱向結(jié)構(gòu)MOS器件溝道長度進(jìn)一步降低。因為在SiGeC材料中B原子的擴(kuò)散系數(shù)僅是Si中的1/80(相同N2的退火條件下)。
(3)設(shè)計本征SiGeC作隔離層，進(jìn)一步隔離漏源區(qū)雜質(zhì)向溝道區(qū)擴(kuò)散。
(4)在溝道層與柵氧化層之間設(shè)計Si蓋帽層，避免在氧化(即使是低溫)時，SiGeC溝道層Ge擴(kuò)散到柵氧化層中，造成氧化層質(zhì)量降低，導(dǎo)致器件電學(xué)性能和可靠性降低。同時Si蓋帽層的設(shè)計能減小氧化層與SiGeC界面散射對SiGeC溝道中載流子遷移率的影響，同時保證SiGeC溝道層與Si蓋帽層之間界面較低的界面態(tài)密度。
(5)采用縱向、環(huán)柵結(jié)構(gòu)，提高柵極對溝道的控制作用，其結(jié)果是有利于抑制短溝道效應(yīng)和改善亞閾區(qū)特性。
圖4是本發(fā)明新型環(huán)柵垂直SiGeC MOS器件橫向剖面圖(俯視圖)，陰影部分15為SiGeC多層結(jié)構(gòu)1的被耗盡區(qū)域。
每單位面積的耗盡層電容Cd為Cd=-dQbdφs=ϵSiGeCR·lnRR-Wd]]>這里R＝RSiGeC+Rcap，RSiGeC為SiGeC圓柱的半徑，Rcap是Si蓋帽層(已耗盡)的厚度為定值，R與柵電壓有關(guān)。R□Wd，Wd為耗盡層的厚度。Qb是每單位面積的耗盡層電荷，Φs為表面勢，εSiGeC為SiGeC材料的介電常數(shù)。由上式可導(dǎo)出dCddR=-ϵSiGeC(R·lnRR-Wd)-2·(lnRR-Wd-RR-Wd+1)]]>因為R□Wd，所以上式大于0。當(dāng)R□□時，變?yōu)槠矫娼Y(jié)構(gòu)器件。隨著SiGeC圓柱半徑RSiGeC(Si蓋帽層的厚度Rcap為定值)減小，耗盡層電容Cd減小，直到當(dāng)R＝Wd時，Cd變?yōu)?。
可近似得出亞閾區(qū)轉(zhuǎn)移特性斜率的倒數(shù)S關(guān)系式S=KTq·ln10(1+CdCOX)]]>這里COX為氧化層的電容，k為玻爾茲曼常數(shù)，T為器件工作環(huán)境溫度，q為單位電量。隨著耗盡層電容Cd減小，S將減小，亞閾區(qū)轉(zhuǎn)移特性曲線斜率增大，曲線變陡，亞閾區(qū)特性變好。
對于環(huán)柵SiGeC MOS結(jié)構(gòu)，一旦SiGeC圓柱被完全耗盡，柵壓繼續(xù)增加，耗盡層的電荷也不會再增加，但表面勢和反型層中電荷將提高，導(dǎo)致耗盡層電容Cd迅速減小。在SiGeC圓柱半徑很小，高度(溝道長度L)足夠大時，S的理想值為kT/q ln(10)。而平面Si MOS結(jié)構(gòu)在亞閾區(qū)，隨柵壓繼續(xù)增加，耗盡層的電荷增加，雖然表面勢也增加，但是其耗盡層電容明顯比環(huán)柵SiGeC MOS結(jié)構(gòu)大，即其S因子也相對較大，說明環(huán)柵SiGeC MOS結(jié)構(gòu)比平面結(jié)構(gòu)有更好的亞閾區(qū)特性。
(7)Si1-α-βGeαCβ材料作為漏源，調(diào)節(jié)合金中Ge組分α和C組分β和溝道區(qū)合金Si1-x-yGexCy合金中Ge組分x和C組分y，使Si1-α-βGeαCβ漏源區(qū)的禁帶寬度低于Si1-x-yGexCy溝道區(qū)，實(shí)現(xiàn)兩區(qū)材料的能帶偏置，有利于抑制SCE和DIBL效應(yīng)。
新型環(huán)柵垂直SiGeC MOS器件可用于取代目前的Si MOS器件，利用現(xiàn)有的工藝，克服光刻水平的限制，生產(chǎn)出具有高性能、高集成度MOS器件。
環(huán)柵SiGeC MOS器件的基本工作原理是在正常的運(yùn)用下，SiGeCPMOSFET管(增強(qiáng)型)的源極6處于零電位，漏極7接負(fù)電位。如果柵極5處于零電位，由于源區(qū)到漏區(qū)是一個p+-n-p+結(jié)構(gòu)，所以漏極7與源極6之間就不可能有電流通過，只有極小的p-n結(jié)反向飽和電流。但當(dāng)柵極5加上負(fù)電位VGS，并大于開啟電壓VT時，柵極內(nèi)側(cè)的n型SiGeC溝道層表面被感應(yīng)形成了p型反型層，使導(dǎo)電類型相同的源區(qū)和漏區(qū)連接起來。此時，如果漏極7加上負(fù)電位，就有空穴從源區(qū)通過SiGeC溝道沿Z方向流向漏區(qū)，形成從源極6流向漏極7的漏極電流，如圖4所示。
當(dāng)VDS是一個很小時，源區(qū)和漏區(qū)之間感應(yīng)的溝道就會象一個電阻。
當(dāng)VDS增大時，由于漏電流增大，沿溝道上的電壓降使靠近漏極7一端柵極5與溝道之間電位差為(VGS-VDS)，小于靠近源極6一端的電勢差，因而柵極5在硅表面上產(chǎn)生的電場減弱，導(dǎo)致溝道厚度從源到漏沿著溝道逐漸變薄，結(jié)果導(dǎo)致溝道電阻增大。于是，當(dāng)VDS逐漸增大時，ID增大變慢了(線形區(qū))。當(dāng)VDS增加到Vdsat＝VGS-VT時，在靠近漏端的溝道上，柵極表面上產(chǎn)生的電場再不能維持任何反型層電荷了，于是在靠近漏一端的硅表面上反型層消失，只剩下耗盡區(qū)。這時，溝道在漏端附近被夾斷，MOS管的漏極電流開始飽和。
當(dāng)VDS＞Vdsat時，降落在漏附近耗盡區(qū)的電壓增加，耗盡區(qū)厚度變大，夾斷點(diǎn)向源端稍稍移動。如果忽略夾斷點(diǎn)的移動，則漏極電流ID將不隨漏電壓而增加，保持在飽和值Idsat(飽和區(qū))。
當(dāng)VDS＞BVDS后，漏-襯底結(jié)發(fā)生雪崩擊穿，這是VDS稍許增加，漏電流就急劇增加，進(jìn)入截止區(qū)。
縱上所述，本發(fā)明的新型環(huán)柵垂直SiGeC MOS器件具有以下特點(diǎn)(1)高速、高頻；(2)亞閾區(qū)特性好；(3)高集成度；(4)有利于抑制SCE和DIBL效應(yīng)。
附圖及圖面說明圖1是現(xiàn)有的縱向結(jié)構(gòu)Si NMOS器件的縱向剖面結(jié)構(gòu)圖其中，采用p型Si作為襯底，上面依次是作源區(qū)的n+-Si層、作為溝道p-Si層，作為漏區(qū)的n+-Si層，上述三層結(jié)構(gòu)的四周是柵氧化層3和多晶硅層4，器件的柵極5由多晶硅層4引出，源極6、漏極7由對應(yīng)的源漏區(qū)引出，8為電極引線，9為SiO2隔離區(qū)。
圖2是本發(fā)明的新型環(huán)柵垂直SiGeC MOS器件縱向剖面圖。
n-Si襯底上生長p+-Si1-α-βGeαCβ層16(與13一起作為源區(qū))，其上為SiGeC多層結(jié)構(gòu)，依次是p+-Si1-α-βGeαCβ層13(與16一起作為源區(qū))、本征SiGeC隔離層11、n-Si1-x-yGexCy層12(作為溝道)，本征SiGeC隔離層11、P+-Si1-α-βGeαCβ層10(作為漏區(qū))；以上五層結(jié)構(gòu)的四周完全被Si蓋帽層2、柵氧化層3和多晶硅層4依次包圍，源極6由p+-Si1-α-βGeαCβ層16引出，漏極7由頂層的p+-Si1-α-βGeαCβ層漏區(qū)10引出，柵極5由多晶硅層4引出，8為電極引線，9為隔離區(qū)。
圖3是本發(fā)明的新型環(huán)柵垂直SiGeC MOS器件外型圖。
呈長方體的p+-Si1-α-βGeαCβ薄層16上是圓柱型的多層結(jié)構(gòu)，由內(nèi)向外分四層，依次是SiGeC層1(圓柱)、Si層2(圓桶)、柵氧化層3(圓桶)、多晶硅層4(圓桶)；源極6由長方體p+-Si1-α-βGeαCβ薄層16引出，漏極7由頂部P+-Si1-α-βGeαCβ層10引出，柵極5由多晶硅層引出。
圖4是本發(fā)明的新型環(huán)柵垂直SiGeC MOS器件橫向剖面圖在漏源區(qū)加電場后，15為被耗盡區(qū)域，包括圓柱型SiGeC層1的部分和Si蓋帽層2；中心白色區(qū)域14為剩下未耗盡SiGeC；在耗盡區(qū)域15外，是柵氧化層3和多晶硅層4；R為SiGeC層1(圓柱)的半徑與Si蓋帽層2(圓桶)厚度之和，Wd為耗盡層的厚度。
圖5是本發(fā)明的新型環(huán)柵垂直SiGeC MOS器件的工作原理圖其中，2為Si蓋帽層，3為柵氧化層，4為多晶硅層；源極6接地，漏極7接負(fù)電位，柵極5接負(fù)電位。
權(quán)利要求
1.一種新型環(huán)柵垂直SiGeC MOS器件，它包括柵氧化層(3)、多晶硅層(4)、柵極(5)、源極(6)、漏極(7)以及電極引線(8)和SiO2隔離區(qū)(9)；其特征是它還包括生長在n-Si襯底上p+-Si1-α-βGeαCβ層(16)、SiGeC多層結(jié)構(gòu)(1)、Si蓋帽層(2)；SiGeC多層結(jié)構(gòu)(1)包括p+-Si1-α-βGeαCβ層(13)(與16一起作為源區(qū))、本征SiGeC隔離層(11)、n-Si1-x-yGexCy溝道層(12)、本征SiGeC隔離層(11)、p+-Si1-α-βGeαCβ層(10)，以上五層組成圓柱型SiGeC多層結(jié)構(gòu)(1)；在SiGeC多層結(jié)構(gòu)(1)與柵氧化層(3)之間是Si蓋帽層(2)；器件由呈長方體的p+-Si1-α-βGeαCβ層(16)和其上的圓柱組成，圓柱由內(nèi)向外分四層，依次是SiGeC多層結(jié)構(gòu)(1)(圓柱型)、Si蓋帽層(2)(圓桶型)、柵氧化層(3)(圓桶型)、多晶硅層(4)(圓桶型)。
2.根據(jù)權(quán)利要求1所述的一種新型環(huán)柵垂直SiGeC MOS器件，其特征是所述的α、β為漏源區(qū)Ge和C的組份，x、y為溝道區(qū)Ge和C的組份，要求β和y小于1％，α和x小于50％；α、β、x、y最佳值可以通過解泊松方程和連續(xù)性方程，由計算機(jī)模擬優(yōu)化獲得。
全文摘要
本發(fā)明提供了一種新型環(huán)柵垂直SiGeC MOS器件，它包括柵氧化層3、多晶硅柵層4、柵極5、源極6、漏極7以及電極引線8和SiO
文檔編號H01L29/78GK1567594SQ0313532
公開日2005年1月19日 申請日期2003年7月2日 優(yōu)先權(quán)日2003年7月2日
發(fā)明者李競春, 于奇, 楊謨?nèi)A 申請人:電子科技大學(xué)