專利名稱：非易失性半導(dǎo)體存儲器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及優(yōu)選應(yīng)用于快閃存儲器的非易失性半導(dǎo)體存儲器件及其制造方法。
背景技術(shù)：
快閃存儲器是一種已知類型的非易失性半導(dǎo)體存儲器件。圖30和31分別示出了NOR型快閃存儲器的構(gòu)成的電路圖和布局圖。圖32A示出了沿圖31中I-I線的示意剖面圖，圖32B是沿圖31中II-II線的示意剖面圖，圖32C是沿圖31中III-III線的示意剖面圖。
在NOR型快閃存儲器(第一傳統(tǒng)例子)中，如圖30和31所示，多個位線和多個字線相互空間交叉排列。構(gòu)成一個快閃存儲單元的晶體管的源極和漏極分別連接到兩個相鄰位線中的一個。每個位線通常被放在其兩側(cè)的兩個相鄰的晶體管所共用。這些晶體管的柵極連接到字線。這里，一個晶體管可以用圖30中的虛線環(huán)繞的兩個點存儲數(shù)據(jù)，即，可以存儲兩位。
如圖31和圖32A到32C所示，位線由在半導(dǎo)體襯底1的表面部分中形成的位線雜質(zhì)擴散層4組成。另一方面，字線6由在半導(dǎo)體襯底1上形成的半導(dǎo)體膜組成，同時在它們之間放置絕緣膜。更具體的，在溝道區(qū)(半導(dǎo)體襯底1的一部分)和字線6之間提供ONO膜2。ONO膜2由按二氧化硅膜、氮化硅膜和另一個二氧化硅膜的順序疊置形成。在位線雜質(zhì)擴散層4和字線6之間，提供厚度大于ONO膜2的二氧化硅膜5。在每個字線6的側(cè)面上，形成側(cè)壁8(未在圖31中示出)。在整個表面上形成層間絕緣膜9(未在圖31中示出)。在既沒有形成位線雜質(zhì)擴散層4又沒有形成字線6的區(qū)域形成溝道終止雜質(zhì)擴散層7。即，溝道終止雜質(zhì)擴散層用作元件隔離。在位線雜質(zhì)擴散層4和層間絕緣膜9上的絕緣膜例如二氧化硅膜5中形成位線接觸10，在字線6上的絕緣膜例如層間絕緣膜9中形成字線接觸11。注意，在圖31中省略了除在位線雜質(zhì)擴散層4上的二氧化硅膜5和在字線6上的氮化硅膜22以外的絕緣膜(ONO膜2、側(cè)壁8和層間絕緣膜9)的圖示。
下面將介紹這樣構(gòu)成的快閃存儲器(第一傳統(tǒng)例子)的常規(guī)制造方法。圖33A、33B和33C到圖37A、37B和37C是用于連續(xù)說明快閃存儲器的常規(guī)制造方法的示意剖面圖。注意，圖號后綴為“A”的圖是沿圖31中I-I線的剖面圖，圖號后綴為“B”的圖是沿圖31中II-II線的剖面圖，圖號后綴為“C”的圖是沿圖31中III-III線的剖面圖。
首先，如圖33A到33C所示，在半導(dǎo)體襯底1的表面上形成ONO膜2。在ONO膜2的形成工藝中，所生長的二氧化硅膜2a的厚度為3到10nm，其上通過CVD(化學(xué)汽相淀積)工藝形成厚度為12到16nm的氮化硅膜2b，通過濕氧化在氮化硅膜2b上再生長厚度為5到10nm的二氧化硅膜2c。
接著，通過涂覆在ONO膜2上形成抗蝕劑膜3，然后如圖34A到34C所示構(gòu)圖抗蝕劑膜3，從而具有與位線雜質(zhì)擴散層4相同的圖形。蝕刻掉作為ONO膜2組成部分的二氧化硅膜2c和氮化硅膜2b的暴露部分。然后用抗蝕劑膜3作為掩模，通過離子注入將砷離子摻雜到半導(dǎo)體襯底1中，從而形成位線雜質(zhì)擴散層4。這里，劑量一般設(shè)為大約1×1015到3×1015cm-2。
然后，如圖35A到35C所示，通過濕氧化在位線雜質(zhì)擴散層4的表面上生長厚度為400到600nm的二氧化硅膜5。ONO膜2的兩邊有一定程度的上升。
然后，通過CVD工藝在整個表面上生長摻雜磷的非晶硅(DASi)膜，并通過CVD工藝在其上進一步生長硅化鎢(WSi)膜。DASi膜的厚度為100到150nm，WSi膜的厚度為100到180nm。接著，通過涂覆在WSi膜上形成抗蝕劑膜，然后構(gòu)圖以形成與字線和在外圍電路區(qū)中的晶體管的柵電極相同的圖形。然后，如圖36A到36C所示，依次蝕刻掉WSi膜和DASi膜，從而形成字線6和在外圍電路區(qū)中的晶體管(未示出)的柵極。然后去掉抗蝕劑膜，并通過在整個表面涂覆而形成新的抗蝕劑膜，并構(gòu)圖形成與溝道終止雜質(zhì)擴散層相同的圖形。然后，用抗蝕劑膜作掩模通過離子注入將硼離子摻雜到半導(dǎo)體襯底1中，從而形成溝道終止雜質(zhì)擴散層7。這里，劑量一般設(shè)為大約5×1012到1×1013cm-2。溝道終止雜質(zhì)擴散層7作為每個相鄰位線雜質(zhì)擴散層4之間的元件隔離。注意，在外圍電路區(qū)中，在形成DASi膜之前用在外圍電路區(qū)中具有開口的抗蝕劑膜作掩模蝕刻掉ONO膜2，然后去掉抗蝕劑膜，并形成柵極氧化物膜(未示出)。
接著，在整個表面上生長厚度為100到200nm的CVD氧化物膜，然后進行各向異性蝕刻，從而在外圍電路區(qū)中的晶體管的柵電極(未示出)和字線6的側(cè)面產(chǎn)生側(cè)壁8，如圖37A到37C所示。然后在整個表面上形成層間絕緣膜9，隨后形成布線(未示出)等。由此，制造出NOR型快閃存儲器。
圖38和39分別是示出構(gòu)成AND型快閃存儲器的構(gòu)成的電路圖和布局圖。圖40A示出了在圖39中沿I-I線的示意剖面圖，圖40B是沿圖39中II-II線的示意剖面圖，圖40C是沿圖39中III-III線的示意剖面圖。
在AND型快閃存儲器(第二傳統(tǒng)例子)中，如圖38和39所示，多個位線和多個字線空間交叉排列。構(gòu)成一個快閃存儲單元的雙柵極結(jié)構(gòu)晶體管的源極和漏極分別連接到兩個相鄰位線中的一個。與NOR型快閃存儲器不同，在每個相鄰的晶體管之間有兩條位線，并且這些晶體管分別連接在這些位線上。即，每個位線只被沿該位線的延伸方向排列的晶體管所共用。這些晶體管的柵極連接到字線。
如圖39和圖40A到40C所示，位線由在半導(dǎo)體襯底1的表面部分中形成的位線雜質(zhì)擴散層4組成。在分別連接到不同的晶體管的每個相鄰的位線(位線雜質(zhì)擴散層)之間形成元件隔離氧化物膜12。另一方面，字線6由在半導(dǎo)體襯底1上形成的半導(dǎo)體膜組成，同時在它們之間放置絕緣膜。更具體的，在溝道區(qū)(半導(dǎo)體襯底1的一部分)和字線6之間提供隧道氧化物膜13、浮動?xùn)?4和ONO膜2。在位線雜質(zhì)擴散層4和字線6之間提供厚度大于隧道氧化物膜13、浮動?xùn)?4和ONO膜2的二氧化硅膜5。浮動?xùn)?4分割用于每個晶體管。在整個表面上形成層間絕緣膜9。在既沒有形成位線雜質(zhì)擴散層4又沒有形成字線6的區(qū)域形成溝道終止雜質(zhì)擴散層7。注意，在圖39中省略了除位線雜質(zhì)擴散層4上的二氧化硅膜5以外的絕緣膜(ONO膜2、層間絕緣膜9和隧道氧化物膜13)的圖示。
接下來，說明剖面結(jié)構(gòu)不同于第二傳統(tǒng)例子的第三傳統(tǒng)例子。第三傳統(tǒng)例子引自日本特許專利公開No.8-172174。圖41A到41C示出了第三傳統(tǒng)例子的構(gòu)造，其中圖41A示出了在圖39中沿I-I線的示意剖面圖，圖41B是沿圖39中II-II線的示意剖面圖，圖41C是沿圖39中III-III線的示意剖面圖。
雖然在第二傳統(tǒng)例子中溝道終止雜質(zhì)擴散層7直接形成在半導(dǎo)體襯底1的表面部分中，在第三傳統(tǒng)例子中的半導(dǎo)體襯底1的相應(yīng)部分中形成凹槽15，并且通過向凹槽15的底部和側(cè)面進行斜角離子注入形成溝道終止雜質(zhì)擴散層7。還提供覆蓋溝道終止雜質(zhì)擴散層7和快閃存儲單元的熱氧化物膜17。在其上進一步形成CVD氧化物膜作為層間絕緣膜9。
下面將介紹根據(jù)第三傳統(tǒng)例子的AND型快閃存儲器的制造方法。圖42A、42B和42C和圖43A、43B和43C連續(xù)示出了第三傳統(tǒng)例子的這種AND型快閃存儲器的制造方法中的工藝步驟的示意剖面圖，其中圖42A和43A示出了圖41A所示的區(qū)域，圖42B和43B示出了圖41B所示的區(qū)域，圖42C和43C示出了圖41C所示的區(qū)域。
在根據(jù)第三傳統(tǒng)例子制造AND型快閃存儲器的過程中，蝕刻隧道氧化物膜13和半導(dǎo)體襯底1，其中，抗蝕劑膜16用作掩膜，構(gòu)圖字線6、ONO膜2和浮動?xùn)?4來得到圖40所示的構(gòu)造，位線雜質(zhì)擴散層4上的二氧化硅層5也作為掩模，從而形成如圖42A到圖42C所示的凹槽15。然后，通過向凹槽15的底部和側(cè)面進行斜角離子注入形成溝道終止雜質(zhì)擴散層7。隨后去掉抗蝕劑膜16。
然后，如圖43A到圖43C所示，生長熱氧化物膜17，以覆蓋溝道終止雜質(zhì)擴散層7和快閃存儲單元16，在其上進一步形成CVD氧化物膜作為層間絕緣膜9，隨后形成布線等。
在日本特許專利公開No.5-275716中可以找到第四傳統(tǒng)例子，公開了在字線的側(cè)面上形成側(cè)壁，用側(cè)壁作為掩模蝕刻半導(dǎo)體襯底，從而形成凹槽，在凹槽的底部形成溝道終止雜質(zhì)擴散層以及在其側(cè)面形成位線的方法。
但是，上述的傳統(tǒng)例子具有如下缺點。
在第一和第二傳統(tǒng)例子中，只有溝道終止雜質(zhì)擴散層7作為元件隔離，難以保證在為了更高的集成度和節(jié)省空間而減小位線之間的間距的情況下位線之間足夠的耐壓等級。
在第三傳統(tǒng)例子中，用于構(gòu)圖字線6、ONO膜2和浮動?xùn)?4的抗蝕劑膜16也直接用作蝕刻隧道氧化物膜13和半導(dǎo)體襯底1的掩模，以形成凹槽15?？刮g劑膜16較小的厚度使它作為抗蝕劑膜無法承受隨后的工序，可能在蝕刻過程中變形。相反，抗蝕劑膜16較大的厚度使它難以使字線的寬度變窄。另一個問題在于溝道終止雜質(zhì)擴散層7在形成凹槽15之后一直形成到其側(cè)面上，使得快閃存儲器的有效溝道寬度變窄，并由此減小了流過晶體管的電流。
在第四傳統(tǒng)例子中，各存儲單元的柵電極在形成柵電極的層中彼此獨立。如上所述，在凹槽的側(cè)面提供位線。這種結(jié)構(gòu)及其制造方法不能直接應(yīng)用于字線和柵電極或控制柵極由同一層組成的快閃存儲器中。
發(fā)明內(nèi)容
鑒于上述問題完成了本發(fā)明，本發(fā)明提供一種非易失性半導(dǎo)體存儲器件及其制造方法，能夠縮小字線的寬度同時保持位線之間所需的耐壓等級。
在廣泛的研究之后，本發(fā)明達到了下面所述的本發(fā)明的各個方面。
本發(fā)明的第一方面涉及一種非易失性半導(dǎo)體存儲器件，包括半導(dǎo)體襯底；由形成在半導(dǎo)體襯底表面部分中的雜質(zhì)擴散層構(gòu)成的多個位線；以及由形成在半導(dǎo)體襯底上的導(dǎo)電層構(gòu)成的在俯視圖中與所述多個位線交叉的多個字線。該半導(dǎo)體器件還包括形成在字線上的第一絕緣膜；以及沿字線形成的第二絕緣膜。在每個相鄰的字線之間，在半導(dǎo)體襯底的表面部分中，在形成在相鄰字線上的第一絕緣膜和由相鄰位線在俯視圖中限定的各區(qū)中形成凹槽，從而與第二絕緣膜對準(zhǔn)；在凹槽的底部形成溝道終止雜質(zhì)擴散層；以及在凹槽中填充絕緣膜。
此外，本發(fā)明的第二方面涉及一種非易失性半導(dǎo)體存儲器件，包括半導(dǎo)體襯底；由形成在半導(dǎo)體襯底表面部分中的雜質(zhì)擴散層構(gòu)成的多個位線；以及由形成在半導(dǎo)體襯底上的導(dǎo)電層構(gòu)成的在俯視圖中與所述多個位線交叉的多個字線。在本發(fā)明的第二方面中的每個相鄰字線之間，在半導(dǎo)體襯底的表面部分中，在相鄰字線和相鄰位線在俯視圖中限定的各區(qū)中形成凹槽；在凹槽的底部形成溝道終止雜質(zhì)擴散層(channel stop impurity-diffused layer)；在每個字線的側(cè)面上形成側(cè)壁，向凹槽的底部延伸；凹槽中填充了絕緣膜。
本發(fā)明的第三方面涉及一種非易失性半導(dǎo)體存儲器件的制造方法，包括以下步驟在半導(dǎo)體襯底上按第一氧化物膜、氮化物膜和第二氧化物膜的順序疊置形成疊層；在半導(dǎo)體襯底的表面部分中形成由雜質(zhì)擴散層構(gòu)成的多個位線；以及在所述多個位線上形成第一絕緣膜。根據(jù)本發(fā)明第三方面的方法還包括以下步驟在整個表面上依次形成導(dǎo)電層和第二絕緣膜；構(gòu)圖導(dǎo)電層和第二絕緣膜以得到在俯視圖中與所述多個位線交叉的多個字線；在字線的側(cè)面形成由第三絕緣膜構(gòu)成的側(cè)壁；用第一絕緣膜、第二絕緣膜和側(cè)壁作為掩模，通過蝕刻半導(dǎo)體襯底的表面形成凹槽；通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層；以及用第四絕緣膜填充凹槽。
此外，本發(fā)明的第四方面涉及一種非易失性半導(dǎo)體存儲器件的制造方法，包括以下步驟在半導(dǎo)體襯底上按第一氧化物膜、氮化物膜和第二氧化物膜的順序疊置形成疊層；在半導(dǎo)體襯底的表面部分中形成由雜質(zhì)擴散層構(gòu)成的多個位線；以及在所述多個位線上形成第一絕緣膜。根據(jù)本發(fā)明第四方面的方法還包括以下步驟在整個表面上依次形成導(dǎo)電層和第二絕緣膜；構(gòu)圖導(dǎo)電層和第二絕緣膜以得到在俯視圖中與所述多個位線交叉的多個字線；用第一絕緣膜和第二絕緣膜作為掩模，通過蝕刻半導(dǎo)體襯底的表面形成凹槽；通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層；在字線的側(cè)面上形成由第三絕緣膜構(gòu)成的并向凹槽的底部延伸的側(cè)壁；以及用第四絕緣膜填充凹槽。
此外，本發(fā)明的第五方面涉及一種非易失性半導(dǎo)體存儲器件的制造方法，包括以下步驟在半導(dǎo)體襯底上按第一氧化物膜、氮化物膜和第二氧化物膜的順序疊置形成疊層；在半導(dǎo)體襯底的表面部分中形成由雜質(zhì)擴散層構(gòu)成的多個位線；以及在所述多個位線上形成第一絕緣膜。根據(jù)本發(fā)明第五方面的方法還包括以下步驟在整個表面上依次形成導(dǎo)電層和第二絕緣膜；構(gòu)圖導(dǎo)電層和第二絕緣膜以得到在俯視圖中與所述多個位線交叉的多個字線；形成覆蓋導(dǎo)電層和第二絕緣膜的抗蝕劑膜，抗蝕劑膜在俯視圖中在每個相鄰字線之間并除字線之外的區(qū)域中具有開口；用第一絕緣膜和抗蝕劑膜作為掩模，通過蝕刻半導(dǎo)體襯底的表面形成凹槽；通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層；以及用第四絕緣膜填充凹槽。
本發(fā)明的第六方面涉及一種非易失性半導(dǎo)體存儲器件的制造方法，包括以下步驟在半導(dǎo)體襯底上形成隧道絕緣膜；在半導(dǎo)體襯底的表面部分中形成由雜質(zhì)擴散層構(gòu)成的多個位線；在所述多個位線上形成第一絕緣膜；在隧道絕緣膜和第一絕緣膜上形成浮動?xùn)?；以及在浮動?xùn)派习吹谝谎趸锬?、氮化物膜和第二氧化物膜的順序疊置形成疊層。根據(jù)本發(fā)明第六方面的方法還包括以下步驟在整個表面上依次形成導(dǎo)電層和第二絕緣膜；構(gòu)圖導(dǎo)電層和第二絕緣膜以得到在俯視圖中與所述多個位線交叉的多個字線；在字線的側(cè)面形成由第三絕緣膜構(gòu)成的側(cè)壁；用第一絕緣膜、第二絕緣膜和側(cè)壁作為掩模，通過蝕刻半導(dǎo)體襯底的表面形成凹槽；通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層；以及用第四絕緣膜填充凹槽。
本發(fā)明的第七方面涉及一種非易失性半導(dǎo)體存儲器件的制造方法，包括以下步驟在半導(dǎo)體襯底上形成隧道絕緣膜；在半導(dǎo)體襯底的表面部分中形成由雜質(zhì)擴散層構(gòu)成的多個位線；在所述多個位線上形成第一絕緣膜；在隧道絕緣膜和第一絕緣膜上形成浮動?xùn)牛灰约霸诟訓(xùn)派习吹谝谎趸锬?、氮化物膜和第二氧化物膜的順序疊置形成疊層。根據(jù)本發(fā)明第七方面的方法還包括以下步驟在整個表面上依次形成導(dǎo)電層和第二絕緣膜；構(gòu)圖導(dǎo)電層和第二絕緣膜以得到在俯視圖中與所述多個位線交叉的多個字線；用第一絕緣膜和第二絕緣膜作為掩模，通過蝕刻半導(dǎo)體襯底的表面形成凹槽；通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層；在字線的側(cè)面上形成由第三絕緣膜構(gòu)成的并向凹槽的底部延伸的側(cè)壁；以及用第四絕緣膜填充凹槽。
此外，本發(fā)明的第八方面涉及一種非易失性半導(dǎo)體存儲器件的制造方法，包括以下步驟在半導(dǎo)體襯底上形成隧道絕緣膜；在半導(dǎo)體襯底的表面部分中形成由雜質(zhì)擴散層構(gòu)成的多個位線；在所述多個位線上形成第一絕緣膜；在隧道絕緣膜和第一絕緣膜上形成浮動?xùn)?；以及在浮動?xùn)派习吹谝谎趸锬ぁ⒌锬ず偷诙趸锬さ捻樞虔B置形成疊層。根據(jù)本發(fā)明第八方面的方法還包括以下步驟在整個表面上依次形成導(dǎo)電層和第二絕緣膜；構(gòu)圖導(dǎo)電層和第二絕緣膜以得到在俯視圖中與所述多個位線交叉的多個字線；形成覆蓋導(dǎo)電層和第二絕緣膜的抗蝕劑膜，該抗蝕劑膜在俯視圖中在每個相鄰字線之間并除字線之外的區(qū)域中具有開口；用第一絕緣膜和抗蝕劑膜作為掩模，通過蝕刻半導(dǎo)體襯底的表面形成凹槽；通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層；以及用第四絕緣膜填充凹槽。
本發(fā)明的第九方面涉及一種非易失性半導(dǎo)體存儲器件的制造方法，該器件包括半導(dǎo)體襯底，由形成在半導(dǎo)體襯底表面部分中的雜質(zhì)擴散層構(gòu)成的多個位線，以及由形成在半導(dǎo)體襯底上的導(dǎo)電層構(gòu)成的在俯視圖中與所述多個位線交叉的多個字線。根據(jù)本發(fā)明第九方面的方法包括以下步驟用預(yù)先形成在所述多個位線和所述多個字線上的絕緣膜作為掩模，通過蝕刻半導(dǎo)體襯底形成凹槽；通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層；以及用第四絕緣膜填充凹槽。
此外，本發(fā)明的第十方面涉及一種非易失性半導(dǎo)體存儲器件的制造方法，包括半導(dǎo)體襯底，由形成在半導(dǎo)體襯底表面部分中的雜質(zhì)擴散層構(gòu)成的多個位線，以及由形成在半導(dǎo)體襯底上的導(dǎo)電層構(gòu)成的在俯視圖中與所述多個位線交叉的多個字線。根據(jù)本發(fā)明第十方面的方法包括以下步驟用預(yù)先形成在所述多個位線上的絕緣膜和預(yù)先形成在所述字線上的抗蝕劑膜作為掩模，通過蝕刻半導(dǎo)體襯底形成凹槽；通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層；以及用第四絕緣膜填充凹槽。
在本發(fā)明的所有方面中，只用絕緣膜作為掩模通過蝕刻半導(dǎo)體襯底形成凹槽。在凹槽的底部形成溝道終止雜質(zhì)擴散層并用絕緣膜填充能夠保證位線之間的高耐壓性。只用絕緣膜作為掩模還有利于保證字線的精細處理。
如果在通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層的工藝步驟中在凹槽的側(cè)面上也形成溝道終止雜質(zhì)擴散層，還能夠降低晶體管的窄溝效應(yīng)(narrow channel effect)。
附圖簡要介紹
圖1是根據(jù)本發(fā)明的第一實施例的非易失性半導(dǎo)體存儲器件(NOR型快閃存儲器)的構(gòu)造的布局圖；圖2A到2C是根據(jù)本發(fā)明的第一實施例的NOR型快閃存儲器的結(jié)構(gòu)的示意剖面圖；圖3A到3C是根據(jù)本發(fā)明的第一實施例在制造NOR型快閃存儲器的方法中的工藝步驟的示意剖面圖；
圖4A到4C是接著圖3A到3C的下一個工藝步驟的示意剖面圖；圖5A到5C是接著圖4A到4C的下一個工藝步驟的示意剖面圖；圖6A到6C是接著圖5A到5C的下一個工藝步驟的示意剖面圖；圖7A到7C是接著圖6A到6C的下一個工藝步驟的示意剖面圖；圖8A到8C是接著圖7A到7C的下一個工藝步驟的示意剖面圖；圖9A和9B是NOR型快閃存儲器操作的示意圖；圖10A和10B也是NOR型快閃存儲器操作的示意圖；圖11是根據(jù)本發(fā)明的第二實施例的非易失性半導(dǎo)體存儲器件(NOR型快閃存儲器)的構(gòu)造的布局圖；圖12A到12C是根據(jù)本發(fā)明的第二實施例的NOR型快閃存儲器的結(jié)構(gòu)的示意剖面圖；圖13A到13C是根據(jù)本發(fā)明的第二實施例在制造NOR型快閃存儲器的方法中的工藝步驟的示意剖面圖；圖14A到14C是接著圖13A到13C的下一個工藝步驟的示意剖面圖；圖15A到15C是接著圖14A到14C的下一個工藝步驟的示意剖面圖；圖16是根據(jù)本發(fā)明的第三實施例的非易失性半導(dǎo)體存儲器件(NOR型快閃存儲器)的構(gòu)造的布局圖；圖17A到17C是根據(jù)本發(fā)明的第三實施例的NOR型快閃存儲器的結(jié)構(gòu)的示意剖面圖；圖18A到18C是根據(jù)本發(fā)明的第三實施例在制造NOR型快閃存儲器的方法中的工藝步驟的示意剖面圖；圖19A到19C是接著圖18A到18C的下一個工藝步驟的示意剖面圖；圖20A到20C是接著圖19A到19C的下一個工藝步驟的示意剖面圖；圖21是根據(jù)本發(fā)明的第四實施例的非易失性半導(dǎo)體存儲器件(AND型快閃存儲器)的構(gòu)造的布局圖；
圖22A到22C是根據(jù)本發(fā)明的第四實施例的AND型快閃存儲器的結(jié)構(gòu)的示意剖面圖；圖23A和23B是AND型快閃存儲器操作的示意圖；圖24A和24B也是AND型快閃存儲器操作的示意圖；圖25A到25C示出了第四實施例的改進例子的示意剖面圖；圖26是根據(jù)本發(fā)明的第五實施例的非易失性半導(dǎo)體存儲器件(AND型快閃存儲器)的構(gòu)造的布局圖；圖27A到27C是根據(jù)本發(fā)明的第五實施例的AND型快閃存儲器的結(jié)構(gòu)的示意剖面圖；圖28是根據(jù)本發(fā)明的第六實施例的非易失性半導(dǎo)體存儲器件(AND型快閃存儲器)的構(gòu)造的布局圖；圖29A到29C是根據(jù)本發(fā)明的第六實施例的AND型快閃存儲器的結(jié)構(gòu)的示意剖面圖；圖30示出了NOR型快閃存儲器的一般構(gòu)造的電路圖；圖31示出了NOR型快閃存儲器的一般構(gòu)造的布局圖；圖32A、32B和32C分別是沿圖31中的I-I線、II-II線和III-III線的示意剖面圖；圖33A到33C是在制造快閃存儲器的常規(guī)方法中的工藝步驟的示意剖面圖；圖34A到34C是接著圖33A到33C的下一個工藝步驟的示意剖面圖；圖35A到35C是接著圖34A到34C的下一個工藝步驟的示意剖面圖；圖36A到36C是接著圖35A到35C的下一個工藝步驟的示意剖面圖；圖37A到37C是接著圖36A到36C的下一個工藝步驟的示意剖面圖；圖38示出了一般AND型快閃存儲器的構(gòu)造的電路圖；圖39示出了AND型快閃存儲器的一般構(gòu)造的布局圖；
圖40A、40B和40C是分別沿圖39中的I-I線、II-II線和III-III線的示意剖面圖；圖41A到41C示出了根據(jù)第三傳統(tǒng)例子的快閃存儲器的示意剖面圖；圖42A到42C示出了根據(jù)第三傳統(tǒng)例子制造快閃存儲器的傳統(tǒng)方法中的工藝步驟的示意剖面圖；以及圖43A到43C是接著圖42A到42C的下一個工藝步驟的示意剖面圖。
具體實施例方式
下面結(jié)合附圖詳細介紹根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲器件及其制造方法。
(第一實施例)首先說明根據(jù)本發(fā)明的第一實施例的非易失性半導(dǎo)體存儲器件(NOR型快閃存儲器)。第一實施例的電路結(jié)構(gòu)與圖30中所示的相同，但布局和剖面結(jié)構(gòu)與圖31和圖32A到32C中所示的第一傳統(tǒng)例子不同。圖1是根據(jù)本發(fā)明的第一實施例的非易失性半導(dǎo)體存儲器件(NOR型快閃存儲器)的構(gòu)造的布局圖。圖2A、2B和2C是分別沿圖1中的I-I線、II-II線和III-III線的示意剖面圖。
同樣，在第一實施例中，如圖2A到2C所示，由形成在半導(dǎo)體襯底1的表面部分中的位線雜質(zhì)擴散層4構(gòu)成位線，由形成在半導(dǎo)體襯底1的表面上的半導(dǎo)體膜構(gòu)成字線6，同時在它們之間放置絕緣膜。在字線6的側(cè)面上形成側(cè)壁8，并在字線6上形成氮化硅膜22。在側(cè)壁8和半導(dǎo)體襯底1之間也提供ONO膜2。層間絕緣膜9覆蓋整個表面。在半導(dǎo)體襯底1中或上沒有形成位線雜質(zhì)擴散層4、字線6和側(cè)壁8的區(qū)域中形成凹槽21。在本實施例中，在凹槽21的底部形成溝道終止雜質(zhì)擴散層7。層間絕緣膜9也填充在凹槽21中。通過例如CVD工藝形成層間絕緣膜9。注意，在圖1中省略了除位線雜質(zhì)擴散層4上的二氧化硅膜5和字線6上的氮化硅膜22以外的絕緣膜(ONO膜2、側(cè)壁8和層間絕緣膜9)的圖示。
在第一實施例中的溝道終止雜質(zhì)擴散層7的圖形與圖31所示的稍有不同。更具體的，如圖1所示，字線6和溝道終止雜質(zhì)擴散層7在俯視圖中從不直接互相接觸，在它們之間具有與側(cè)壁8的寬度相等的間隙。
在第一實施例的這樣構(gòu)成的器件中，不僅通過溝道終止雜質(zhì)擴散層7而且通過填充在凹槽21中的層間絕緣膜9實現(xiàn)元件隔離，以保證更高的耐壓性。在凹槽21的形成中，如圖2C所示，因為在字線6之間的凹槽21和每個字線6之間存在側(cè)壁8，并且在字線6上存在氮化硅膜22，所有的側(cè)壁8、氮化硅膜22和二氧化硅膜5都可以用作蝕刻掩模，所以不需要用任何抗蝕劑作為掩模。這使得能夠更容易地精細加工字線6，并且在下述問題上比較有利抑制通過蝕刻形成凹槽21時可能出現(xiàn)的損壞導(dǎo)致的晶體管特性的變化。絕不需要將側(cè)壁8的形成作為在存儲單元陣列的區(qū)域中制造它們的專門工藝，而可以與形成在外圍電路例如譯碼器區(qū)中的MOS(金屬氧化物半導(dǎo)體)晶體管的側(cè)壁一起制造。由此，不增加工藝步驟的數(shù)量。
下面的段落將介紹根據(jù)第一實施例制造這種結(jié)構(gòu)的NOR型快閃存儲器的方法。圖3A、3B和3C到圖8A、8B和8C連續(xù)示出了在根據(jù)本發(fā)明的第一實施例制造NOR型快閃存儲器的方法中的工藝步驟的示意剖面圖。注意，在圖3A到圖8C中，圖號后綴為“A”的圖是沿圖1中I-I線的剖面圖，圖號后綴為“B”的圖是沿圖1中II-II線的剖面圖，圖號后綴為“C”的圖是沿圖1中III-III線的剖面圖。
首先，在圖3A、3B和3C中，在半導(dǎo)體襯底1的表面上形成ONO膜2。在ONO膜2的形成中，首先在大約800到1100℃下通過熱氧化形成厚度為3到10nm的二氧化硅膜2a。接著，在二氧化硅膜2a上，在大約600到800℃下通過CVD工藝形成厚度為12到16nm的氮化硅膜2b。隨后在氮化硅膜2b上，在大約1000到1100℃下通過濕氧化形成厚度為5到10nm的二氧化硅膜2c。這里，還允許將氮化硅膜2b的厚度減小為5到10nm，并通過CVD工藝形成二氧化硅膜2c。
接著，通過涂覆在ONO膜2上形成抗蝕劑膜3，然后如圖4A到4C所示構(gòu)圖抗蝕劑膜3，使之在要形成位線雜質(zhì)擴散層的目標(biāo)區(qū)具有開口。蝕刻掉作為ONO膜2組成部分的二氧化硅膜2c和氮化硅膜2b的暴露部分。然后用抗蝕劑膜3作為掩模，通過離子注入將砷離子摻雜到半導(dǎo)體襯底1的表面部分中，從而形成位線雜質(zhì)擴散層4。離子注入的條件為，例如，大約1×1015到3×1015cm-2的劑量，60到80keV的離子加速電壓，以及0°傾角(入射角)。
然后，如圖5A到5C所示，在大約800到1100℃下通過濕氧化在位線雜質(zhì)擴散層4的表面上生長厚度為400到600nm的二氧化硅膜5。由于氧化的結(jié)果，ONO膜2的兩邊有一定程度的上升。
然后，通過CVD工藝在整個表面上生長摻雜磷的非晶硅(DASi)膜，并通過CVD工藝在其上進一步生長硅化鎢(WSi)膜。磷的劑量例如在大約2×1020到3×1021cm-3的范圍內(nèi)。DASi膜的厚度為100到150nm，WSi膜的厚度為100到180nm。在本實施例中，通過CVD工藝在WSi膜上形成氮化硅膜。氮化硅膜的厚度可設(shè)為，例如，50到150nm。這里也允許用能夠保證對半導(dǎo)體襯底1具有所需的蝕刻選擇性的其它膜，例如，二氧化硅膜或氮氧化硅膜(silicon oxinitridefilm)，代替氮化硅膜。接著，通過涂覆在氮化硅膜上形成抗蝕劑膜，然后對抗蝕劑膜構(gòu)圖以形成與字線和在外圍電路區(qū)中的晶體管的柵電極相同的圖形，即，使抗蝕劑膜在要形成字線和在外圍電路區(qū)中的晶體管的柵電極的目標(biāo)區(qū)具有開口。然后，如圖6A到6C所示，依次蝕刻掉氮化硅膜、WSi膜和DASi膜，從而形成字線6和在外圍電路區(qū)中的晶體管(未示出)的柵極。注意，在外圍電路區(qū)中，在形成DASi膜之前用在外圍電路區(qū)中具有開口的抗蝕劑膜作掩模蝕刻掉ONO膜2，然后去掉抗蝕劑膜，從而形成柵極氧化物膜(未示出)。
接著，在整個表面上生長厚度為100到200nm的CVD氧化物膜，然后進行各向異性蝕刻，從而在外圍電路區(qū)中的晶體管的柵電極(未示出)和字線6的側(cè)面產(chǎn)生側(cè)壁8，如圖7A到7C所示。ONO膜2在CVD氧化物膜下面的部分也被各向異性蝕刻蝕刻掉。這里也允許用能夠保證對半導(dǎo)體襯底1具有所需的蝕刻選擇性的其它膜，例如，二氧化硅膜或氮氧化硅膜，代替CVD氧化物膜。
然后，形成抗蝕劑膜(未示出)，以覆蓋外圍電路區(qū)，并且只允許暴露出快閃存儲單元區(qū)，然后用該抗蝕劑膜作為掩模蝕刻半導(dǎo)體襯底1。因為在快閃存儲單元區(qū)中氮化硅膜22、二氧化硅膜5和側(cè)壁8都可以作為蝕刻掩模，所以只有半導(dǎo)體襯底1未被他們覆蓋的部分被蝕刻。從而如圖8A到8C所示形成凹槽21。然后，用抗蝕劑膜、氮化硅膜22、二氧化硅膜5和側(cè)壁8作掩模通過離子注入將硼離子摻雜到凹槽21的底部，從而形成溝道終止雜質(zhì)擴散層7。離子注入的條件為，例如，大約5×1012到1×1013cm-2的劑量，20到40keV的離子加速電壓，以及0°傾角(入射角)。然后去掉抗蝕劑膜，在整個表面上通過例如CVD工藝形成層間絕緣膜9，隨后形成布線(未示出)等。由此，制造出根據(jù)第一實施例的NOR型快閃存儲器。還允許通過斜角離子注入在凹槽21的側(cè)面摻雜硼離子而形成溝道終止雜質(zhì)擴散層7。這能有效地減小晶體管的窄溝效應(yīng)(narrow channel effect)。
圖9A到10B是NOR型快閃存儲器操作的示意圖。圖9A示出了數(shù)據(jù)“0”的寫入操作，圖9B示出了數(shù)據(jù)“0”的擦除操作。圖10A和10B示出了數(shù)據(jù)的讀出操作，其中圖10A示出了預(yù)先存儲數(shù)據(jù)“1”的情況，圖10B示出了預(yù)先存儲數(shù)據(jù)“0”的情況。
對于通過熱電子注入來進行數(shù)據(jù)寫入操作的情況(CHE)，如圖9A所示，柵極電壓、漏極電壓和源極電壓分別設(shè)置為例如10V、5V和0V。襯底的電壓為0V。從溝道20注入的電子被捕獲到作為ONO膜2的組成部分的氮化硅膜2b中，或在二氧化硅膜2a和氮化硅膜2b之間的邊界上。雖然圖9A示出了電子注入到漏極附近的示例性的情況，但是，通過交換源極電壓和漏極電壓也能夠在源極附近注入電子，從而寫入數(shù)據(jù)。即，如虛線圈所示，一個存儲單元可以存儲兩位。
另一方面，對于基于能帶之間的隧道效應(yīng)進行數(shù)據(jù)的擦除操作的情況，如圖9B所示，柵極電壓、漏極電壓和源極電壓分別設(shè)置為例如-5V、5V和浮動電平(floating level)。這時，襯底的電壓為0V?？昭◤牡刃в诼O的位線雜質(zhì)擴散層4注入到作為ONO膜2的組成部分的氮化硅膜2b中，或注入到二氧化硅膜2a和氮化硅膜2b之間的邊界上。如果在氮化硅膜2b中或在上述邊界上有預(yù)先捕獲的電子，則這些電子被注入的空穴抵消掉，從而完成數(shù)據(jù)的擦除。相反，如果在氮化硅膜2b中或在上述邊界上沒有捕獲的電子，則注入的空穴保留在那里。雖然圖9B示出了空穴只注入到漏極附近的示例性的情況，但是，也可以通過在擦除期間使源極電壓與漏極電壓相等，例如為5V，也將注入到源極附近的電子連同注入到漏極附近的電子抵銷，從而整個擦除數(shù)據(jù)。
當(dāng)讀出數(shù)據(jù)時，如圖10A和10B所示，柵極電壓、漏極電壓和源極電壓分別設(shè)置為例如3.3V、1V和0V。襯底的電壓為0V。對于在氮化硅膜2b中或在二氧化硅膜2a和氮化硅膜2b之間的邊界上不存在捕獲的電子的情況，如圖10A所示，通過溝道20連接相當(dāng)于源極的位線雜質(zhì)擴散層4和相當(dāng)于漏極的另一個位線雜質(zhì)擴散層4，并在這些位線雜質(zhì)擴散層4之間流過源極漏極間電流(inter-source-draincurrent)，產(chǎn)生數(shù)據(jù)“0”的讀出。另一方面，對于在氮化硅膜2b中或上述邊界上捕獲有電子的情況，如圖10B所示，溝道20不能到達相當(dāng)于漏極的位線雜質(zhì)擴散層4，在兩個位線雜質(zhì)擴散層4之間沒有源極漏極間電流流過，從而產(chǎn)生數(shù)據(jù)“1”的讀出。
(第二實施例)下面，說明根據(jù)本發(fā)明第二實施例的非易失性半導(dǎo)體存儲器件(NOR型快閃存儲器)。第二實施例的電路結(jié)構(gòu)與圖30中所示的相同，但布局和剖面結(jié)構(gòu)與第一傳統(tǒng)例子和第一實施例不同。圖11是根據(jù)本發(fā)明第二實施例的非易失性半導(dǎo)體存儲器件(NOR型快閃存儲器)的構(gòu)造的布局圖。圖12A、12B和12C是分別沿圖11中的I-I線、II-II線和III-III線的示意剖面圖。
在第二實施例中，在字線6上形成硅化鈷膜24。在半導(dǎo)體襯底1中沒有形成位線雜質(zhì)擴散層4和字線6的區(qū)域中或上形成凹槽23。在本實施例中，在凹槽23的底部形成溝道終止雜質(zhì)擴散層7。如圖12B所示，在位線雜質(zhì)擴散層4之間的凹槽23中形成側(cè)壁8，并且在從字線6和疊置在其上的硅化鈷膜24的側(cè)面到字線6之間的凹槽23的底部之間的區(qū)域上延伸，如圖12C所示。由此，與第一實施例中的情況不同，在側(cè)壁8的下面沒有形成ONO膜2。層間絕緣膜9也填充在凹槽23中。通過例如CVD工藝形成層間絕緣膜9，類似于第一實施例中的情況。注意，在圖11中省略了除了位線雜質(zhì)擴散層4上的二氧化硅膜5以外的絕緣膜(ONO膜2、側(cè)壁8和層間絕緣膜9)的圖示。
在第二實施例的這樣構(gòu)成的器件中，不僅通過溝道終止雜質(zhì)擴散層7而且通過填充在凹槽23中的層間絕緣膜9實現(xiàn)元件隔離。在凹槽23的形成中，如圖12C所示，因為在要處理的材料層和用于對字線6進行光刻構(gòu)圖工藝(photolithographic pattering process)的抗蝕劑膜之間形成的減反射層(anti-reflective layer)(未示出)以及二氧化硅膜5都可以用作蝕刻掩模，所以不需要用任何抗蝕劑作為掩模。這保證了高耐壓性，并能夠更容易地精細加工字線6。
下面的段落將介紹根據(jù)第二實施例制造這樣形成的NOR型快閃存儲器的方法。圖13A、13B和13C到圖15A、15B和15C連續(xù)示出了在根據(jù)本發(fā)明的第二實施例制造NOR型快閃存儲器的方法中的工藝步驟的示意剖面圖。注意，在圖13A到圖15C中，圖號后綴為“A”的圖是沿圖11中I-I線的剖面圖，圖號后綴為“B”的圖是沿圖11中II-II線的剖面圖，圖號后綴為“C”的圖是沿圖11中III-III線的剖面圖。
首先，類似于第一實施例中的情況，進行在圖3A、3B和3C到圖6A、6B和6C中所示的工藝步驟。
然后，形成抗蝕劑膜(未示出)，以覆蓋外圍電路區(qū)，并且只允許暴露出快閃存儲單元區(qū)，然后用該抗蝕劑膜作為掩模蝕刻半導(dǎo)體襯底1。因為在快閃存儲單元區(qū)中氮化硅膜22和二氧化硅膜5也可以作為蝕刻掩模，所以O(shè)NO膜2和半導(dǎo)體襯底1只有未被它們覆蓋的部分被蝕刻。從而如圖13A到13C所示形成凹槽23。然后，用抗蝕劑膜、氮化硅膜22和二氧化硅膜5作掩模通過離子注入將硼離子摻雜到凹槽23的底部，從而形成溝道終止雜質(zhì)擴散層7。離子注入的條件為，例如，大約5×1012到1×1013cm-2的劑量，20到40keV的離子加速電壓，以及0°傾角(入射角)。然后去掉抗蝕劑膜。還允許通過斜角離子注入在凹槽23的側(cè)面摻雜硼離子而形成溝道終止雜質(zhì)擴散層7。另外還允許構(gòu)圖抗蝕劑膜，使之在相鄰的字線之間具有與字線間隔開的開口。對于這樣構(gòu)圖抗蝕劑膜的情況，因為抗蝕劑膜和二氧化硅膜5都可以作為蝕刻掩模，所以可以與字線6的邊緣間隔開形成凹槽23。因為與第三傳統(tǒng)例子不同，沒有用抗蝕劑膜作為形成字線6的蝕刻掩模，所以不用擔(dān)心抗蝕劑層對字線6的精細加工有不利影響。即使抗蝕劑膜較厚，這也能保證字線6的精細加工，并且即使抗蝕劑膜較薄，也能避免在凹槽形成之前的損壞。
接著，在整個表面上生長厚度為100到200nm的CVD氧化物膜，然后進行各向異性蝕刻，從而如圖14B所示在外圍電路區(qū)中的晶體管的柵電極(未示出)的側(cè)面、位線雜質(zhì)擴散層4之間的凹槽23的側(cè)面產(chǎn)生側(cè)壁8，使之如圖14C所示在從字線6和疊置在其上的氮化鈷膜24的側(cè)面到字線6之間的凹槽23的底部的區(qū)域上延伸。這里也允許形成能夠保證對半導(dǎo)體襯底1具有合適蝕刻選擇性的其它膜，例如，二氧化硅膜或氮氧化硅膜，來代替CVD氧化物膜。
然后，用例如磷酸通過沸騰處理(boiling treatment)去掉在字線6和外圍電路區(qū)中的晶體管的柵電極上的氮化硅膜22。隨后用氫氟酸處理，去掉外圍電路區(qū)中的晶體管的源極和漏極區(qū)(未示出)上的氧化物膜。通過濺射在整個表面上依次形成Co膜和TiN膜，然后在450到550℃下經(jīng)過燈退火(lamp annealing)(快速加溫退火RTA)，從而允許這些膜與字線6和柵電極的表面以及外圍電路區(qū)中的晶體管的源極和漏極區(qū)進行反應(yīng)。這樣如圖15A到15C所示形成氮化鈷膜24。然后通過例如CVD工藝在整個表面上形成層間絕緣膜9，隨后形成布線(未示出)等。由此，制造出根據(jù)第二實施例的NOR型快閃存儲器。
(第三實施例)下面，說明根據(jù)本發(fā)明第三實施例的非易失性半導(dǎo)體存儲器件(NOR型快閃存儲器)。第三實施例的電路結(jié)構(gòu)與圖30中所示的相同，但布局和剖面結(jié)構(gòu)與第一傳統(tǒng)例子以及第一和第二實施例不同。圖16是根據(jù)本發(fā)明第三實施例的非易失性半導(dǎo)體存儲器件(NOR型快閃存儲器)的構(gòu)造的布局圖。圖17A、17B和17C是分別沿圖16中的I-I線、II-II線和III-III線的示意剖面圖。
在第三實施例中，不僅在字線6上而且在位線雜質(zhì)擴散層4上形成硅化鈷膜24。沒有在位線雜質(zhì)擴散層4上形成二氧化硅膜5。類似于第二實施例的情況，在半導(dǎo)體襯底1的沒有形成位線雜質(zhì)擴散層4和字線6的區(qū)域中形成凹槽23。在本實施例中，在凹槽23的底部形成溝道終止雜質(zhì)擴散層7。在圖17B所示的位線雜質(zhì)擴散層4之間，在凹槽23中低于形成在位線雜質(zhì)擴散層4上的硅化鈷膜24的最下端的位置形成側(cè)壁8，并且在圖17C所示的字線6之間，在從硅化鈷膜24的最下端的位置到凹槽23的底部的區(qū)域上形成側(cè)壁8。還在溝道終止雜質(zhì)擴散層7上由側(cè)壁8圍繞的區(qū)域中形成硅化鈷膜24。注意，在圖16中省略了除位線雜質(zhì)擴散層4上的二氧化硅膜5以外的絕緣膜(ONO膜2、側(cè)壁8和層間絕緣膜9)的圖示。
對于根據(jù)第三實施例這樣構(gòu)造的快閃存儲器，所得到的操作和效果與第二實施例所獲得的相同，并且由于在位線雜質(zhì)擴散層4上形成的硅化鈷膜24，還可以降低位線的電阻率。雖然在溝道終止雜質(zhì)擴散層7上還殘留有硅化鈷膜24，但是硅化鈷膜24通過側(cè)壁8與字線6和位線雜質(zhì)擴散層4隔離，所以防止了兩者之間的短路。
下面的段落將介紹根據(jù)第三實施例制造這種構(gòu)造的NOR型快閃存儲器的方法。圖18A、18B和18C到圖20A、20B和20C連續(xù)示出了在根據(jù)本發(fā)明第三實施例制造NOR型快閃存儲器的方法中的工藝步驟的示意剖面圖。注意，在圖18A到圖20C中，圖號后綴為“A”的圖是沿圖16中I-I線的剖面圖，圖號后綴為“B”的圖是沿圖16中II-II線的剖面圖，圖號后綴為“C”的圖是沿圖16中III-III線的剖面圖。
首先，類似于第一實施例中的情況，進行在圖3A、3B和3C到圖6A、6B和6C中所示的工藝步驟。
然后，形成抗蝕劑膜(未示出)，以覆蓋外圍電路區(qū)，并且只允許暴露出快閃存儲單元區(qū)，然后用該抗蝕劑膜作為掩模蝕刻半導(dǎo)體襯底1。因為在快閃存儲單元區(qū)中氮化硅膜22和二氧化硅膜5也可以作為蝕刻掩模，所以O(shè)NO膜2和半導(dǎo)體襯底1只有未被它們覆蓋的部分被蝕刻。從而如圖18A到18C所示形成凹槽23。然后，用抗蝕劑膜、氮化硅膜22和二氧化硅膜5作掩模通過離子注入將硼離子摻雜到凹槽23的底部，從而形成溝道終止雜質(zhì)擴散層7。離子注入的條件為，例如，大約5×1012到1×1013cm-2的劑量，20到40keV的離子加速電壓，以及0°傾角(入射角)。然后去掉抗蝕劑膜。還允許通過斜角離子注入在凹槽23的側(cè)面摻雜硼離子形成溝道終止雜質(zhì)擴散層7。另外還允許構(gòu)圖抗蝕劑膜，使之在相鄰的字線之間具有與字線間隔開的開口。對于這樣構(gòu)圖抗蝕劑膜的情況，因為抗蝕劑膜和二氧化硅膜5都可以作為蝕刻掩模，所以可以與字線6的邊緣間隔開形成凹槽23。
接著，在整個表面上生長厚度為100到200nm的CVD氧化物膜，然后進行各向異性蝕刻。在本實施例中進行過蝕刻(over-etching)。結(jié)果，側(cè)壁8形成在外圍電路區(qū)中的晶體管的柵電極(未示出)的側(cè)面上，在如圖19B所示的位線雜質(zhì)擴散層4之間的凹槽23中，并且如圖19C所示在從字線6和疊置在其上的氮化鈷膜24的側(cè)面到字線6之間的凹槽23的底部的區(qū)域上延伸，如圖19B所示還去掉二氧化硅膜5。側(cè)壁8的高度低于第二實施例中的高度。這里也允許形成能夠保證對半導(dǎo)體襯底1具有合適的蝕刻選擇性的其它膜，例如，氮化硅膜或氮氧化硅膜，來代替CVD氧化物膜。
然后，用例如磷酸通過沸騰處理去掉在字線6和外圍電路區(qū)中的晶體管的柵電極上的氮化硅膜22。隨后用氫氟酸處理，去掉外圍電路區(qū)中的晶體管的源極和漏極區(qū)(未示出)上的氧化物膜。通過該處理可以完全去掉過蝕刻之后仍可能殘留的任何二氧化硅膜5。通過濺射在整個表面上依次形成Co膜和TiN膜，然后在450到550℃下經(jīng)過燈退火(快速加溫退火RTA)，從而允許這些膜與字線6、位線雜質(zhì)擴散層4、溝道終止雜質(zhì)擴散層7的暴露部分以及外圍電路區(qū)中的晶體管的柵電極和源極和漏極區(qū)(source-and-drain regions)進行反應(yīng)。這樣如圖20A到20C所示形成氮化鈷膜24。然后通過例如CVD工藝在整個表面上形成層間絕緣膜9，隨后形成布線(未示出)等。由此，制造出根據(jù)第二實施例的NOR型快閃存儲器。
(第四實施例)下面，說明根據(jù)本發(fā)明第四實施例的非易失性半導(dǎo)體存儲器件(AND型快閃存儲器)。第四實施例的電路結(jié)構(gòu)與圖38中所示的相同，但布局和剖面結(jié)構(gòu)與圖39和圖40A到40C中所示的第二傳統(tǒng)例子不同。圖21是根據(jù)本發(fā)明第四實施例的非易失性半導(dǎo)體存儲器件(AND型快閃存儲器)的構(gòu)造的布局圖。圖22A、22B和22C是分別沿圖21中的I-I線、II-II線和III-III線的示意剖面圖。
同樣，在第四實施例中，如圖22A到22C所示，由形成在半導(dǎo)體襯底1的表面部分中的位線雜質(zhì)擴散層4構(gòu)成位線，由形成在半導(dǎo)體襯底1上的半導(dǎo)體膜構(gòu)成字線6，同時在它們之間設(shè)置絕緣膜。在字線6、其下面的ONO膜2以及在其下面的浮動?xùn)?4的側(cè)面上形成側(cè)壁8，并在字線6上形成氮化硅膜22。用層間絕緣膜9覆蓋整個表面。在半導(dǎo)體襯底1的沒有形成位線雜質(zhì)擴散層4、字線6、側(cè)壁8和元件隔離氧化物膜12的區(qū)域中形成凹槽25。在本實施例中，在凹槽25的底部形成溝道終止雜質(zhì)擴散層7。層間絕緣膜9也填充在凹槽25中。通過例如CVD工藝形成層間絕緣膜9。注意，在圖21中省略了除位線雜質(zhì)擴散層4上的二氧化硅膜5和字線6上的氮化硅膜22以外的絕緣膜(ONO膜2、側(cè)壁8、層間絕緣膜9和隧道氧化物膜13)的圖示。
第四實施例中的溝道終止雜質(zhì)擴散層7的圖形與圖39所示的稍有不同。更具體的，如圖21所示，字線6和溝道終止雜質(zhì)擴散層7在俯視圖中從不直接互相接觸，相反，在它們之間具有與側(cè)壁8的寬度相等的間隙。
在第四實施例的這樣構(gòu)成的器件中，不僅通過溝道終止雜質(zhì)擴散層7而且通過填充在凹槽25中的層間絕緣膜9實現(xiàn)元件隔離，以保證更高的耐壓性。在凹槽25的形成中，如圖22C所示，因為在字線6之間的凹槽25和每個字線6之間存在側(cè)壁8，并且在字線6上存在氮化硅膜22，所有的側(cè)壁8、氮化硅膜22、元件隔離氧化物膜12和二氧化硅膜5都可以用作蝕刻掩模，所以不需要用任何抗蝕劑作為掩模。這使得能夠更容易地精細加工字線6，還有一個好處是抑制晶體管特性因為在蝕刻形成凹槽25時可能出現(xiàn)的損壞而產(chǎn)生變化。
圖23A到24B是NOR型快閃存儲器操作的示意圖。圖23A示出了數(shù)據(jù)“0”的寫入操作，圖23B示出了數(shù)據(jù)“0”的擦除操作。圖24A和24B示出了數(shù)據(jù)的讀出操作，其中圖24A示出了預(yù)先存儲數(shù)據(jù)“1”的情況，圖24B示出了預(yù)先存儲數(shù)據(jù)“0”的情況。
當(dāng)寫入數(shù)據(jù)時，如圖23A所示，柵極電壓、漏極電壓和源極電壓分別設(shè)為例如-8V、6V和浮動電平。襯底的電壓為0V。被捕獲在浮動?xùn)?4中的電子被Fowler-Nordheim(FN)隧道電流收回。
另一方面，當(dāng)擦除數(shù)據(jù)時，如圖23B所示，柵極電壓、漏極電壓和源極電壓分別設(shè)為例如10V、-8V和-8V。襯底的電壓為例如-8V。電子在Fowler-Nordheim(FN)隧道電流的幫助下被浮動?xùn)?4捕獲。
當(dāng)讀出數(shù)據(jù)時，如圖24A和24B所示，柵極電壓、漏極電壓和源極電壓通常分別設(shè)為例如3.3V、1.2V和0V。襯底的電壓為0V。對于在浮動?xùn)?4中不存在被捕獲的電子的情況，如圖24A所示，在半導(dǎo)體襯底1中形成反轉(zhuǎn)層(inversion layer)，如圖24A所示，通過溝道20連接相當(dāng)于源極的位線雜質(zhì)擴散層4和相當(dāng)于漏極的另一個位線雜質(zhì)擴散層4，溝道20允許在這些位線雜質(zhì)擴散層4之間流過源極漏極間電流。這產(chǎn)生數(shù)據(jù)“0”的讀出。另一方面，對于在浮動?xùn)?4中捕獲有電子的情況，如圖24B所示，反轉(zhuǎn)層和溝道20都沒有形成，從而在兩個位線雜質(zhì)擴散層4之間沒有源極漏極間電流流過，從而產(chǎn)生數(shù)據(jù)“1”的讀出。
根據(jù)第四實施例的AND型快閃存儲器的凹槽25可以通過基于制造AND型快閃存儲器的常規(guī)方法的第一實施例中所述的方法形成，其中在外圍電路區(qū)中的晶體管的柵電極(未示出)和字線6的側(cè)面上形成側(cè)壁8，形成只暴露出快閃存儲單元區(qū)的抗蝕劑膜，然后用抗蝕劑膜、側(cè)壁8、氮化硅膜22、元件隔離氧化物膜12和二氧化硅膜5作為掩模蝕刻半導(dǎo)體襯底1。通過已知的普通工藝可以形成其它結(jié)構(gòu)元件。一種工藝為，例如，在半導(dǎo)體襯底1的表面上形成元件隔離氧化物膜12，在半導(dǎo)體襯底1上形成隧道絕緣膜13，在半導(dǎo)體襯底1的表面部分中形成位線雜質(zhì)擴散層4，在位線雜質(zhì)擴散層4上形成硅絕緣膜5，在隧道絕緣膜13和硅絕緣膜5上形成浮動?xùn)?4，在浮動?xùn)?4上形成ONO膜2，并在整個表面上連續(xù)形成在隨后的處理中形成字線6的導(dǎo)電層和氮化硅膜22(構(gòu)圖之前)。隨后的工藝可以與第一實施例中的相同。還允許通過斜角離子注入在凹槽25的側(cè)面摻雜硼離子而形成溝道終止雜質(zhì)擴散層7，如圖25A到25C所示。圖25A、25B和25C示出了根據(jù)本發(fā)明第四實施例的非易失性半導(dǎo)體存儲器件(AND型快閃存儲器)的改進例子的示意剖面圖，分別是沿圖21中的I-I線、II-II線和III-III線的剖面圖。
(第五實施例)下面，說明根據(jù)本發(fā)明第五實施例的非易失性半導(dǎo)體存儲器件(AND型快閃存儲器)。第五實施例的電路結(jié)構(gòu)與圖38中所示的相同，但布局和剖面結(jié)構(gòu)與第二傳統(tǒng)例子和第四實施例不同。圖26是根據(jù)本發(fā)明第五實施例的非易失性半導(dǎo)體存儲器件(AND型快閃存儲器)的構(gòu)造的布局圖。圖27A、27B和27C是分別沿圖26中的I-I線、II-II線和III-III線的示意剖面圖。
在第五實施例中，在字線6上形成硅化鈷膜24。在半導(dǎo)體襯底1的沒有形成位線雜質(zhì)擴散層4、字線6和元件隔離氧化物膜12的區(qū)域中形成凹槽26。在本實施例中，在凹槽26的底部形成溝道終止雜質(zhì)擴散層7。側(cè)壁8如圖27B所示形成在位線雜質(zhì)擴散層4之間的凹槽26，并如圖27C所示在從字線6和疊置在其上的硅化鈷膜24的側(cè)面到字線6之間的凹槽26的底部的區(qū)域上延伸。層間絕緣膜9也填充在凹槽26中。通過例如CVD工藝形成層間絕緣膜9，類似于第四實施例中的情況。注意，在圖26中省略了除位線雜質(zhì)擴散層4上的二氧化硅膜5以外的絕緣膜(ONO膜2、側(cè)壁8、層間絕緣膜9和隧道氧化物膜13)的圖示。
在第五實施例的這樣構(gòu)成的器件中，不僅通過溝道終止雜質(zhì)擴散層7而且通過填充在凹槽26中的層間絕緣膜9實現(xiàn)元件隔離。在凹槽的形成26中，如圖27C所示，因為在要處理的材料層和用于對字線6進行光刻構(gòu)圖工藝的抗蝕劑層之間形成的減反射層(未示出)、元件隔離氧化物膜12以及二氧化硅膜5可以用作蝕刻掩模，所以不需要用任何抗蝕劑作為掩模。這保證了類似于第四實施例所得到的結(jié)果。
根據(jù)第五實施例的AND型快閃存儲器的凹槽26可以通過基于制造AND型快閃存儲器的常規(guī)方法的第二實施例中所述的方法形成，其中形成字線6和疊置其上的氮化硅膜22，形成只暴露出快閃存儲單元區(qū)的抗蝕劑膜，然后用該抗蝕劑膜、氮化硅膜22、元件隔離氧化物膜12和二氧化硅膜5作為掩模蝕刻半導(dǎo)體襯底1。通過已知的普通工藝可以形成其它結(jié)構(gòu)元件。隨后的工藝可以與第二實施例中的相同。
(第六實施例)下面，說明根據(jù)本發(fā)明第六實施例的非易失性半導(dǎo)體存儲器件(AND型快閃存儲器)。第六實施例的電路結(jié)構(gòu)與圖38中所示的相同，但布局和剖面結(jié)構(gòu)與第二傳統(tǒng)例子以及第四和第五實施例不同。圖28是根據(jù)本發(fā)明第六實施例的非易失性半導(dǎo)體存儲器件(AND型快閃存儲器)的構(gòu)造的布局圖。圖29A、29B和29C是分別沿圖28中的I-I線、II-II線和III-III線的示意剖面圖。
在第六實施例中，不僅在字線6上而且在位線雜質(zhì)擴散層4上形成硅化鈷膜24。沒有在位線雜質(zhì)擴散層4上形成二氧化硅膜5。類似于第四實施例的情況，在半導(dǎo)體襯底1的沒有形成位線雜質(zhì)擴散層4、元件隔離氧化物膜12和字線6的區(qū)域中形成凹槽26。在本實施例中，在凹槽26的底部形成溝道終止雜質(zhì)擴散層7。側(cè)壁8在如圖29B所示的位線雜質(zhì)擴散層4之間，在凹槽26中低于形成在位線雜質(zhì)擴散層4上的硅化鈷膜24的下端的位置形成，并且如圖29C所示形成在字線6之間，在從硅化鈷膜24的下端位置到凹槽26的底部的區(qū)域上。還在溝道終止雜質(zhì)擴散層7上由側(cè)壁8圍繞的區(qū)域中形成硅化鈷膜24。注意，在圖28中省略了除位線雜質(zhì)擴散層4上的二氧化硅膜5以外的絕緣膜(ONO膜2、側(cè)壁8、層間絕緣膜9和隧道氧化物膜13)的圖示。
對于根據(jù)第六實施例這樣構(gòu)成的快閃存儲器，所得到的操作和效果與第五實施例所獲得的相同，并且由于在位線雜質(zhì)擴散層4上形成的硅化鈷膜24，還可以降低位線的電阻率。雖然在溝道終止雜質(zhì)擴散層7上還留有硅化鈷膜24，但是硅化鈷膜24通過側(cè)壁8與字線6和位線雜質(zhì)擴散層4隔離，所以防止了兩者之間的短路。
根據(jù)第六實施例的AND型快閃存儲器的凹槽26可以通過基于制造AND型快閃存儲器的常規(guī)方法的第三實施例中所述的方法形成，其中形成字線6和疊置其上的氮化硅膜22，形成只暴露出快閃存儲單元區(qū)的抗蝕劑膜，然后用抗蝕劑膜、氮化硅膜22、元件隔離氧化物膜12和二氧化硅膜5作為掩模蝕刻半導(dǎo)體襯底1。通過已知的普通工藝可以形成其它結(jié)構(gòu)元件。隨后的工藝可以與第三實施例中的相同。例如，可以通過采用過蝕刻和氫氟酸處理去掉二氧化硅膜5，并通過相繼的硅化物(salicide)工藝，得到第六實施例的結(jié)構(gòu)。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲器件，包括半導(dǎo)體襯底；由形成在所述半導(dǎo)體襯底表面部分中的雜質(zhì)擴散層構(gòu)成的多個位線；以及由形成在所述半導(dǎo)體襯底上的導(dǎo)電層構(gòu)成的在俯視圖中與所述多個位線交叉的多個字線；形成在所述字線上的第一絕緣膜；以及沿所述字線形成的第二絕緣膜；其中在每個相鄰的字線之間，在半導(dǎo)體襯底的表面部分中，在俯視圖中由形成在所述相鄰字線上的第一絕緣膜和相鄰位線限定的各區(qū)中形成凹槽，使之與所述第二絕緣膜對準(zhǔn)；在所述所述凹槽的底部形成溝道終止雜質(zhì)擴散層；以及在所述凹槽中填充絕緣膜。
2.根據(jù)權(quán)利要求1的非易失性半導(dǎo)體存儲器件，其中所述第二絕緣膜為側(cè)壁。
3.一種非易失性半導(dǎo)體存儲器件，包括半導(dǎo)體襯底；由形成在所述半導(dǎo)體襯底表面部分中的雜質(zhì)擴散層構(gòu)成的多個位線；以及由形成在所述半導(dǎo)體襯底上的導(dǎo)電層構(gòu)成的在俯視圖中與所述多個位線交叉的多個字線；其中每個相鄰字線之間，在所述半導(dǎo)體襯底的表面部分中，在俯視圖中由相鄰字線和相鄰位線限定的各區(qū)中形成凹槽；在所述凹槽的底部形成溝道終止雜質(zhì)擴散層；在各字線的側(cè)面上形成側(cè)壁，使之向所述凹槽的底部延伸；以及在所述凹槽中填充絕緣膜。
4.根據(jù)權(quán)利要求3的非易失性半導(dǎo)體存儲器件，其中在俯視圖中，形成所述凹槽，使之與所述字線對準(zhǔn)。
5.根據(jù)權(quán)利要求3的非易失性半導(dǎo)體存儲器件，其中在俯視圖中，形成所述凹槽，使之與所述字線間隔開。
6.根據(jù)權(quán)利要求3的非易失性半導(dǎo)體存儲器件，還包括形成在所述位線和所述溝道終止雜質(zhì)擴散層從所述側(cè)壁暴露出來的部分上的硅化物膜。
7.根據(jù)權(quán)利要求1的非易失性半導(dǎo)體存儲器件，其中所述溝道終止雜質(zhì)擴散層還形成在所述凹槽的側(cè)面上。
8.根據(jù)權(quán)利要求3的非易失性半導(dǎo)體存儲器件，其中所述溝道終止雜質(zhì)擴散層還形成在所述凹槽的側(cè)面上。
9.根據(jù)權(quán)利要求1的非易失性半導(dǎo)體存儲器件，其中所述器件為NOR型快閃存儲器。
10.根據(jù)權(quán)利要求3的非易失性半導(dǎo)體存儲器件，其中所述器件為NOR型快閃存儲器。
11.根據(jù)權(quán)利要求1的非易失性半導(dǎo)體存儲器件，其中所述器件為AND型快閃存儲器。
12.根據(jù)權(quán)利要求3的非易失性半導(dǎo)體存儲器件，其中所述器件為AND型快閃存儲器。
13.一種非易失性半導(dǎo)體存儲器件的制造方法，包括以下步驟在半導(dǎo)體襯底上按第一氧化物膜、氮化物膜和第二氧化物膜的順序疊置形成疊層；在所述半導(dǎo)體襯底的表面部分中形成由雜質(zhì)擴散層構(gòu)成的多個位線；在所述多個位線上形成第一絕緣膜；在整個表面上依次形成導(dǎo)電層和第二絕緣膜；構(gòu)圖所述導(dǎo)電層和所述第二絕緣膜以得到在俯視圖中與所述多個位線交叉的多個字線；在所述字線的側(cè)面形成由第三絕緣膜構(gòu)成的側(cè)壁；用所述第一絕緣膜、第二絕緣膜和側(cè)壁作為掩模，通過蝕刻所述半導(dǎo)體襯底的表面形成凹槽；通過離子注入在所述凹槽的底部形成溝道終止雜質(zhì)擴散層；以及用第四絕緣膜填充所述凹槽。
14.一種非易失性半導(dǎo)體存儲器件的制造方法，包括以下步驟在半導(dǎo)體襯底上按第一氧化物膜、氮化物膜和第二氧化物膜的順序疊置形成疊層；在所述半導(dǎo)體襯底的表面部分中形成由雜質(zhì)擴散層構(gòu)成的多個位線；在所述多個位線上形成第一絕緣膜；在整個表面上依次形成導(dǎo)電層和第二絕緣膜；構(gòu)圖所述導(dǎo)電層和所述第二絕緣膜以得到在俯視圖中與所述多個位線交叉的多個字線；用所述第一絕緣膜和第二絕緣膜作為掩模，通過蝕刻所述半導(dǎo)體襯底的表面形成凹槽；通過離子注入在所述凹槽的底部形成溝道終止雜質(zhì)擴散層；在所述字線的側(cè)面上形成由第三絕緣膜構(gòu)成的并向所述凹槽的底部延伸的側(cè)壁；以及用第四絕緣膜填充所述凹槽。
15.一種非易失性半導(dǎo)體存儲器件的制造方法，包括以下步驟在半導(dǎo)體襯底上按第一氧化物膜、氮化物膜和第二氧化物膜的順序疊置形成疊層；在所述半導(dǎo)體襯底的表面部分中形成由雜質(zhì)擴散層構(gòu)成的多個位線；在所述多個位線上形成第一絕緣膜；在整個表面上依次形成導(dǎo)電層和第二絕緣膜；構(gòu)圖所述導(dǎo)電層和所述第二絕緣膜以得到在俯視圖中與所述多個位線交叉的多個字線；形成覆蓋所述導(dǎo)電層和所述第二絕緣膜的抗蝕劑層，該抗蝕劑層在俯視圖中在每個相鄰字線之間并與所述字線間隔開的區(qū)域中具有開口；用所述第一絕緣膜和所述抗蝕劑膜作為掩模，通過蝕刻所述半導(dǎo)體襯底的表面形成凹槽；通過離子注入在所述凹槽的底部形成溝道終止雜質(zhì)擴散層；以及用第四絕緣膜填充所述凹槽。
16.一種非易失性半導(dǎo)體存儲器件的制造方法，包括以下步驟在半導(dǎo)體襯底上形成隧道絕緣膜；在所述半導(dǎo)體襯底的表面部分中形成由雜質(zhì)擴散層構(gòu)成的多個位線；在所述多個位線上形成第一絕緣膜；在所述隧道絕緣膜和所述第一絕緣膜上形成浮動?xùn)?；在所述浮動?xùn)派习吹谝谎趸锬ぁ⒌锬ず偷诙趸锬さ捻樞虔B置形成疊層；在整個表面上依次形成導(dǎo)電層和第二絕緣膜；構(gòu)圖所述導(dǎo)電層和所述第二絕緣膜以得到在俯視圖中與所述多個位線交叉的多個字線；在所述字線的側(cè)面形成由所述第三絕緣膜構(gòu)成的側(cè)壁；用所述第一絕緣膜、第二絕緣膜和側(cè)壁作為掩模，通過蝕刻半導(dǎo)體襯底的表面形成凹槽；通過離子注入在所述凹槽的底部形成溝道終止雜質(zhì)擴散層；以及用第四絕緣膜填充所述凹槽。
17.一種非易失性半導(dǎo)體存儲器件的制造方法，包括以下步驟在半導(dǎo)體襯底上形成隧道絕緣膜；在所述半導(dǎo)體襯底的表面部分中形成由雜質(zhì)擴散層構(gòu)成的多個位線；在所述多個位線上形成第一絕緣膜；在所述隧道絕緣膜和所述第一絕緣膜上形成浮動?xùn)牛辉谒龈訓(xùn)派习吹谝谎趸锬?、氮化物膜和第二氧化物膜的順序疊置形成疊層；在整個表面上依次形成導(dǎo)電層和第二絕緣膜；構(gòu)圖所述導(dǎo)電層和所述第二絕緣膜以得到在俯視圖中與所述多個位線交叉的多個字線；用所述第一絕緣膜和第二絕緣膜作為掩模，通過蝕刻所述半導(dǎo)體襯底的表面形成凹槽；通過離子注入在所述凹槽的底部形成溝道終止雜質(zhì)擴散層；在所述字線的側(cè)面上形成由第三絕緣膜構(gòu)成的并向所述凹槽的底部延伸的側(cè)壁；以及用第四絕緣膜填充所述凹槽。
18.根據(jù)權(quán)利要求14的非易失性半導(dǎo)體存儲器件的制造方法，在形成所述側(cè)壁的步驟和填充第四絕緣膜的步驟之間還包括以下步驟去掉所述第二絕緣膜；以及在所述字線上形成硅化物膜。
19.根據(jù)權(quán)利要求17的非易失性半導(dǎo)體存儲器件的制造方法，在形成所述側(cè)壁的步驟和填充第四絕緣膜的步驟之間還包括以下步驟去掉所述第二絕緣膜；以及在所述字線上形成硅化物膜。
20.根據(jù)權(quán)利要求14的非易失性半導(dǎo)體存儲器件的制造方法，其中形成所述側(cè)壁的步驟包括以下步驟在整個表面形成第三絕緣膜；以及各向異性蝕刻所述第三絕緣膜，伴隨著去掉所述第一絕緣膜。
21.根據(jù)權(quán)利要求17的非易失性半導(dǎo)體存儲器件的制造方法，其中形成所述側(cè)壁的步驟包括以下步驟在整個表面形成第三絕緣膜；以及各向異性蝕刻所述第三絕緣膜，伴隨著去掉所述第一絕緣膜。
22.根據(jù)權(quán)利要求20的非易失性半導(dǎo)體存儲器件的制造方法，在各向異性蝕刻所述第三絕緣膜、伴隨著去掉第一絕緣膜的步驟和用第四絕緣膜填充凹槽的步驟之間還包括以下步驟去掉所述第二絕緣膜；以及在所述字線、所述位線和所述側(cè)壁中露出的部分所述溝道終止雜質(zhì)擴散層上形成硅化物膜。
23.根據(jù)權(quán)利要求21的非易失性半導(dǎo)體存儲器件的制造方法，在各向異性蝕刻第三絕緣膜、伴隨著去掉第一絕緣膜的步驟和用第四絕緣膜填充凹槽的步驟之間還包括以下步驟去掉所述第二絕緣膜；以及在所述字線、所述位線和所述側(cè)壁中露出的部分所述溝道終止雜質(zhì)擴散層上形成硅化物膜。
24.一種非易失性半導(dǎo)體存儲器件的制造方法，包括以下步驟在半導(dǎo)體襯底上形成隧道絕緣膜；在所述半導(dǎo)體襯底的表面部分中形成由雜質(zhì)擴散層構(gòu)成的多個位線；在所述多個位線上形成第一絕緣膜；在所述隧道絕緣膜和所述第一絕緣膜上形成浮動?xùn)?；在所述浮動?xùn)派习吹谝谎趸锬?、氮化物膜和第二氧化物膜的順序疊置形成疊層；在整個表面上依次形成導(dǎo)電層和第二絕緣膜；構(gòu)圖所述導(dǎo)電層和所述第二絕緣膜以得到在俯視圖中與所述多個位線交叉的多個字線；形成覆蓋所述導(dǎo)電層和所述第二絕緣膜的抗蝕劑層，該抗蝕劑層在俯視圖中在每個相鄰字線之間并與所述字線間隔開的區(qū)域中具有開口；用所述第一絕緣膜和所述抗蝕劑膜作為掩模，通過蝕刻所述半導(dǎo)體襯底的表面形成凹槽；通過離子注入在所述凹槽的底部形成溝道終止雜質(zhì)擴散層；以及用第四絕緣膜填充所述凹槽。
25.根據(jù)權(quán)利要求15的非易失性半導(dǎo)體存儲器件的制造方法，在形成所述溝道終止雜質(zhì)擴散層的步驟和用所述第四絕緣膜填充凹槽的步驟之間還包括以下步驟去掉所述第二絕緣膜；以及在所述字線上形成硅化物膜。
26.根據(jù)權(quán)利要求24的非易失性半導(dǎo)體存儲器件的制造方法，在形成所述溝道終止雜質(zhì)擴散層的步驟和用所述第四絕緣膜填充凹槽的步驟之間還包括以下步驟去掉所述第二絕緣膜；以及在所述字線上形成硅化物膜。
27.根據(jù)權(quán)利要求15的非易失性半導(dǎo)體存儲器件的制造方法，在形成所述溝道終止雜質(zhì)擴散層的步驟和用所述第四絕緣膜填充凹槽的步驟之間還包括以下步驟去掉所述第一絕緣膜；去掉所述第二絕緣膜；以及在所述字線、所述位線和所述側(cè)壁中露出的部分所述溝道終止雜質(zhì)擴散層上形成硅化物膜。
28.根據(jù)權(quán)利要求24的非易失性半導(dǎo)體存儲器件的制造方法，在形成所述溝道終止雜質(zhì)擴散層的步驟和用所述第四絕緣膜填充凹槽的步驟之間還包括以下步驟去掉所述第一絕緣膜；去掉所述第二絕緣膜；以及在所述字線、所述位線和所述側(cè)壁中露出的部分所述溝道終止雜質(zhì)擴散層上形成硅化物膜。
29.一種非易失性半導(dǎo)體存儲器件的制造方法，該器件包括半導(dǎo)體襯底，由形成在所述半導(dǎo)體襯底表面部分中的雜質(zhì)擴散層構(gòu)成的多個位線，以及由形成在所述半導(dǎo)體襯底上的導(dǎo)電層構(gòu)成的在俯視圖中與所述多個位線交叉的多個字線，該方法包括以下步驟用預(yù)先形成在所述多個位線和所述多個字線上的絕緣膜作為掩模，通過蝕刻所述半導(dǎo)體襯底形成凹槽；通過離子注入在所述凹槽的底部形成溝道終止雜質(zhì)擴散層；以及用第四絕緣膜填充所述凹槽。
30.一種非易失性半導(dǎo)體存儲器件的制造方法，該器件包括半導(dǎo)體襯底，由形成在所述半導(dǎo)體襯底表面部分中的雜質(zhì)擴散層構(gòu)成的多個位線，以及由形成在所述半導(dǎo)體襯底上的導(dǎo)電層構(gòu)成的在俯視圖中與所述多個位線交叉的多個字線，該方法包括以下步驟用預(yù)先形成在所述多個位線上的絕緣膜和預(yù)先形成在所述字線上的抗蝕劑膜作為掩模，通過蝕刻所述半導(dǎo)體襯底形成凹槽；通過離子注入在所述凹槽的底部形成溝道終止雜質(zhì)擴散層；以及用第四絕緣膜填充所述凹槽。
31.根據(jù)權(quán)利要求13的非易失性半導(dǎo)體存儲器件的制造方法，在通過離子注入在所述凹槽的底部形成溝道終止雜質(zhì)擴散層的步驟中，通過離子注入所述溝道終止雜質(zhì)擴散層也形成在所述凹槽的側(cè)面上。
32.根據(jù)權(quán)利要求14的非易失性半導(dǎo)體存儲器件的制造方法，在所述通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層的步驟中，通過離子注入所述溝道終止雜質(zhì)擴散層也形成在所述凹槽的側(cè)面上。
33.根據(jù)權(quán)利要求15的非易失性半導(dǎo)體存儲器件的制造方法，在所述通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層的步驟中，通過離子注入所述溝道終止雜質(zhì)擴散層也形成在所述凹槽的側(cè)面上。
34.根據(jù)權(quán)利要求16的非易失性半導(dǎo)體存儲器件的制造方法，在所述通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層的步驟中，通過離子注入所述溝道終止雜質(zhì)擴散層也形成在所述凹槽的側(cè)面上。
35.根據(jù)權(quán)利要求17的非易失性半導(dǎo)體存儲器件的制造方法，在所述通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層的步驟中，通過離子注入所述溝道終止雜質(zhì)擴散層也形成在所述凹槽的側(cè)面上。
36.根據(jù)權(quán)利要求24的非易失性半導(dǎo)體存儲器件的制造方法，在所述通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層的步驟中，通過離子注入所述溝道終止雜質(zhì)擴散層也形成在所述凹槽的側(cè)面上。
37.根據(jù)權(quán)利要求29的非易失性半導(dǎo)體存儲器件的制造方法，在所述通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層的步驟中，通過離子注入所述溝道終止雜質(zhì)擴散層也形成在所述凹槽的側(cè)面上。
38.根據(jù)權(quán)利要求30的非易失性半導(dǎo)體存儲器件的制造方法，在所述通過離子注入在凹槽的底部形成溝道終止雜質(zhì)擴散層的步驟中，通過離子注入所述溝道終止雜質(zhì)擴散層也形成在所述凹槽的側(cè)面上。
全文摘要
本申請公開了一種非易失性半導(dǎo)體存儲器件及其制造方法。其中，在半導(dǎo)體襯底上依次生長摻雜磷的非晶硅膜和氮化硅膜。構(gòu)圖所得到的疊層，從而得到字線。在整個表面上生長CVD氧化物膜，然后各向異性蝕刻，從而在字線的側(cè)面上形成側(cè)壁。通過蝕刻還去掉先前在CVD氧化物膜下面形成的ONO膜。用氮化硅膜、二氧化硅膜以及側(cè)壁作為掩模，蝕刻半導(dǎo)體襯底，從而形成凹槽。通過相同的掩模用離子注入將硼離子摻雜到凹槽的底部，從而形成溝道終止雜質(zhì)擴散層。然后，在整個表面上形成層間絕緣膜。
文檔編號H01L21/8246GK1461056SQ0313684
公開日2003年12月10日 申請日期2003年5月21日 優(yōu)先權(quán)日2002年5月21日
發(fā)明者橋本広司, 高橋浩司 申請人:富士通株式會社