專利名稱：制造氮化硅只讀存儲器的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種制造只讀存儲器(read only memory，簡稱ROM)的方法，且特別有關(guān)于一種制造氮化硅只讀存儲器(nitrideROM，NROM)的方法。
背景技術(shù)：
氮化硅只讀存儲單元的作法是在基底上先形成一層氮化硅堆棧層(stacked layer)。然后，定義此氮化硅堆棧層，再進行一次氧化工藝，以于暴露出的基底上形成一層埋入式漏極(buried drain，簡稱BD)氧化層。接著，對基底進行一第一離子植入工藝，以于基底中形成作為埋入式位線(buried bit line)的摻雜區(qū)域。然后，進行第二次離子植入工藝，以于氮化硅堆棧層兩側(cè)基底內(nèi)形成接合區(qū)域(junction region)。最后，于氮化硅堆棧層上形成多晶硅字符線(word line)，亦即作為存儲單元的柵極。而通常半導體工藝都是采取整合方式同時形成存儲單元與周邊電路區(qū)，所以在上述氮化硅只讀存儲單元工藝期間，還包括在第二次離子植入工藝后進行另一次氧化工藝，以于周邊電路區(qū)形成柵氧化層(gate oxide layer)。
而公知在形成埋入式漏極氧化層與柵氧化層時所進行氧化法不是都采用濕式氧化法(wet oxidation)就是都采用干式氧化法(dryoxidation)。然而，當使用干式氧化法來分別成長埋入式漏極氧化層與柵極氧化層時，埋入式漏極氧化層的完整度(integrity)將比使用濕式氧化法時差；而當使用濕式氧化法來同時成長埋入式漏極氧化層與柵極氧化層時，又因為濕式氧化法所形成的柵氧化層的孔洞性(porosity)較高，所以周邊電路區(qū)的金氧半導晶體管元件的柵極中的摻質(zhì)會擴散到下方通道(channel)中，而中和其中的摻質(zhì)，并使其因濃度改變而造成起始電壓(threshold voltage，簡稱Vt)飄移的缺點。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種制造氮化硅只讀存儲器的方法，以增進埋入式漏極氧化層的完整度。
本發(fā)明的再一目的是提供一種制造氮化硅只讀存儲器的方法，可維持周邊電路區(qū)的金氧半導晶體管元件通道中的摻質(zhì)濃度。
本發(fā)明的另一目的是提供一種制造氮化硅只讀存儲器的方法，可以防止因通道中的摻質(zhì)濃度改變，而造成起始電壓(Vt)飄移。
根據(jù)上述與其它目的，本發(fā)明提出一種制造氮化硅只讀存儲器的方法，包括在一基底上先形成氮化硅堆棧層，再定義氮化硅堆棧層，并暴露出部分基底。隨后，施行一離子植入工藝，以于暴露出的基底中形成埋入式位線。接著，進行一濕式氧化法，以于埋入式位線表面形成埋入式漏極氧化層。隨后，進行一傾斜離子植入工藝，以于氮化硅堆棧層與埋入式漏極氧化層交接處附近的基底內(nèi)形成接合區(qū)域。然后，進行一干式氧化法，以于周邊電路區(qū)形成柵氧化層，再于基底上形成一圖案化多晶硅化金屬層(polycide layer)覆蓋氮化硅堆棧層，以作為氮化硅只讀存儲單元的字符線與周邊電路區(qū)的柵極。
本發(fā)明另外提出一種制造氮化硅只讀存儲器的方法，主要是在定義氮化硅堆棧層時保留最接近基底的氧化層。然后，待離子植入工藝形成埋入式位線之后，再去除此層氧化層。因此，可以防止在進行離子植入工藝時所發(fā)生的通道效應(yīng)(channeling effect)。
本發(fā)明因為于摻雜區(qū)域上形成埋入式漏極氧化層的工藝為一濕式氧化法，而之后于基底上形成柵極氧化層的方法是干式氧化法，所以在增進埋入式漏極氧化層的完整度的同時，還能夠維持周邊電路區(qū)的金氧半導晶體管元件通道中的摻質(zhì)濃度，以防止因通道中的摻質(zhì)濃度改變，而造成起始電壓(Vt)飄移。另外，本發(fā)明還可以在定義氮化硅堆棧層時保留最接近基底的氧化層，以防止在進行離子植入工藝時所發(fā)生的通道效應(yīng)。


圖1是依照本發(fā)明的一第一實施例的氮化硅只讀存儲器的制造步驟圖；以及圖2A至圖2D是依照本發(fā)明的一第二實施例的氮化硅只讀存儲單元的制造流程剖面圖。
100提供一基底102沉積一氮化硅堆棧層
103定義氮化硅堆棧層并保留其中最接近基底的層104定義氮化硅堆棧層106施行一離子植入工藝，以形成埋入式位線107去除暴露出的最接近基底的層108施行一濕式氧化法112施行一干式氧化法，以形成柵氧化層114形成一圖案化多晶硅化金屬層200基底202底氧化層204氮化硅層206頂氧化層208，208a氮化硅堆棧層210離子植入工藝212埋入式位線214埋入式漏極氧化層218接合區(qū)域220柵氧化層222字符線具體實施方式
第一實施例圖1是依照本發(fā)明的一第一實施例的氮化硅只讀存儲器(nitrideread only memory，簡稱NROM)的制造步驟圖，適于整合氮化硅只讀存儲單元與周邊電路的工藝。
請參照圖1，于步驟100中，提供一基底，例如是硅基底等的半導體基底。之后，于步驟102中，沉積一氮化硅堆棧層(stacked layer)，其所構(gòu)成的堆棧式結(jié)構(gòu)(stacked structure)譬如是氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，簡稱ONO)復合層，而各層的厚度分別是50-100埃、20-50埃以及50-100埃。而氧化硅/氮化硅/氧化硅復合層的頂氧化層是通過用濕氫/氧氣(H2/O2gas)去氧化部分氮化硅層而形成的，同時會有部分氮在長時間濕式氧化工藝期間擴散至底氧化層界面，而導致kooi效應(yīng)。
之后，于步驟104中，定義氮化硅堆棧層，以形成數(shù)個作為氮化硅只讀存儲單元介電層的線狀氮化硅堆棧層，并暴露出部分基底；抑或是，于步驟103中，定義氮化硅堆棧層并保留最接近基底的層，借以防止后續(xù)在進行離子植入工藝時所發(fā)生的通道效應(yīng)(channelingeffect)。
接著，于步驟106中，施行一離子植入工藝，以形成埋入式位線(buried bit line)，其中埋入式位線是位于定義過的氮化硅堆棧層之間的基底內(nèi)。另外，假使前一步驟保留最接近基底的層，則需再進行步驟107，去除暴露出的最接近基底的層。
然后，于步驟108中，施行一濕式氧化法(wet oxidation)，以于埋入式位線表面形成一層埋入式漏極(buried drain，簡稱BD)氧化層。因為kooi效應(yīng)會導致在埋入式漏極氧化層邊緣周圍有較小厚度以及字符線(word line)與基底也許會因為埋入式漏極氧化物邊緣的破裂(breakdown)而發(fā)生短路。因為濕式氧化法會消除kooi效應(yīng)且對埋入式漏極氧化層具有較佳的侵入效應(yīng)(encroachment effect)，所以能增進埋入式漏極氧化層的完整度。
之后，于步驟112中，施行一干式氧化法(dry oxidation)，以形成柵氧化層(gate oxide layer)，而柵氧化層位于周邊電路區(qū)。因為在形成柵氧化層時是采用干式氧化法，所以能夠維持周邊電路區(qū)的金氧半導晶體管(MOS)元件通道(channel)中的摻質(zhì)濃度，以防止因通道中的摻質(zhì)濃度改變，而造成起始電壓(threshold voltage，簡稱Vt)飄移。其中，于步驟112前的周邊電路是通過一罩幕層，例如是之前圖案化ONO復合層時所保留的ONO層，來保護其不受上述關(guān)于氮化硅只讀存儲單元的工藝所影響。
接著，于步驟114中，形成一圖案化多晶硅化金屬層，覆蓋基底上的元件，以同時作為氮化硅只讀存儲單元之字符線與周邊電路區(qū)之柵極。
第二實施例為了更詳細描述本發(fā)明的制造流程，請參照圖2A至圖2D所示。
圖2A至圖2D是依照本發(fā)明的一第二實施例的氮化硅只讀存儲單元的制造流程剖面圖，適于整合氮化硅只讀存儲單元與周邊電路的工藝。
請參照圖2A，于基底200上沉積一氮化硅堆棧層208，其所構(gòu)成的堆棧式結(jié)構(gòu)譬如是由一層底氧化層(bottom oxide layer)202、一層氮化硅層204與一層頂氧化層(top oxide layer)206所組成的氧化硅/氮化硅/氧化硅(ONO)復合層，而各層的厚度分別是底氧化層202與頂氧化層206約為50-100埃之間，以及氮化硅層204在20-50埃之間。而頂氧化層206是通過用濕氫/氧氣(H2/O2gas)去氧化部分氮化硅層204而形成的，同時會有部分氮在長時間濕式氧化工藝期間擴散至底氧化層202界面，而導致kooi效應(yīng)。
然后，請參照圖2B，定義氮化硅堆棧層208，以形成數(shù)個作為氮化硅只讀存儲單元介電層的線狀氮化硅堆棧層208a，并暴露出部分基底200。此外，也可以在定義氮化硅堆棧層208時，保留最接近基底的底氧化層202(于圖2B未顯示)，借以防止后續(xù)在進行離子植入工藝時所發(fā)生的通道效應(yīng)。隨后，施行一離子植入工藝210，以于定義過的氮化硅堆棧層208a之間的基底200內(nèi)形成埋入式位線212。之后，假使前一步驟保留最接近基底的底氧化層202，則需去除暴露出的底氧化層202(請見圖2A)。
接著，請參照圖2C，施行一濕式氧化法，以于埋入式位線212表面形成一層埋入式漏極氧化層214。由于濕式氧化法會消除kooi效應(yīng)且對埋入式漏極氧化層具有較佳的侵入效應(yīng)，所以能增進埋入式漏極氧化層的完整度。
之后，請參照圖2D，施行一干式氧化法，以于周邊電路區(qū)(未繪示)形成柵氧化層220，而于氮化硅只讀存儲單元的埋入式漏極氧化層214上也會形成很薄的柵氧化層220。因為形成柵氧化層的方法是干式氧化法，所以能夠維持周邊電路區(qū)的金氧半導晶體管(MOS)元件通道中的摻質(zhì)濃度，以防止起始電壓(Vt)飄移的情形發(fā)生。隨后，于基底200上形成如多晶硅化金屬層的導體層222，以作為氮化硅只讀存儲單元的字符線(word line)與周邊電路區(qū)的柵極，其中導體層222可以是硅化鎢層(WSixlayer)。
已知埋入式漏極氧化層214最好是不要用干式氧化法形成，因為底氧化層的kooi效應(yīng)會導致埋入式漏極氧化層的邊緣周圍有較小厚度，且在干式氧化工藝中的埋入式漏極氧化層的侵入效應(yīng)更差。因此，埋入式漏極氧化物邊緣的厚度會很小，以及字符線與基底也許會因為埋入式漏極氧化物的邊緣破裂這樣的可靠性問題而發(fā)生短路。
因此，本發(fā)明的特征包括1.本發(fā)明通過進行一濕式氧化法，以于摻雜層上形成埋入式漏極氧化層，以增進埋入式漏極氧化層的完整度。
2.本發(fā)明由于利用干式氧化法形成柵極氧化層，故可維持周邊電路區(qū)的金氧半導晶體管(MOS)元件通道中的摻質(zhì)濃度，以防止因通道中的摻質(zhì)濃度改變，而造成起始電壓(Vt)飄移。
3.本發(fā)明在定義氮化硅堆棧層時，可通過保留最接近基底的氧化層，以防止后續(xù)在進行離子植入工藝時所發(fā)生的通道效應(yīng)。
權(quán)利要求
1.一種制造氮化硅只讀存儲器的方法，適于整合一氮化硅只讀存儲單元與一周邊電路的工藝，其特征是，該方法包括于一基底上形成一氮化硅堆棧層；定義該氮化硅堆棧層，以暴露出部分該基底；施行一離子植入工藝，以于定義過的該氮化硅堆棧層之間的該基底內(nèi)形成一埋入式位線；施行一濕式氧化法，以于該埋入式位線表面形成一氧化層；施行一干式氧化法，以于該周邊電路區(qū)形成一柵氧化層；以及于該基底上形成一圖案化導體層，以作為該氮化硅只讀存儲單元的字符線與該周邊電路區(qū)的柵極。
2.如權(quán)利要求1所述的制造氮化硅只讀存儲器的方法，其特征是，該氮化硅堆棧層具有一底氧化層、一氮化硅層與一頂氧化層。
3.如權(quán)利要求2所述的制造氮化硅只讀存儲器的方法，其特征是，該底氧化層的厚度在50-100埃之間。
4.如權(quán)利要求2所述的制造氮化硅只讀存儲器的方法，其特征是，該氮化硅層的厚度在20-50埃之間。
5.如權(quán)利要求2所述的制造氮化硅只讀存儲器的方法，其特征是，該頂氧化層的厚度在50-100埃之間。
6.如權(quán)利要求1所述的制造氮化硅只讀存儲器的方法，其特征是，該圖案化導體層包括硅化鎢層。
7.一種制造氮化硅只讀存儲器的方法，適于整合一氮化硅只讀存儲單元與一周邊電路的工藝，其特征是，該方法包括于一基底上形成一氮化硅堆棧層，其中該氮化硅堆棧層具有一底氧化層、一氮化硅層與一頂氧化層；定義該氮化硅堆棧層，并保留該底氧化層；施行一離子植入工藝，以于定義過的該氮化硅堆棧層之間的該基底內(nèi)形成一埋入式位線；去除暴露出的該底氧化層；施行一濕式氧化法，以于該埋入式位線表面形成一氧化層；施行一干式氧化法，以于該周邊電路區(qū)形成一柵氧化層；以及于該基底上形成一圖案化導體層，以作為該氮化硅只讀存儲單元的字符線與該周邊電路區(qū)的柵極。
8.如權(quán)利要求7所述的制造氮化硅只讀存儲器的方法，其特征是，該底氧化層的厚度在50-100埃之間。
9.如權(quán)利要求7所述的制造氮化硅只讀存儲器的方法，其特征是，該氮化硅層的厚度在20-50埃之間。
10.如權(quán)利要求7所述的制造氮化硅只讀存儲器的方法，其特征是，該頂氧化層的厚度在50-100埃之間。
11.如權(quán)利要求7所述的制造氮化硅只讀存儲器的方法，其特征是，該圖案化導體層包括硅化鎢層。
全文摘要
一種制造氮化硅只讀存儲器的方法，是于基底上先形成氮化硅堆棧層，再定義氮化硅堆棧層，并暴露出部分基底。隨后，施行一離子植入工藝，以于暴露出的基底中形成埋入式位線。接著，進行一濕式氧化法，以于埋入式位線表面形成氧化層。然后，進行一干式氧化法，以于周邊電路區(qū)形成柵氧化層，再于基底上形成一圖案化多晶硅化金屬層覆蓋氮化硅堆棧層，以作為氮化硅只讀存儲單元的字符線與周邊電路區(qū)的柵極。
文檔編號H01L21/70GK1481016SQ0313726
公開日2004年3月10日 申請日期2003年6月2日 優(yōu)先權(quán)日2002年9月4日
發(fā)明者劉振欽 申請人:旺宏電子股份有限公司