專利名稱：降低半導體組件中二硅化鈷層的電阻值的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體組件的制造方法，且特別涉及一種可降低組件中二硅化鈷(CoSi2)層的電阻值的方法。
背景技術(shù)：
在半導體組件的工藝中，多在內(nèi)部電連接點例如柵極、源極或漏極上，形成低阻值的二硅化鈷(CoSi2)層。一般而言，二硅化鈷的制造方法是先將金屬鈷(Co)層形成于一含硅的襯底上，再經(jīng)過兩次的退火處理(annealingtreatment)將鈷轉(zhuǎn)變成二硅化鈷。其中，第一次的退火處理是先令鈷擴散到含硅的襯底內(nèi)，以形成一硅化鈷(CoSi)層。第二次的退火處理則是將硅化鈷層轉(zhuǎn)變成低阻值的二硅化鈷，藉以降低組件的電阻值。
參照圖1A至1D，其示出一種半導體組件中二硅化鈷層的傳統(tǒng)制造方法。首先，提供一硅襯底10，如圖1A所示。硅襯底10上已形成源極/漏極區(qū)域12，柵極14，柵極氧化層16，和側(cè)壁緩沖層18。
接著，以濺鍍方式將一金屬鈷層(cobalt layer)20形成于硅襯底10上，如圖1B所示。之后，鈦或氮化鈦層可再沉積于金屬鈷層上方(未示出)，以保護金屬鈷免于氧化。
然后，進行第一次退火處理，使部分的金屬鈷層20轉(zhuǎn)變成硅化鈷(CoSi)層22，如圖1C所示。其余未反應的鈷則標示為20A。其中，第一次退火處理的實施溫度約在450℃至550℃范圍之間。在第一次退火處理后，移除未反應的鈷20A。
接著，進行第二次退火處理，其實施溫度比第一次退火處理的溫度還要高，約在750℃至880℃范圍之間，以使硅化鈷(CoSi)層22轉(zhuǎn)變成二硅化鈷(CoSi2)層23。其中，二硅化鈷(CoSi2)層23的阻值很低，因此可降低如柵極、源極或漏極的電阻。
然而，在高溫的第二次退火處理進行時，原先硅化鈷(CoSi)層22的晶粒會再生長(re-grow)，并形成更大的晶粒。而具有大尺寸晶粒的二硅化鈷(CoSi2)，在后續(xù)高溫處理的熱壓力下會更容易再生長。此種現(xiàn)象即為熟知的“結(jié)塊現(xiàn)象”(agglomeration)。因此，依照上述傳統(tǒng)的方法，會使二硅化鈷層產(chǎn)生結(jié)塊現(xiàn)象，而造成組件的缺陷。例如圖1D所示，所形成的二硅化鈷層23表面十分粗糙，或是二硅化鈷的大顆晶粒232穿過源極/漏極區(qū)域12而與硅襯底10接觸，或是晶粒再生長后無法形成連續(xù)的二硅化鈷層23而產(chǎn)生一不連續(xù)區(qū)域231。
在圖1D中，由于結(jié)塊現(xiàn)象所造成二硅化鈷層23的粗糙表面，會降低二硅化鈷層23的平坦度，進而影響后續(xù)沉積于上方的層的平坦度。此處的不平坦(unevenness)除了指二硅化鈷層23的表面外觀，還有二硅化鈷層23與源極/漏極區(qū)域12的界面的不平坦。若于一中間絕緣層中形成一接觸孔(未示出)，并對二硅化鈷層23進行蝕刻，則不平坦的二硅化鈷層23會使蝕刻無法精確的被控制，而使硅襯底10有被過度蝕刻的可能。一旦接觸孔與硅襯底10接觸，在接觸孔和硅襯底10之間將會產(chǎn)生漏電的情形。再者，若二硅化鈷的大顆晶粒232穿過源極/漏極區(qū)域12而與硅襯底10接觸，當電壓一施加至半導體組件上，也會造成漏電。此外，因晶粒再生長所產(chǎn)生的不連續(xù)區(qū)域231會增加二硅化鈷層23的電阻值，而對組件的性能造成影響。而上述的缺陷在二硅化鈷層23經(jīng)歷后續(xù)一連串高溫的退火處理后，會變得更加嚴重。
因此，如何使形成的二硅化鈷層更為平坦，實為研發(fā)人員努力的重要目標。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的是提供一種半導體組件中二硅化鈷層的制造方法，以增加二硅化鈷層的平坦度，并降低二硅化鈷層的電阻值。
根據(jù)本發(fā)明的目的，提出一種降低半導體組件中二硅化鈷層的電阻值的制造方法。首先，提供一硅襯底，并形成一金屬鈷層于硅襯底上。接著，藉由第一次退火處理，形成一硅化鈷(CoSi)層，而未反應的金屬鈷則以選擇性蝕刻方式移除。然后，形成一覆蓋層于硅化鈷層上方，以抑制硅化鈷晶粒在后續(xù)高溫處理中再生長。接著，藉由第二次退火處理，將硅化鈷層轉(zhuǎn)變成二硅化鈷(CoSi2)層。根據(jù)本發(fā)明，覆蓋層例如是一層氧化硅層、或一層氮化硅層。且覆蓋層的厚度約在1000至3000范圍之間。
為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并配合附圖，作詳細說明如下


圖1A至1D示出一種半導體組件中二硅化鈷層的傳統(tǒng)制造方法；以及圖2A至2E圖示出依照本發(fā)明優(yōu)選實施例的降低半導體組件中二硅化鈷層的電阻值的制造方法。
其中，圖式標記說明如下10硅襯底 12源極/漏極區(qū)域14柵極 16柵極氧化層18側(cè)壁緩沖層 20金屬鈷(Co)20A未反應的鈷 22硅化鈷(CoSi)層23、26二硅化鈷(CoSi2)層 24覆蓋層232大顆的二硅化鈷晶粒 231二硅化鈷層的不連續(xù)區(qū)域具體實施方式
參照圖2A至2E，其示出依照本發(fā)明優(yōu)選實施例的降低半導體組件中二硅化鈷層的電阻值的制造方法。如圖2A所示，先提供一硅襯底10。源極/漏極區(qū)域12依傳統(tǒng)方法形成于硅襯底10處，以定義出一通道區(qū)。柵極14，主要材質(zhì)為多晶硅，形成于通道區(qū)，并位于一柵極氧化層16的上方。而側(cè)壁緩沖層18，材質(zhì)例如是氧化硅，可形成于柵極14的兩側(cè)壁上。
接著，如圖2B所示，于硅襯底10上形成一金屬鈷層20，且金屬鈷層20并覆蓋柵極14。金屬鈷層可藉由濺鍍方式形成。之后，一鈦層或氮化鈦層可沉積于金屬鈷層20的上方(未示出)，以保護金屬鈷免于氧化。
然后，如圖2C所示，進行第一次退火處理，使部分的金屬鈷層20轉(zhuǎn)變成硅化鈷(CoSi)層22。包含硅成分的底材，如硅基材10和柵極14，會與金屬鈷反應而消耗一部份的硅。其余未反應的鈷則標示為20A。其中，第一次退火處理的實施溫度約在450℃至550℃范圍之間，進行時間約30秒至90秒。
接著，移除未反應的鈷20A，并進行本發(fā)明的一重要步驟。如圖2D所示，形成一覆蓋層24于硅化鈷層22的上方。此覆蓋層可以是一層氧化硅層、或一層氮化硅層。且覆蓋層的厚度約為1000至3000范圍之間，優(yōu)選約為2000。
然后，如圖2E所示，進行第二次退火處理，使硅化鈷(CoSi)層22轉(zhuǎn)變成二硅化鈷(CoSi2)層26。第二次退火處理的實施溫度比第一次退火處理的實施溫度要高，約在750℃至880℃范圍之間，實施時間約30秒至90秒。形成二硅化鈷(CoSi2)層26后，覆蓋層可被移除或是留下，視工藝需求而定，并沒有特別限制。
本發(fā)明中，以覆蓋層24物理上地抑制硅化鈷(CoSi)晶粒，使其無法在第二次退火處理時再生長(re-grow)，即使組件經(jīng)歷后續(xù)一連串高溫處理的熱壓力，也不容易再生長。因此，按照本發(fā)明的制造方法所形成的二硅化鈷(CoSi2)層不但具有十分平坦的表面外觀，二硅化鈷層與源極/漏極區(qū)域的界面亦十分平坦，而順利解決傳統(tǒng)工藝的問題。例如表面粗糙的二硅化鈷層、或過大的二硅化鈷晶粒刺穿源極/漏極區(qū)域而與硅襯底10接觸、或晶粒再生長后使二硅化鈷層不連續(xù)等諸多缺陷，均可被避免。
此外，本發(fā)明的降低二硅化鈷阻值的制造方法，可應用于任何需要在一含硅的基底上形成二硅化鈷的工藝。以下即對制造后的組件進行阻值測試。
阻值測試測試組件包括兩組樣品，薄層電阻(sheet resistance，Rs)的量測結(jié)果列于表一。其中，樣品A是依照本發(fā)明的制造方法(如圖2A至2E所示)所制作的樣品，含有覆蓋層。樣品B是依照傳統(tǒng)的制造方法(如圖1A至1D所示)所制作的樣品，沒有覆蓋層。
表一 首先，將樣品A(如圖2E所示)和樣品B(如圖1D所示)在950℃的高溫下，退火360秒。然后，分別量測其薄層電阻值。量測結(jié)果顯示樣品A(具有覆蓋層)的平均薄層電阻值約只有樣品B(不具覆蓋層)的平均薄層電阻值的一半(7.8814.630)。因此，測試結(jié)果證明，依照本發(fā)明方法所制作的樣品A，其覆蓋層的確可有效抑制薄層電阻值的上升。
此外，具有覆蓋層的樣品A在還未進行950℃、360秒的退火時，先量測其薄層電阻值，約為6.6。與高溫退火后的平均薄層電阻值7.88相較，退火后樣品A的薄層電阻值并沒有增加多少。因此，依照本發(fā)明的制作方法，具有覆蓋層的樣品A的確可增加二硅化鈷層的熱穩(wěn)定性。
綜上所述，雖然本發(fā)明已以通過優(yōu)選實施例公開如上，然其并非用以限定本發(fā)明，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作各種的更動與改進，因此本發(fā)明的保護范圍當視所附權(quán)利要求為準。
權(quán)利要求
1.一種降低半導體組件中二硅化鈷層的電阻值的制造方法，包括步驟如下提供一硅襯底；形成一金屬鈷層于該硅襯底上；藉由一第一次退火處理，形成一硅化鈷(CoSi)層于該硅襯底與該金屬鈷層的交界處，其中，一未反應的金屬鈷層殘留于該硅化鈷層上方；以選擇性蝕刻方式移除該未反應的金屬鈷層；形成一覆蓋層于該硅化鈷層上方；以及藉由一第二次退火處理，將該硅化鈷層轉(zhuǎn)變成一層二硅化鈷(CoSi2)層。
2.如權(quán)利要求1所述的制造方法，其中該覆蓋層為一層氧化硅層。
3.如權(quán)利要求1所述的制造方法，其中該覆蓋層為一層氮化硅層。
4.如權(quán)利要求1所述的制造方法，其中該覆蓋層的厚度約為1000至3000范圍之間。
5.如權(quán)利要求4所述的制造方法，其中該覆蓋層的厚度優(yōu)選約為2000。
6.如權(quán)利要求1所述的制造方法，其中該第二次退火處理的實施溫度高于該第一次退火處理的實施溫度。
7.如權(quán)利要求1所述的制造方法，其中該第一次退火處理的進行溫度約在450℃至550℃范圍之間。
8.如權(quán)利要求7所述的制造方法，其中該第一次退火處理的實施時間約在30秒至90秒范圍之間。
9.如權(quán)利要求1所述的制造方法，其中該第二次退火處理的實施溫度約在750℃至880℃范圍之間。
10.如權(quán)利要求8所述的制造方法，其中該第二次退火處理的實施時間約在30秒至90秒范圍之間。
11.如權(quán)利要求1所述的制造方法，其中在實施該第一次退火處理之前，先在該金屬鈷層上方形成一鈦層。
12.如權(quán)利要求1所述的制造方法，其中在實施該第一次退火處理之前，先在該金屬鈷層上方形成一層氮化鈦層。
13.如權(quán)利要求1所述的制造方法，其中在該硅化鈷層轉(zhuǎn)變成該二硅化鈷層之后，移除該覆蓋層。
14.一種利用權(quán)利要求1所述的制造方法所得的半導體組件，包括一硅襯底；一層二硅化鈷(CoSi2)層，形成于該硅襯底上；以及一覆蓋層，形成于該二硅化鈷層上方，該覆蓋層的厚度約為1000至3000范圍之間，且該覆蓋層的材料為氧化硅或氮化硅。
15.一種降低半導體組件中二硅化鈷層的電阻值的制造方法，包括步驟如下提供一硅襯底；形成一金屬鈷層于該硅襯底上；在一第一加熱溫度下對該組件加熱，使該金屬鈷層轉(zhuǎn)變成一層硅化鈷(CoSi)層；以選擇性蝕刻方式，移除殘留于該硅化鈷層上方的一未反應的金屬鈷層；形成一覆蓋層于該硅化鈷層上方，該覆蓋層的厚度約為1000至3000范圍之間，且該覆蓋層的材料為氧化硅或氮化硅；以及在一第二加熱溫度下對該組件加熱，使該硅化鈷層轉(zhuǎn)變成一層二硅化鈷(CoSi2)層。
16.如權(quán)利要求15所述的制造方法，其中該覆蓋層的厚度優(yōu)選約為2000。
17.如權(quán)利要求15所述的制造方法，其中該第二加熱溫度高于該第一加熱溫度。
18.如權(quán)利要求15所述的制造方法，其中該第一加熱溫度約在450℃至550℃范圍之間。
19.如權(quán)利要求18所述的制造方法，其中將該金屬鈷層轉(zhuǎn)變成該硅化鈷層的加熱步驟，進行約30秒至90秒。
20.如權(quán)利要求15所述的制造方法，其中該第二加熱溫度約在750℃至880℃范圍之間。
21.如權(quán)利要求20所述的制造方法，其中將該硅化鈷層轉(zhuǎn)變成該二硅化鈷層的加熱步驟，進行約30秒至90秒。
22.如權(quán)利要求15所述的制造方法，其中在形成該金屬鈷層的步驟后，更在該金屬鈷層上方形成一鈦層或一層氮化鈦層。
23.如權(quán)利要求15所述的制造方法，其中在該硅化鈷層轉(zhuǎn)變成該二硅化鈷層之后，移除該覆蓋層。
24.一種利用權(quán)利要求15所述的制造方法所得的半導體組件，包括一硅襯底；一層二硅化鈷(CoSi2)層，形成于該硅襯底上；以及一覆蓋層，形成于該二硅化鈷層上方。
全文摘要
本發(fā)明公開了一種降低半導體組件中二硅化鈷層的電阻值的制造方法。首先，形成一金屬鈷層于一硅襯底上。再進行兩次退火處理。第一次退火處理是先將金屬鈷層轉(zhuǎn)變成一硅化鈷(CoSi)層。然后，形成一覆蓋層于硅化鈷層上方，厚度約在1000至3000，以抑制硅化鈷晶粒在后續(xù)高溫工藝中再生長。接著，再進行第二次退火處理，將硅化鈷層轉(zhuǎn)變成二硅化鈷(CoSi2)層。
文檔編號H01L21/3205GK1553485SQ0313869
公開日2004年12月8日 申請日期2003年6月3日 優(yōu)先權(quán)日2003年6月3日
發(fā)明者劉婉懿, 陳政順 申請人:旺宏電子股份有限公司