專利名稱：半導(dǎo)體器件的制造方法和半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用具有低介電系數(shù)的絕緣膜的半導(dǎo)體器件的制造方法和半導(dǎo)體器件。
在這里，對減小后者的層間絕緣膜的介電系數(shù)的技術(shù)，說明其存在的問題。作為層間絕緣膜，人們知道用等離子體CVD法得到的SiO2膜或FSG(Fluorinated Silicate Glass，氟化硅酸鹽玻璃)膜。但是，這些絕緣膜，從膜質(zhì)的穩(wěn)定性的觀點(diǎn)來看，降低其介電系數(shù)存在著一個(gè)界限。具體地說，只能使相對介電系數(shù)(k)下降到3.3左右。
為了使相對介電系數(shù)減小到3.0以下，人們正在探討使用被叫做low-k膜(低k膜)的絕緣膜。作為這樣的low-k膜，人們知道含有CH3的有機(jī)硅氧化膜或CF系膜。
但是，在這種low-k膜中卻存在著以下那樣的問題。圖4A-4C是用來說明上述問題的工序剖面圖。該問題會在雙金屬鑲嵌工藝中的光刻膠圖形的剝離工序中產(chǎn)生。
在圖4A中，在已形成了半導(dǎo)體元件或Cu布線等的硅襯底81上，作為將成為層間絕緣膜的low-k膜形成例如含有CH3的有機(jī)硅氧化膜(low-k膜)82，然后，在其上形成覆蓋層83。覆蓋層83，例如，可以用SiO2膜或SiN膜等的絕緣膜形成。
如圖4B所示，在覆蓋層83上形成了光刻膠圖形84之后，以該光刻膠圖形84為掩模刻蝕low-k膜82，形成布線溝85。
然后，如圖4C所示，借助于使用氧等離子體處理的灰化技術(shù)，剝離光刻膠圖形84。
這時(shí)，歸因于等離子體中的氧自由基，本身為low-k膜82的露出表面的布線溝85的內(nèi)壁發(fā)生變質(zhì)，形成變質(zhì)層86。具體地說，從在布線溝85的內(nèi)壁(底面和側(cè)面)上露出來的有機(jī)硅氧化膜中抽出CH3，布線溝85的內(nèi)壁就變質(zhì)為硅氧化膜(變質(zhì)層86)。變質(zhì)層86的存在，會使low-k膜82的實(shí)質(zhì)性的k值變化。
通常的硅氧化膜的k值處于4前后，但是因布線溝85的內(nèi)壁變質(zhì)而產(chǎn)生的硅氧化膜(變質(zhì)層86)，已變成為多孔質(zhì)硅氧化膜。多孔質(zhì)硅氧化膜的k值，比通常的硅氧化膜的k值更低。
但是，實(shí)際上由于多孔質(zhì)硅氧化膜吸收水分，故當(dāng)產(chǎn)生了變質(zhì)層86時(shí)，low-k膜82的k值實(shí)質(zhì)上將增加，作為其結(jié)果要降低層間絕緣膜的介電系數(shù)就會變得很困難。
作為這樣的問題的解決方法，雖然人們嘗試過除去本身為變質(zhì)層86的多孔質(zhì)硅氧化膜中的水分的方法，但是，在現(xiàn)狀下除去水分是困難的，故不能說是有效的解決方法。
于是，雖然進(jìn)行了灰化條件的重新估價(jià)，以使low-k膜82的變質(zhì)層86變成為最小，但是，由于即便是如此變質(zhì)層86仍然會殘留下約20nm左右，故不能抑制low-k膜82的實(shí)質(zhì)性的k值的增加。這樣的k值的增加，隨著元件的微細(xì)化的進(jìn)展，布線間會因集成度變高而變窄，因而將成為一個(gè)大問題。就是說，如圖5所示，當(dāng)變質(zhì)層86的介電系數(shù)變大，而且，布線間例如變窄到0.1微米左右時(shí)，相鄰的導(dǎo)體87間的寄生電容C就變成為不能忽視。
此外，根據(jù)本發(fā)明的第2方面，半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底上形成第1低介電系數(shù)絕緣膜，用第1光刻膠圖形，使得貫通上述第1低介電系數(shù)絕緣膜那樣地刻蝕上述第1低介電系數(shù)絕緣膜，在上述第1低介電系數(shù)絕緣膜上形成具有第1開口寬度的第1開口部分，除去上述第1光刻膠圖形，用第2光刻膠圖形，刻蝕上述第1低介電系數(shù)絕緣膜，在上述第1低介電系數(shù)絕緣膜上，形成具有比上述第1開口寬度還大的第2開口寬度，比上述第1開口部分還淺的第2開口部分，除去上述第2光刻膠圖形，向上述第1和第2開口部分已連通起來的凹部內(nèi)埋入導(dǎo)電膜，在埋入了上述導(dǎo)電膜后，在除去上述第2光刻膠圖形時(shí)，除去在上述第2開口部分的側(cè)壁上形成的變質(zhì)層，使得把歸因于上述變質(zhì)層的除去而產(chǎn)生的上述第2開口部分側(cè)壁的間隙填埋起來那樣地形成第2低介電系數(shù)絕緣膜。
根據(jù)本發(fā)明的第3方面，半導(dǎo)體器件具備設(shè)置在半導(dǎo)體襯底上的具有凹部的第1低介電系數(shù)絕緣膜；在上述凹部內(nèi)埋入形成的導(dǎo)電膜；被形成為存在于上述導(dǎo)電膜的側(cè)壁和上述第1低介電系數(shù)絕緣膜之間的第2低介電系數(shù)絕緣膜。
圖2A-2H的剖面圖示出了形成實(shí)施例2的雙金屬鑲嵌布線層的一連串的工序。
圖3A-3H的剖面圖示出了形成實(shí)施例3的雙金屬鑲嵌布線層的一連串的工序。
圖4A-4C的一連串的工序剖面圖示出了現(xiàn)有的金屬鑲嵌工藝。
圖5的剖面圖示出了現(xiàn)有技術(shù)的布線間電容。
具體實(shí)施例方式
以下，參看


實(shí)施例。
圖1A-1G的一連串的工序剖面圖示出了實(shí)施例1的Cu金屬鑲嵌工藝。
首先，如圖1A所示，向已形成了未畫出來的半導(dǎo)體元件或Cu布線層的硅襯底1上涂敷或用CVD法形成low-k膜2，然后再在其上形成改性層3。
在這里，作為low-k膜2使用有機(jī)硅氧化膜。作為有機(jī)硅氧化膜例如可以舉出聚硅氧烷、苯并環(huán)丁烯(BCB)等。
此外，改性層3，一般地說，是對機(jī)械強(qiáng)度小的low-k膜2的表面實(shí)施了例如等離子體照射或O2-RIE、UV-處理等的表面改性處理的改性層，在這里使用的是O2等離子體處理。在該情況下，改性層3將變成為機(jī)械強(qiáng)度更大的硅氧化膜。此外，即使在作為low-k膜2使用含有有機(jī)硅氧化膜以外的Si的膜的情況下，改性層3也將變成為硅氧化膜。
如圖1B所示，在改性層3上形成了光刻膠圖形4之后，以該光刻膠圖形4為掩?？涛glow-k膜2，形成布線溝5。在low-k膜2的刻蝕中，使用例如RIE(反應(yīng)性離子刻蝕)。
另外，在圖中，在low-k膜2上雖然示出了1個(gè)布線溝5，但是，還可以從上述布線溝5離開例如0.1微米地形成別的布線溝。
如圖1C所示，借助于使用氧等離子體處理的灰化剝離光刻膠圖形4。上述灰化用RIE型的灰化裝置進(jìn)行。這時(shí)，low-k膜2的已露出來的部分因等離子體中的氧自由基而變質(zhì)，在布線溝5的側(cè)壁和底部上形成厚度20nm以上的變質(zhì)層。
如圖1D所示，在向整個(gè)面上按照順序淀積上將變成為勢壘金屬膜7的TaN膜(含鉭導(dǎo)電膜)、將變成為Cu布線層8的Cu膜，使之埋入到布線溝5內(nèi)之后，用CMP(化學(xué)機(jī)械拋光)法除去布線溝5的外部的不需要的TaN膜、Cu膜，在布線溝5的內(nèi)部埋入形成勢壘金屬膜7、Cu布線8。這時(shí)，采用在low-k膜2的上表面上形成機(jī)械強(qiáng)度更大的改性層3的辦法，對于機(jī)械強(qiáng)度小的low-k膜2，就可以保護(hù)其不產(chǎn)生裂紋等，充分提高抗CMP性。到此為止，與現(xiàn)有的Cu金屬鑲嵌工藝是相同的。
接著，如圖1E所示，借助于稀氫氟酸處理(HF系濕法處理)選擇性地除去本身為硅氧化膜的變質(zhì)層6和改性層3。就是說，改性層3和變質(zhì)層6由于都是借助于low-k膜的表面改性處理形成的同等的硅氧化膜，故借助于該稀氫氟酸處理從改性層3到沿著布線溝5的側(cè)壁的變質(zhì)層6為止都可以除去。在該情況下，要對處理?xiàng)l件進(jìn)行控制，使得在勢壘金屬膜7的下部變質(zhì)層6原樣殘存下來。另外，在這里。由于改性層3是硅氧化膜，故雖然作為濕法處理所使用的是稀氫氟酸處理，但是，濕法處理將取決于改性層3的材料而適當(dāng)變更。
如圖1F所示，向整個(gè)面上淀積low-k膜9，使之把因除去變質(zhì)層6而產(chǎn)生的布線溝5的側(cè)壁的間隙填埋起來。作為low-k膜9的材料，通常，使用與low-k膜2相同的材料，但是，也可以根據(jù)需要使用不同的材料。
如上所述，在使用不同的材料的情況下，要埋入布線層的絕緣膜除去在布線層的底部上殘存的變質(zhì)層6，實(shí)質(zhì)上變成為種類不同的2個(gè)絕緣膜。此外，相當(dāng)于low-k膜9的絕緣膜，并非一定要把布線溝5側(cè)壁的間隙完全地填埋起來，例如，也可以把相當(dāng)于low-k膜9的絕緣膜形成為使得在布線溝5側(cè)壁的間隙中形成空洞。
最后，如圖1G所示，一直到Cu布線層8的表面露出來為止，用CMP研磨low-k膜9，結(jié)束Cu金屬鑲嵌工藝。
倘采用本實(shí)施例，由于可以用圖1E的工序從布線溝5的側(cè)壁上除去變質(zhì)層6，故在寄生電容的增大最成為問題的布線間，low-k膜2實(shí)質(zhì)性的k值不會增加。為此，可以減小布線間電容。此外，在布線溝5的底部上殘存的變質(zhì)層6，由于是歸因于與圖1A中的low-k膜2的表面的改性層3同樣的O2等離子體處理low-k膜2改性而形成的變質(zhì)層，故與被low-k膜2、9圍起來的構(gòu)造比較，可以期待勢壘金屬膜7的周圍整個(gè)面都將參與半導(dǎo)體器件的機(jī)械強(qiáng)度的提高。
接著，說明用low-k膜形成雙金屬鑲嵌布線層的實(shí)施例2。圖2A-2H是形成這些布線層的工序剖面圖。
首先，如圖2A所示，在已形成了未畫出來的半導(dǎo)體元件或Cu布線層的硅襯底11上形成low-k膜12，與實(shí)施例1同樣，再在其上形成改性層13。在改性層13上形成了第1光刻膠圖形14后，以該光刻膠圖形14為掩模，使得貫通low-k膜12那樣地用RIE法選擇性地除去low-k膜12，形成第1開口部分15。
如圖2B所示，借助于使用氧等離子體處理的灰化技術(shù)除去第1光刻膠圖形14。在進(jìn)行該灰化處理時(shí)，歸因于等離子體中的氧自由基，low-k膜12的已露出來的部分發(fā)生變質(zhì)，在第1開口部分15的側(cè)壁上形成變質(zhì)層(硅氧化膜)16。
如圖2C所示，在殘存的改性層13上形成第2光刻膠圖形17，一直到其厚度方向的一半為止選擇性地除去low-k膜12。借助于此，在low-k膜12上使其一部分重疊到第1開口部分15上地形成比其寬度還大的第2開口部分18。與此同時(shí)，與第2開口部分18鄰近地在low-k膜12中形成埋入布線用的布線溝19。
如圖2D所示，借助于同樣的灰化技術(shù)，除去第2光刻膠圖形17。在進(jìn)行該灰化處理時(shí)，歸因于等離子體中的氧自由基，low-k膜12的已露出來的部分發(fā)生變質(zhì)，在第2開口部分18的側(cè)壁及底部上形成變質(zhì)層20及21。同時(shí)，在布線溝19的側(cè)壁及底部上形成變質(zhì)層22及23。
如圖2E所示，在向整個(gè)面上按照順序淀積上將變成為勢壘金屬膜24的TaN膜和將變成為Cu布線層25的Cu膜，使之埋入到第1和第2開口部分15、18以及布線溝19內(nèi)之后，用CMP法除去這些開口部分15、18和布線溝19的外部的不需要的TaN膜、Cu膜，在開口部分15、18和布線溝19的內(nèi)部埋入形成勢壘金屬膜24和Cu布線層25。
如圖2F所示，借助于濕法處理，選擇性地除去本身為硅氧化膜的已露出來的改性層13和變質(zhì)層20、22，在勢壘金屬膜24的上部與low-k膜12之間，形成間隙26。就是說，借助于濕法處理，與改性層13一起，沿著第2開口部分18的側(cè)壁除去變質(zhì)層20。同時(shí)，沿著布線溝19的側(cè)壁，除去變質(zhì)層22。在該情況下，對處理?xiàng)l件進(jìn)行控制，使得在勢壘金屬膜24的下部上，原樣地殘存下開口部分15、18的變質(zhì)層21、16和布線溝19的變質(zhì)層23。
如圖2G所示，向整個(gè)面上淀積low-k膜27，使得把開口部分18和布線溝19的側(cè)壁的間隙26填埋起來。作為low-k膜27的材料，使用與low-k膜12同樣的材料。
最后，如圖2H所示，一直到Cu布線層25的表面露出來為止，用CMP研磨low-k膜27，結(jié)束Cu金屬鑲嵌工藝。
在本實(shí)施例中，與上述實(shí)施例1同樣，由于從第2開口部分18的側(cè)壁上除去變質(zhì)層20，同時(shí)，從布線溝19的側(cè)壁上除去變質(zhì)層22，并用low-k膜27把這些間隙26填埋起來，故可以在寄生電容的增大最成為問題的布線間，減小布線間電容，而low-k膜的實(shí)質(zhì)性的k值不會增加。此外，由于與布線層的底部鄰接地殘存下變質(zhì)層21、23，故可以期待半導(dǎo)體器件的機(jī)械強(qiáng)度的提高。
此外，說明用2層的low-k膜形成雙金屬鑲嵌布線層的第3實(shí)施例。圖3A-3H是形成這些布線層的工序剖面圖。
首先，如圖3A所示，在已形成了未畫出來的半導(dǎo)體元件或Cu布線層的硅襯底31上，淀積具有所希望的厚度的第1 low-k膜32，從SiO2膜、SiN膜和SiC膜中選擇的1個(gè)絕緣膜33和第2 low-k膜34，與實(shí)施例2同樣，再在第2 low-k膜34上形成改性層35。在這里，第1、第2 low-k膜32、34，既可以使用彼此相同的材料，也可以使用彼此不同的材料。在改性層35上形成了第1光刻膠圖形36之后，以該光刻膠圖形36為掩模，使得硅襯底31露出來那樣地用RIE法選擇性地除去改性層35、第2 low-k膜34、絕緣膜33和第1 low-k32，形成第1開口部分37。
如圖3B所示，用使用氧等離子體處理的灰化，除去第1光刻膠圖形36。借助于該灰化處理，借助于等離子體中的氧自由基，第2和第1 low-k膜34、32的已露出來的部分發(fā)生變質(zhì)，在第1開口部分37的側(cè)壁上形成硅氧化膜的變質(zhì)層38。
如圖3C所示，在殘存的改性層35上形成第2光刻膠圖形39，選擇性地除去第2 low-k膜34。借助于此，在第2 low-k膜34上使其一部分重疊到第1開口部分37上地形成比其寬度還大的第2開口部分40。與此同時(shí)，在第2 low-k膜34中與第2開口部分40鄰近地形成埋入布線用的布線溝41。
如圖3D所示，借助于同樣的灰化，除去第2光刻膠圖形39。在進(jìn)行該灰化處理時(shí)，歸因于等離子體中的氧自由基，第2 low-k膜34的已露出來的部分發(fā)生變質(zhì)，在第2開口部分40的側(cè)壁上形成變質(zhì)層42。同時(shí)，在布線溝41的側(cè)壁上形成變質(zhì)層43。
如圖3E所示，在向整個(gè)面上按照順序淀積上將變成為勢壘金屬膜44的TaN膜和將變成為Cu布線層45的Cu膜，使之埋入到第1和第2開口部37、40以及布線溝41內(nèi)之后，用CMP法除去這些開口部分37、40和布線溝41的外部的不需要的TaN膜、Cu膜，在開口部分37、40和布線溝41的內(nèi)部埋入形成勢壘金屬膜44和Cu布線層45。
如圖3F所示，借助于濕法處理，選擇性地除去本身為硅氧化膜的已露出來的改性層35，在第2開口部分40的側(cè)壁上形成的變質(zhì)層42和在布線溝41的側(cè)壁上形成變質(zhì)層43，在勢壘金屬膜44的上部與第2 low-k膜34之間，形成間隙46。就是說，借助于該濕法處理，與改性層35一起，沿著第2開口部分40的側(cè)壁除去變質(zhì)層42。同時(shí)，沿著布線溝41的側(cè)壁除去變質(zhì)層43。這時(shí)，絕緣膜33變成為阻擋層，在勢壘金屬膜44的下部上，原樣地殘存下絕緣膜33和第1開口部分37的變質(zhì)層38。
如圖3G所示，向整個(gè)面上淀積第3 low-k膜47，使得把第2開口部分40和布線溝41的側(cè)壁的間隙46填埋起來。作為第3 low-k膜47的材料，使用與第1 low-k膜32同樣的材料。
最后，如圖3H所示，一直到Cu布線層45的表面露出來為止，用CMP研磨第3 low-k膜47，結(jié)束Cu金屬鑲嵌工藝。
在本實(shí)施例中，也和上述實(shí)施例2同樣，由于已從第2開口部分40和布線溝41的側(cè)壁上除去了變質(zhì)層42和43，并用low-k膜47把這些間隙46填埋起來，故可以減小布線間電容，而不會增加low-k膜的實(shí)質(zhì)性的k值。此外，在第1 low-k膜32上，已形成了從SiO2膜、SiN膜和SiC膜中選擇的1個(gè)膜33，故在形成第2開口部分40和布線溝41時(shí)，以及在除去第2開口部分40和布線溝41的側(cè)壁上形成的變質(zhì)層42、43時(shí)，刻蝕量的控制就會變得容易起來。此外，即便是用CMP法去研磨第3 low-k膜47，至少第1 low-k膜32也不會受到不希望的損傷。
另外，本發(fā)明并不限定于上述實(shí)施例。在上述實(shí)施例中，雖然說明的是作為布線材料使用Cu的情況，但是在使用Ag、Al、W等其它的布線材料的情況下也可以應(yīng)用。此外，作為勢壘金屬膜，除去TaN以外，也可以使Ta、Ti、W、Nb或它們的氮化物等1種或2種以上疊層起來形成。在這些情況下，要適當(dāng)變更在濕法處理中使用的藥液，使得可以有選擇地除去變質(zhì)層和改性層。
此外，在上述實(shí)施例中，雖然說明的是在布線溝的底部整個(gè)面上都?xì)埓嫦伦冑|(zhì)層的情況，但是，在進(jìn)行濕法處理時(shí)，也可以多少地除去布線溝的底部的變質(zhì)層。
此外，在上述實(shí)施例中，雖然說明的是作為low-k膜使用有機(jī)硅氧化膜的情況，但是，也可以使用k值為3.0以下的其它的絕緣膜。例如，可以舉出氫倍半硅氧烷那樣的無機(jī)硅氧化膜、或聚亞芳基醚、聚對亞苯基二甲基、聚酰亞胺含氟聚合物等的CF系膜等。
再有，在上述實(shí)施例中，雖然說明的是形成所謂的埋入布線層和雙金屬鑲嵌布線層的情況，但是對于導(dǎo)電性插針等也可以應(yīng)用。就是說，對于低介電系數(shù)絕緣膜形成的開口部分，只要至少是不貫通低介電系數(shù)絕緣膜的凹部和貫通低介電系數(shù)絕緣膜的凹部中的一方即可，例如，可以舉出金屬鑲嵌布線層的布線溝、要埋入插針的連接孔、連通雙金屬鑲嵌布線的布線溝和連接孔，在是雙金屬鑲嵌布線的布線溝和連接孔的情況下，其開口順序沒有什么特別限定。
此外，在上述實(shí)施例中，雖然是low-k膜上形成了改性層，但是，這并不是非要形成不可的。
對于那些本專業(yè)的熟練的技術(shù)人員來說還存在著另外一些優(yōu)點(diǎn)和變形。因此，本發(fā)明就其更為廣闊的形態(tài)來說并不限于上述發(fā)明詳述和實(shí)施例。此外，就如所附技術(shù)方案及其等同物所限定的那樣，還可以有許多變形而不偏離總的發(fā)明的宗旨。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底上形成第1低介電系數(shù)絕緣膜，在上述第1低介電系數(shù)絕緣膜上形成光刻膠圖形，用上述光刻膠圖形，刻蝕上述第1低介電系數(shù)絕緣膜，在上述第1低介電系數(shù)絕緣膜上形成凹部，在除去了上述光刻膠圖形后，向上述凹部內(nèi)埋入導(dǎo)電膜，在埋入了上述導(dǎo)電膜后，在除去上述光刻膠圖形時(shí)，除去在上述第1低介電系數(shù)絕緣膜的凹部的側(cè)壁上形成的變質(zhì)層，使得把歸因于上述變質(zhì)層的除去而產(chǎn)生的上述凹部側(cè)壁的間隙填埋起來那樣地形成第2低介電系數(shù)絕緣膜。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其中上述導(dǎo)電膜包括Cu膜。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其中上述導(dǎo)電膜，具備被覆上述凹部的內(nèi)面的勢壘金屬膜，和介由該勢壘金屬膜地埋入到上述凹部的內(nèi)部的Cu膜。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其中通過使用了氧等離子體的灰化處理除去上述光刻膠圖形。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其中上述第1和第2低介電系數(shù)絕緣膜，用彼此不同的材料形成。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其中上述第1和第2低介電系數(shù)絕緣膜的相對介電系數(shù)在3.0或3.0以下。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其中還具備在形成上述光刻膠圖形之前，在上述第1低介電系數(shù)絕緣膜的表面上形成改性層者。
8.一種半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底上形成第1低介電系數(shù)絕緣膜，用第1光刻膠圖形，使得貫通上述第1低介電系數(shù)絕緣膜那樣地刻蝕上述第1低介電系數(shù)絕緣膜，在上述第1低介電系數(shù)絕緣膜上形成具有第1開口寬度的第1開口部分，除去上述第1光刻膠圖形，用第2光刻膠圖形，刻蝕上述第1低介電系數(shù)絕緣膜，在上述第1低介電系數(shù)絕緣膜上，形成具有比上述第1開口寬度還大的第2開口寬度，比上述第1開口部分還淺的第2開口部分，除去上述第2光刻膠圖形，向上述第1和第2開口部分已連通起來的凹部內(nèi)埋入導(dǎo)電膜，在埋入了上述導(dǎo)電膜后，在除去上述第2光刻膠圖形時(shí)，除去在上述第2開口部分的側(cè)壁上形成的變質(zhì)層，使得把歸因于上述變質(zhì)層的除去而產(chǎn)生的上述第2開口部分側(cè)壁的間隙填埋起來那樣地形成第2低介電系數(shù)絕緣膜。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件的制造方法，其中上述導(dǎo)電膜，具備被覆上述第1和第2開口部分的內(nèi)面的勢壘金屬膜，和介由該勢壘金屬膜地埋入到上述第1和第2開口部分的內(nèi)部的Cu膜。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件的制造方法，其中通過使用了氧等離子體的灰化處理除去上述第1和第2光刻膠圖形。
11.根據(jù)權(quán)利要求1或8所述的半導(dǎo)體器件的制造方法，其中用濕法處理除去上述變質(zhì)層。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其中通過使用了氟化氫的濕法處理除去上述變質(zhì)層。
13.根據(jù)權(quán)利要求1或8所述的半導(dǎo)體器件的制造方法，其中上述第1和第2低介電系數(shù)絕緣膜，是有機(jī)硅氧化膜。
14.一種半導(dǎo)體器件，具備設(shè)置在半導(dǎo)體襯底上的具有凹部的第1低介電系數(shù)絕緣膜；在上述凹部內(nèi)埋入形成的導(dǎo)電膜；和被形成為存在于上述導(dǎo)電膜的側(cè)壁與上述第1低介電系數(shù)絕緣膜之間的第2低介電系數(shù)絕緣膜。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中上述第1和第2低介電系數(shù)絕緣膜的相對介電系數(shù)在3.0或3.0以下。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中與上述導(dǎo)電膜的底部相接地形成上述第1低介電系數(shù)絕緣膜的變質(zhì)層。
17.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中與上述導(dǎo)電膜的底部相接地形成與上述第1和第2低介電系數(shù)絕緣膜不同的絕緣膜。
全文摘要
半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底上形成第1低介電系數(shù)絕緣膜，在上述第1低介電系數(shù)絕緣膜上形成光刻膠圖形，用上述光刻膠圖形，刻蝕上述第1低介電系數(shù)絕緣膜，在上述第1低介電系數(shù)絕緣膜上形成凹部，在除去了上述光刻膠圖形后，向上述凹部內(nèi)埋入導(dǎo)電膜，在埋入了上述導(dǎo)電膜后，在除去上述光刻膠圖形時(shí)，除去在上述第1低介電系數(shù)絕緣膜的凹部的側(cè)壁上形成的變質(zhì)層，使得把歸因于上述變質(zhì)層的除去而產(chǎn)生的上述凹部側(cè)壁的間隙填埋起來那樣地形成第2低介電系數(shù)絕緣膜。
文檔編號H01L21/768GK1467821SQ03140819
公開日2004年1月14日 申請日期2003年6月6日 優(yōu)先權(quán)日2002年6月10日
發(fā)明者成田雅貴, 佐藤興一, 大巖德久, 一, 久 申請人:株式會社東芝