專利名稱：低溫多晶硅薄膜晶體管的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種低溫多晶硅薄膜晶體管(low temperature polysilicon thinfilm transistor，LTPS TFT)的制造方法，尤其涉及一種具有優(yōu)良電氣特性(electrical characteristics)以及可靠度(reliability)的低溫多晶硅薄膜晶體管的制造方法。
背景技術(shù)：
在現(xiàn)今的平面顯示器技術(shù)中，液晶顯示器(liquid crystal display，LCD)可以說(shuō)是其中最為成熟的一項(xiàng)技術(shù)，例如，日常生活中常見的手機(jī)、數(shù)碼相機(jī)、攝影機(jī)、筆記本電腦以至于監(jiān)視器均是利用此項(xiàng)技術(shù)所制造的商品。然而隨著人們對(duì)于顯示器視覺感受要求的提高，加上新技術(shù)應(yīng)用領(lǐng)域不斷擴(kuò)展，更高像質(zhì)、高清晰度、高亮度且具低價(jià)位的平面顯示器已成為未來(lái)顯示技術(shù)發(fā)展的趨勢(shì)，也是新的顯示技術(shù)發(fā)展的原動(dòng)力。而平面顯示器中的低溫多晶硅薄膜晶體管(low temperature polysilicon thin film transistor，LTPS TFT)除了具有符合有源驅(qū)動(dòng)(actively drive)潮流的特性外，其技術(shù)也正是一個(gè)可以達(dá)到上述目標(biāo)的重要技術(shù)突破。
請(qǐng)參考圖1至圖4，圖1至圖4為現(xiàn)有的制造低溫多晶硅薄膜晶體管(lowtemperature polysilicon thin film transistor，LTPS TFT)26的方法示意圖?，F(xiàn)有的低溫多晶硅薄膜晶體管26制造在一絕緣基板(insulating substrate)10之上，絕緣基板10必需由透光(transparent)材料構(gòu)成，通常為一玻璃基板或一石英(quartz)基板。
如圖1所示，首先在絕緣基板10的表面上形成一非晶硅薄膜(amorphoussilicon thin film，α-Si thin film，未示出)，接著進(jìn)行一準(zhǔn)分子激光退火(excimer laser annealing，ELA)工序，使非晶硅薄膜(未示出)再結(jié)晶(recrystallize)成為一多晶硅層12，而多晶硅層12的表面包含有一源極區(qū)域(source region)13、一漏極區(qū)域(drain region)14以及一通道區(qū)域(channelregion)15。
由于非晶硅薄膜(未示出)的品質(zhì)好壞對(duì)后續(xù)所形成的多晶硅層12特性影響很大，因此需要嚴(yán)格控制非晶硅薄膜沉積工序中的各參數(shù)(parameter)，以便能形成低氫含量(hydrogen content)、高膜厚均勻性(thickness uniformity)以及低表面粗糙度(surface roughness)的非晶硅薄膜。此外，在準(zhǔn)分子激光退火的過(guò)程中，非晶硅薄膜通過(guò)對(duì)激光遠(yuǎn)紫外光的吸收而達(dá)到快速熔融與再結(jié)晶，形成多晶硅層12，這種采用短時(shí)間脈沖激光所造成的快速吸收只對(duì)非晶硅薄膜表面造成影響，并不影響絕緣基板10，故絕緣基板10能一直保持在低溫狀態(tài)。
如圖2所示，然后利用一等離子增強(qiáng)化學(xué)氣相沉積(plasma enhancedchemical vapor deposition，PECVD)工序，于多晶硅層12表面形成一厚度約為500～1200埃(angstrom，)的氧化硅層(SiOxlayer，x～2)16。由于形成氧化硅層16時(shí)是利用等離子(plasma)來(lái)使參與反應(yīng)的硅烷(silane，SiH4)以及笑氣(N2O)分子加以解離成原子、離子或離子團(tuán)(radical)以進(jìn)行沉積反應(yīng)，故氧化硅層16亦被稱為以硅烷為基礎(chǔ)的氧化硅(SiH4-based SiOx)。隨后再進(jìn)行一第一濺射工序，以便在氧化硅層16的表面形成一金屬層18，該金屬層18可以是一鎢(W)層、一鉻(Cr)層或其他金屬導(dǎo)電層。
接著如圖3所示，在絕緣基板10的表面涂布一層光阻層(未示出)，并利用一光刻(photolithography)工序在光阻層(未示出)中限定出一柵極圖案(pattern)22，該柵極圖案22位于通道區(qū)域15的上方。然后對(duì)金屬層18進(jìn)行一乾蝕刻(dry etch)工序，以便在氧化硅層16之上形成柵極24，而氧化硅層16用來(lái)作為低溫多晶硅薄膜晶體管的柵極絕緣層。
在去除柵極圖案22之后，如圖4所示，隨后進(jìn)行一離子注入(ionimplantation)工序，利用柵極24作為掩模，于多晶硅層12之內(nèi)的源極區(qū)域13以及漏極區(qū)域14中分別形成低溫多晶硅薄膜晶體管26的源極(source)28以及漏極(drain)32。由于在薄膜晶體管(TFT)的應(yīng)用中，源極/漏極的串聯(lián)電阻(series resistance)必須很低，因此，離子注入工序之后再進(jìn)行一道活化(activation)工序，使源極28以及漏極32內(nèi)的摻雜劑(dopants)被高度活化，活化的過(guò)程除了將離子移至正確的晶格位置外，亦有修復(fù)離子注入時(shí)所造成的晶格缺陷(lattice defect)的作用，以完成低溫多晶硅薄膜晶體管26的制造。
完成低溫多晶硅薄膜晶體管26的制造之后，再沉積一介電層34。介電層34可為一單層介電層，或一復(fù)合介電層。最后利用一黃光暨蝕刻工序(photo-etching-process，PEP)在源極區(qū)域13以及漏極區(qū)域14的上方的介電層34以及氧化硅層16之內(nèi)分別形成一直達(dá)源極28以及漏極32的接觸孔(contact hole)36，以便隨后將接觸孔36內(nèi)填滿導(dǎo)電材料，從而依照電路設(shè)計(jì)將源極28以及漏極32分別電連接至電容的極板以及圖像信號(hào)線。
然而，現(xiàn)有的制造低溫多晶硅薄膜晶體管26的方法，存在一個(gè)相當(dāng)嚴(yán)重的問(wèn)題。即，以PECVD法所沉積的以硅烷為基礎(chǔ)的氧化硅薄膜(SiH4-basedSiOx)，其組成含有顯著含量的氫，依操作條件的不同，氫含量約在2～9原子百分比(atomic％)之間。這些氫含量，主要是因?yàn)榈入x子內(nèi)部分解溫度較低的先驅(qū)物(precursor)所產(chǎn)生的氫原子，在進(jìn)行沉積時(shí)，與未達(dá)飽和鍵結(jié)的硅原子形成Si-H鍵的結(jié)果。因?yàn)闅湓臃浅Ｐ?，擴(kuò)散速度快，容易擴(kuò)散至硅與氧化硅的界面(Si-SiO2interface)，而由于Si-SiO2界面的不連續(xù)性，H原子非常容易被俘獲(trap)在Si-SiO2界面而成為界面俘獲電荷(interface-trapped charge，Qit)。原則上，界面俘獲電荷可以通過(guò)適當(dāng)?shù)耐嘶?annealing)來(lái)降低其電荷的濃度，但卻不可能被完全消除。
請(qǐng)參考圖5，圖5為現(xiàn)有的另一種低溫多晶硅薄膜晶體管56的示意圖。圖5中的低溫多晶硅薄膜晶體管56的結(jié)構(gòu)與圖4中的低溫多晶硅薄膜晶體管26相類似，主要不同之處在于其結(jié)構(gòu)中用來(lái)作為柵極絕緣層的氧化硅層46由以四乙基原硅酸酯為主的氧化硅層(tetra-ethyl-ortho-silicate based siliconoxide layer，TEOS-based SiOxlayer)代替。以四乙基原硅酸酯為主的氧化硅層是一利用通入四乙基原硅酸酯以及氧氣的等離子增強(qiáng)化學(xué)氣相沉積(PECVD)工序所制造出的氧化硅薄膜，利用此種方式所制造出來(lái)的氧化硅薄膜，不僅比PECVD法所沉積的以硅烷為基礎(chǔ)的氧化硅薄膜具有更好的界面特性(interface property)，且其階梯覆蓋能力(step coverage ability)亦較優(yōu)良。
如上所述，由于低溫多晶硅薄膜晶體管56的氧化硅層46由以四乙基原硅酸酯為主的氧化硅層構(gòu)成，具有較佳的界面特性，故能大幅度地抑制界面俘獲電荷的產(chǎn)生，使得低溫多晶硅薄膜晶體管56的平帶電壓(flat bandvoltage，VFB)較低，而對(duì)于任何一個(gè)低溫多晶硅薄膜晶體管而言，其閾電壓(threshold voltage，Vt)又與平帶電壓之間有相當(dāng)大的關(guān)連性，因此，由以四乙基原硅酸酯為主的氧化硅層構(gòu)成的氧化硅層46能有效地提高低溫多晶硅薄膜晶體管56的閾電壓的穩(wěn)定度(stability)，對(duì)元件有利。然而，氧化硅層46的絕緣強(qiáng)度(breakdown field strength)并不高，就元件而言，卻又不十分理想。
請(qǐng)參考圖6，圖6為現(xiàn)有的又一種低溫多晶硅薄膜晶體管86的示意圖。圖6中的低溫多晶硅薄膜晶體管86的結(jié)構(gòu)與圖4中的低溫多晶硅薄膜晶體管26相似，主要不同處在于其結(jié)構(gòu)中的柵極絕緣層76是一由以硅烷為基礎(chǔ)的氧化硅層77與氮化硅層79構(gòu)成的復(fù)合層(composite layer)。此復(fù)合層的制造過(guò)程是利用等離子增強(qiáng)化學(xué)氣相沉積工序形成以硅烷為基礎(chǔ)的氧化硅層77之后，接著再利用另一等離子增強(qiáng)化學(xué)氣相沉積工序，借助于通入硅烷、氨氣(NH3)以及氮?dú)?N2)，在氧化硅層77表面形成一以硅烷為基礎(chǔ)的氮化硅層(SiH4-based SiNx)79。與氧化硅薄膜相比，氮化硅層79具有良好的防濕(moisture)能力，良好的金屬離子(metal ions)防堵能力以及較高的絕緣強(qiáng)度(breakdown field strength)，因此，可使得低溫多晶硅薄膜晶體管86具有較佳的電氣特性以及可靠度。
然而，在以上所述的各種現(xiàn)有技術(shù)中，沒有一種技術(shù)方案可以制造出既具有良好界面特性以及高閾電壓穩(wěn)定度、又對(duì)水氣以及金屬離子具有較佳的阻擋與防堵能力、同時(shí)更具有高擊穿電壓(breakdown voltage)的低溫多晶硅薄膜晶體管。因此，開發(fā)出一種新的兼有上述各項(xiàng)優(yōu)點(diǎn)的低溫多晶硅薄膜晶體管制造方法，已成為十分重要的課題。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種制造低溫多晶硅薄膜晶體管(LTPS TFT)的方法，尤其是提供一種可以提高電氣特性(electricalcharacteristics)以及可靠度(reliability)的低溫多晶硅薄膜晶體管的制造方法。
在本發(fā)明的優(yōu)選實(shí)施方式中，先提供一絕緣基板，再在該絕緣基板上直接形成一表面包含有一源極區(qū)域、一漏極區(qū)域以及一通道區(qū)域的多晶硅層，接著進(jìn)行一第一等離子增強(qiáng)化學(xué)氣相沉積工序以及一第二等離子增強(qiáng)化學(xué)氣相沉積工序，以便在上述通道區(qū)域之上形成一由一以四乙基原硅酸酯為主的氧化硅層以及一氮化硅層所構(gòu)成的復(fù)合柵極絕緣層，然后在該復(fù)合柵極絕緣層之上形成一柵極電極，最后再利用柵極電極作為掩蔽進(jìn)行一離子注入工序，以便在上述源極區(qū)域以及漏極區(qū)域內(nèi)的多晶硅層之內(nèi)分別形成一源極電極以及一漏極電極，完成一低溫多晶硅薄膜晶體管的制造。
由于本發(fā)明的低溫多晶硅薄膜晶體管柵極絕緣層的制造方法，是先利用一等離子增強(qiáng)化學(xué)氣相沉積工序以及四乙基原硅酸酯形成一氧化硅層，故能有效改善Si-SiO2的界面以降低Si-SiO2界面的界面俘獲電荷濃度，并具有良好的階梯覆蓋能力，接著再進(jìn)行另一等離子增強(qiáng)化學(xué)氣相沉積工序，在上述氧化硅層上形成一氮化硅層，以使低溫多晶硅薄膜晶體管的柵極絕緣層具有一良好的防濕能力、良好的金屬離子防堵能力以及較高的絕緣強(qiáng)度(breakdown field strength)?？傮w來(lái)說(shuō)，在生產(chǎn)線上利用本發(fā)明方法進(jìn)行生產(chǎn)時(shí)，不僅可大幅度地提高低溫多晶硅薄膜晶體管閾電壓的穩(wěn)定性，還可以有效地提高元件的電氣特性(electrical characteristics)以及可靠度(reliability)。


圖1至圖4為現(xiàn)有的低溫多晶硅薄膜晶體管的制造方法示意圖；圖5為現(xiàn)有的另一種低溫多晶硅薄膜晶體管的示意圖；圖6為現(xiàn)有的又一種低溫多晶硅薄膜晶體管的示意圖；圖7至圖10為本發(fā)明第一實(shí)施方式的制造一低溫多晶硅薄膜晶體管的方法示意圖；圖11至圖14為本發(fā)明第二實(shí)施方式的制造一低溫多晶硅薄膜晶體管的方法示意圖。
附圖標(biāo)號(hào)說(shuō)明10絕緣基板12多晶硅層13源極區(qū)域14漏極區(qū)域15通道區(qū)域16氧化硅層18金屬層 22柵極圖案24柵極26低溫多晶硅薄膜晶體管28源極32漏極34介電層 36接觸孔46氧化硅層56低溫多晶硅薄膜晶體管76柵極絕緣層 77氧化硅層79氮化硅層86低溫多晶硅薄膜晶體管100絕緣基板 102多晶硅層
103源極區(qū)域 104漏極區(qū)域105通道區(qū)域 106氧化硅層108氮化硅層 112復(fù)合柵極絕緣層114金屬層 116柵極圖案118柵極 122低溫多晶硅薄膜晶體管124源極 126漏極128介電層 132接觸孔200絕緣基板 201源極預(yù)定區(qū)域202漏極預(yù)定區(qū)域 203通道預(yù)定區(qū)域204柵極 206氮化硅層208氧化硅層 212柵極絕緣層214多晶硅層 216第二金屬層222源極圖案 224漏極圖案226低溫多晶硅薄膜晶體管 228源極232漏極 234介電層236接觸孔具體實(shí)施方式
請(qǐng)參考圖7至圖10，圖7至圖10為本發(fā)明第一實(shí)施方式的制造一低溫多晶硅薄膜晶體管(low temperature polysilicon thin film transistor，LTPSTFT)122的方法示意圖。如圖7所示，本發(fā)明的低溫多晶硅薄膜晶體管制造在一絕緣基板100之上，絕緣基板100必需由透光(transparent)材料構(gòu)成，通常是一玻璃基板或一石英(quartz)基板。首先在絕緣基板100的表面上形成一非晶硅薄膜(amorphous silicon thin film，α-Si thin film，未示出)，接著進(jìn)行一準(zhǔn)分子激光退火(excimer laser annealing，ELA)工序，使非晶硅薄膜(未示出)再結(jié)晶(recrystallize)成為一多晶硅層102，該多晶硅層102的表面包含有一源極區(qū)域(source region)103、一漏極區(qū)域(drain region)104以及一通道區(qū)域(channel region)105。
如前所述，由于非晶硅薄膜(未示出)的品質(zhì)好壞對(duì)后續(xù)所形成的多晶硅層102特性影響很大，因此，需要嚴(yán)格控制非晶硅薄膜沉積工序中的各參數(shù)(parameter)，以便能形成低氫含量(hydrogen content)、高膜厚均勻性(thickness uniformity)以及低表面粗糙度(surface roughness)的非晶硅薄膜。此外，在準(zhǔn)分子激光退火的過(guò)程中，非晶硅薄膜通過(guò)對(duì)激光遠(yuǎn)紫外光的吸收而達(dá)到快速熔融與再結(jié)晶，形成多晶硅層102，這種采用短時(shí)間脈沖激光所造成的快速吸收只對(duì)非晶硅薄膜表面造成影響，并不影響絕緣基板100，故絕緣基板100能一直保持在低溫狀態(tài)。
如圖8所示，然后進(jìn)行一第一等離子增強(qiáng)化學(xué)氣相沉積(plasmaenhanced chemical vapor deposition，PECVD)工序，借助于通入四乙基原硅酸酯以及氧氣，在多晶硅層102表面形成一厚度約為500～1200埃(angstrom，)的以四乙基原硅酸酯為主的氧化硅層(tetra-ethyl-ortho-silicatebased silicon oxide layer，TEOS-based SiOxlayer)，即氧化硅層(SiOxlayer)106。隨后再進(jìn)行一第二等離子增強(qiáng)化學(xué)氣相沉積工序，借助于通入硅烷、氨基(NH3)以及氮?dú)?N2)，在氧化硅層106表面形成一厚度約為100～500埃(angstrom，)的氮化硅層(silicon nitride layer，SiNxlayer，1.0＜x＜1.6)，即圖8中以硅烷為基礎(chǔ)的氮化硅層(SiH4-based SiNx)108。其中，由以四乙基原硅酸酯為主的氧化硅層(tetra-ethyl-ortho-silicate based silicon oxidelayer，TEOS-based SiOxlayer，其中x～2)構(gòu)成的氧化硅層106以及氮化硅層108構(gòu)成一復(fù)合柵極絕緣層(composite gate insulating layer)112。此外，第一等離子增強(qiáng)化學(xué)氣相沉積工序以及第二等離子增強(qiáng)化學(xué)氣相沉積工序可在一單一晶片式(single wafer type)反應(yīng)器中連續(xù)(continuously)進(jìn)行，或者分別在一單一晶片式反應(yīng)器中進(jìn)行。
由于氮化硅層108的介電常數(shù)(dielectric constant)比氧化硅層106大得多，故本發(fā)明另可通過(guò)調(diào)整柵極絕緣層112中各層的厚度，使氧化硅層106的厚度較氮化硅層108的厚度大得多，以便有效避免柵極絕緣層112的電容(capacitance)值過(guò)大的問(wèn)題。隨后進(jìn)行一第一濺射工序，在氮化硅層108的表面形成一金屬層114，金屬層114可以是一鎢(W)層、一鉻(Cr)層或其他導(dǎo)電金屬層。
如圖9所示，接著在絕緣基板100的表面涂布一層光阻層(未示出)，并利用一光刻(photolithography)工序在光阻層(未示出)中限定出柵極圖案116，該柵極圖案116可約略位于通道區(qū)域105的上方。然后對(duì)金屬層114進(jìn)行一干蝕刻(dryetch)工序，以便在氮化硅層108之上形成柵極118。
如圖10所示，去除柵極圖案116之后，接著進(jìn)行一離子注入(ionimplantation)工序，利用柵極118作為掩模，于多晶硅層102內(nèi)的源極區(qū)域103以及漏極區(qū)域104中分別形成低溫多晶硅薄膜晶體管122的源極(source)124以及漏極(drain)126。
由于在薄膜晶體管(TFT)的應(yīng)用中，源極/漏極的串聯(lián)電阻(seriesresistance)必須很低，因此，離子注入工序之后再進(jìn)行一道活化(activation)工序，使源極124以及漏極126內(nèi)的摻雜劑(dopants)被高度活化，活化的過(guò)程除了將離子移至正確的晶格位置外，亦有修復(fù)離子注入時(shí)所造成的晶格缺陷(lattice defect)的作用，以完成低溫多晶硅薄膜晶體管122的制造。
完成低溫多晶硅薄膜晶體管122的制造之后，再沉積一介電層128，介電層128可為一單層的介電層，或一復(fù)合介電層。最后利用一黃光暨蝕刻工序(photo-etching-process，PEP)在源極區(qū)域103以及漏極區(qū)域104的上方的介電層128以及復(fù)合柵極絕緣層112之內(nèi)分別形成一直達(dá)源極124以及漏極126的接觸孔(contact hole)132，以便隨后將接觸孔132內(nèi)填滿導(dǎo)電材料，從而依照電路設(shè)計(jì)將源極124以及漏極126分別電連接至電容的極板或圖像信號(hào)線。
請(qǐng)參考圖11至圖14，圖11至圖14為本發(fā)明第二實(shí)施方式的制造一低溫多晶硅薄膜晶體管(low temperature polysilicon thin film transistor，LTPSTFT)226的方法示意圖。本發(fā)明的第二實(shí)施方式與第一實(shí)施方式的不同之處在于，本發(fā)明第一實(shí)施方式中的低溫多晶硅薄膜晶體管122的結(jié)構(gòu)為一頂柵(top gate)結(jié)構(gòu)，而本發(fā)明第二實(shí)施方式中的低溫多晶硅薄膜晶體管226的結(jié)構(gòu)為一底柵(bottom gate)結(jié)構(gòu)。
如圖11所示，本發(fā)明的低溫多晶硅薄膜晶體管制造在一絕緣基板200之上，絕緣基板200必需由透光(transparent)材料構(gòu)成，通常為一玻璃基板或一石英(quartz)基板。絕緣基板200的表面包含有一源極預(yù)定區(qū)域(predetermined source region)201、一漏極預(yù)定區(qū)域(predetermined drainregion)202以及一通道預(yù)定區(qū)域(predetermined channel region)203。首先進(jìn)行一第一濺射(sputtering)工序，在絕緣基板200的表面形成一第一金屬層(未示出)，第一金屬層(未示出)可以是一鎢(W)層、一鉻(Cr)層或其他導(dǎo)電金屬層。接著利用一第一黃光暨蝕刻工序(photo-etching-process，PEP)在絕緣基板200的表面形成一柵極204，該柵極204位于通道預(yù)定區(qū)域203的上方。
然后進(jìn)行一第一等離子增強(qiáng)化學(xué)氣相沉積(plasma enhanced chemicalvapor deposition，PECVD)工序，借助于通入硅烷(SiH4)、氨氣(NH3)以及氮?dú)?N2)，在柵極204以及絕緣基板200的表面形成一厚度約為100～500埃(angstrom，)的氮化硅層(silicon nitride layer，SiNxlayer，1.0＜x＜1.6)206，該氮化硅層206亦被稱為以硅烷為基礎(chǔ)的氮化硅層(SiH4-based SiNx)。隨后再進(jìn)行一第二等離子增強(qiáng)化學(xué)氣相沉積工序，借助于通入四乙基原硅酸酯以及氧氣，在氮化硅層206的表面形成一厚度約為500～1200埃(angstrom，)的以四乙基原硅酸酯為主的氧化硅層(tetra-ethyl-ortho-silicate based siliconoxide layer，TEOS-based SiOxlayer)，即氧化硅層(SiOxlayer)208。其中，由氮化硅層206以及氧化硅層208構(gòu)成一復(fù)合柵極絕緣層(composite gateinsulating layer)212。此外，第一等離子增強(qiáng)化學(xué)氣相沉積工序以及第二等離子增強(qiáng)化學(xué)氣相沉積工序可在一單一晶片式(single wafer type)的反應(yīng)器中連續(xù)(continuously)進(jìn)行，或者分別在一單一晶片式的反應(yīng)器中進(jìn)行。
由于氮化硅層206的介電常數(shù)(dielectric constant)比氧化硅層208大得多，故本發(fā)明的第二實(shí)施方式亦可通過(guò)調(diào)整柵極絕緣層212中各層的厚度，使氧化硅層208的厚度比氮化硅層206的厚度大得多，以有效避免柵極絕緣層212的電容(capacitance)值過(guò)大的問(wèn)題。
隨后在氧化硅層208的表面上形成一非晶硅薄膜(amorphous silicon thinfilm，α-Si thin film，未示出)，接著再進(jìn)行一準(zhǔn)分子激光退火(excimer laserannealing，ELA)工序，使非晶硅薄膜(未示出)再結(jié)晶(recrystallize)成為一多晶硅層214。
同樣，在準(zhǔn)分子激光退火的過(guò)程中，非晶硅薄膜(未示出)通過(guò)對(duì)激光遠(yuǎn)紫外光的吸收而達(dá)到快速熔融與再結(jié)晶，使絕緣基板200能保持在低溫狀態(tài)而不受影響。而且亦需要嚴(yán)格控制非晶硅薄膜(未示出)沉積工序中的各參數(shù)(parameter)，以便能形成低氫含量(hydrogen content)、高膜厚均勻性(thickness uniformity)以及低表面粗糙度(surface roughness)的非晶硅薄膜(未示出)。
如圖12所示，再進(jìn)行一第二濺射工序，在多晶硅層214以及氧化硅層208的表面上形成一第二金屬層216，第二金屬層216可以是一鎢(W)層、一鉻(Cr)層或其他導(dǎo)電金屬層。接著在絕緣基板200的表面涂布一層光阻層(未示出)，并利用一光刻(photolithography)工序在光阻層(未示出)中限定出源極圖案222以及漏極圖案224。如圖13所示，然后進(jìn)行一干蝕刻(dry etch)工序，以便在第二金屬層216之中形成低溫多晶硅薄膜晶體管226的源極228以及漏極232。其中，源極228位于源極預(yù)定區(qū)域201之上，并同時(shí)位于部分柵極絕緣層212以及多晶硅層214之上，而漏極232位于漏極預(yù)定區(qū)域202之上，并同時(shí)位于部分柵極絕緣層212以及多晶硅層214之上。
去除源極圖案222以及漏極圖案224之后。如圖14所示，最后再沉積一介電層234，并利用一第二黃光暨蝕刻工序，在源極預(yù)定區(qū)域201以及漏極預(yù)定區(qū)域202上方的介電層234內(nèi)分別形成一直達(dá)源極228以及漏極232的接觸孔(contact hole)236，以便隨后將接觸孔236內(nèi)填滿導(dǎo)電材料，并依照電路設(shè)計(jì)將源極228以及漏極232分別電連接至電容的極板或圖像信號(hào)線。介電層234可為一單層的介電層或一復(fù)合介電層。
由于本發(fā)明的低溫多晶硅薄膜晶體管柵極絕緣層的制造方法，是先利用一等離子增強(qiáng)化學(xué)氣相沉積工序以及四乙基原硅酸酯形成一氧化硅層，再利用另一等離子增強(qiáng)化學(xué)氣相沉積工序形成一氮化硅層(或順序相反，視本發(fā)明的低溫多晶硅薄膜晶體管為一頂柵(top gate)結(jié)構(gòu)或?yàn)橐坏讝?bottomgate)結(jié)構(gòu)而定)，除了可以改善Si-SiO2界面特性以有效降低Si-SiO2界面的界面俘獲電荷濃度之外，亦具有良好的階梯覆蓋能力、防濕(moisture)、金屬離子防堵(metalions)能力，以及較高的擊穿電壓(breakdown voltage)等優(yōu)點(diǎn)，因此，可以有效提高元件的特性以及可靠度(reliability)。
與現(xiàn)有的制造低溫多晶硅薄膜晶體管柵極絕緣層的方法相比，本發(fā)明先利用一等離子增強(qiáng)化學(xué)氣相沉積工序以及四乙基原硅酸酯形成一氧化硅層，再利用另一等離子增強(qiáng)化學(xué)氣相沉積工序形成一氮化硅層(或順序相反)，以復(fù)合構(gòu)成本發(fā)明的低溫多晶硅薄膜晶體管的柵極絕緣層。由于利用四乙基原硅酸酯所沉積的氧化硅薄膜，其界面特性比以硅烷為基礎(chǔ)的氧化硅薄膜的界面特性優(yōu)良，故可有效降低Si-SiO2界面的界面俘獲電荷濃度，相對(duì)而言，平帶電壓的大小不容易被改變，進(jìn)而能大幅度地提高低溫多晶硅薄膜晶體管閾電壓的穩(wěn)定性，而且利用四乙基原硅酸酯所沉積的氧化硅薄膜的階梯覆蓋能力比以硅烷為基礎(chǔ)的氧化硅薄膜優(yōu)良。此外，與現(xiàn)有技術(shù)中的氧化硅薄膜相比，本發(fā)明的低溫多晶硅薄膜晶體管的柵極絕緣層因有氮化硅薄膜，而具有良好的阻擋水氣能力，優(yōu)良的金屬離子防堵能力以及較高的絕緣強(qiáng)度(breakdown field strength)，故可有效提高元件的特性以及可靠度(reliability)。
以上僅對(duì)本發(fā)明的優(yōu)選實(shí)施方式進(jìn)行了描述，顯然，凡按本發(fā)明申請(qǐng)文件所公開的內(nèi)容作出的等同改變與修飾，皆涵蓋在本發(fā)明要求保護(hù)的范圍之內(nèi)。
權(quán)利要求
1.一種在一絕緣基板上制造至少一低溫多晶硅薄膜晶體管的方法，包括下列步驟在上述絕緣基板的表面形成至少一多晶硅層(polysilicon layer，poly-Silayer)，該多晶硅層的表面包含有所述低溫多晶硅薄膜晶體管的一源極區(qū)域、一漏極區(qū)域以及一通道區(qū)域；進(jìn)行一第一等離子增強(qiáng)化學(xué)氣相沉積工序以及一第二等離子增強(qiáng)化學(xué)氣相沉積工序，以便在上述通道區(qū)域上依序形成一第一介電層(first dielectriclayer)以及一第二介電層(second dielectric layer)，上述第一介電層以及第二介電層構(gòu)成一復(fù)合柵極絕緣層；以及在該復(fù)合柵極絕緣層之上形成一柵極電極(gate electrode)。
2.如權(quán)利要求1所述的方法，其中上述絕緣基板包括一玻璃基板或一石英基板。
3.如權(quán)利要求1所述的方法，其中上述形成多晶硅層的步驟另包括下列工序進(jìn)行一濺射工序，以便在上述絕緣基板的表面上形成一非晶硅層(amorphous silicon layer，α-Si layer)；以及進(jìn)行一退火工序，以使上述非晶硅層再結(jié)晶形成上述多晶硅層。
4.如權(quán)利要求3所述的方法，其中上述退火工序包括一準(zhǔn)分子激光退火工序。
5.如權(quán)利要求1所述的方法，其中上述第一等離子增強(qiáng)化學(xué)氣相沉積工序以及第二等離子增強(qiáng)化學(xué)氣相沉積工序在一單一晶片式反應(yīng)器中連續(xù)進(jìn)行。
6.如權(quán)利要求1所述的方法，其中上述第一等離子增強(qiáng)化學(xué)氣相沉積工序以及第二等離子增強(qiáng)化學(xué)氣相沉積工序分別在一單一晶片式反應(yīng)器中進(jìn)行。
7.如權(quán)利要求1所述的方法，其中上述第一介電層包括一以四乙基原硅酸酯為主的氧化硅層(tetra-ethyl-ortho-silicate based silicon oxide layer，TEOS-based SiOxlayer，其中x～2)，上述第二介電層包括一氮化硅層(siliconnitride layer，SiNylayer，其中1.0＜y＜1.6)。
8.如權(quán)利要求7所述的方法，其中上述復(fù)合柵極絕緣層中的以四乙基原硅酸酯為主的氧化硅層用于改善上述多晶硅層與復(fù)合柵極絕緣層的界面特性。
9.如權(quán)利要求7所述的方法，其中上述復(fù)合柵極絕緣層中的氮化硅層用于使上述復(fù)合柵極絕緣層具有對(duì)水氣以及金屬離子阻擋的能力。
10.如權(quán)利要求7所述的方法，其中上述以四乙基原硅酸酯為主的氧化硅層的厚度遠(yuǎn)大于上述氮化硅層的厚度。
11.如權(quán)利要求10所述的方法，其中上述以四乙基原硅酸酯為主的氧化硅層的厚度遠(yuǎn)大于上述氮化硅層的厚度，以有效降低寄生電容(parasiticcapacitance)。
12.如權(quán)利要求10所述的方法，其中上述以四乙基原硅酸酯為主的氧化硅層的厚度約為500～1200埃()，上述氮化硅層的厚度約為100～500埃()。
13.如權(quán)利要求1所述的方法，其中構(gòu)成上述柵極電極的材料包括鎢(W)或鉻(Cr)。
14.如權(quán)利要求1所述的方法，其中形成上述柵極電極之后再進(jìn)行一利用上述柵極電極作為掩蔽物(mask)的離子注入工序，以便在上述源極區(qū)域以及漏極區(qū)域內(nèi)的上述多晶硅層之內(nèi)分別形成一源極電極以及一漏極電極。
15.如權(quán)利要求14所述的方法，其中在上述離子注入工序之后再進(jìn)行一活化工序，以活化上述源極電極以及漏極電極內(nèi)的摻雜劑。
全文摘要
本發(fā)明涉及一種制造低溫多晶硅薄膜晶體管(LTPS TFT)的方法，該方法是先形成一包含有一通道區(qū)域的多晶硅層，接著進(jìn)行一第一以及第二等離子增強(qiáng)化學(xué)氣相沉積工序，以便在上述通道區(qū)域之上依序形成一由一以四乙基原硅酸酯為主的氧化硅層以及一氮化硅層所構(gòu)成的復(fù)合柵極絕緣層，最后再形成該低溫多晶硅薄膜晶體管的柵極電極以及源極/漏極。
文檔編號(hào)H01L21/02GK1567549SQ03142448
公開日2005年1月19日 申請(qǐng)日期2003年6月12日 優(yōu)先權(quán)日2003年6月12日
發(fā)明者林輝巨 申請(qǐng)人:統(tǒng)寶光電股份有限公司