專利名稱：半導(dǎo)體器件及其制造方法
相關(guān)申請(qǐng)的交叉引用本申請(qǐng)要求申請(qǐng)日為2002年7月4日的韓國(guó)專利申請(qǐng)No.2002-38708的優(yōu)先權(quán)，在此引入其全部?jī)?nèi)容作為參考。
源區(qū)4提供載流子例如電子或空穴，且在漏區(qū)5被除去。柵電極3起形成表面反相層，例如，在源區(qū)4和漏區(qū)5之間延伸的溝道的作用。
當(dāng)隨半器件的集成度增加，MOS晶體管比例減小時(shí)，柵電極長(zhǎng)度的減小比工作電壓的減小更引人注目。隨著柵長(zhǎng)度的比例減小，源區(qū)/漏區(qū)對(duì)MOS晶體管的溝道區(qū)中的電場(chǎng)或電位的影響值得考慮。該影響稱為“短溝道效應(yīng)”，且閾值電壓的降低是該現(xiàn)象的典型結(jié)果。這是因?yàn)闇系绤^(qū)大大地受耗盡電荷、電場(chǎng)、源區(qū)/漏區(qū)的電位分布以及柵電極影響。
除減小閾值電壓之外，源區(qū)和漏區(qū)之間穿通是伴隨短溝道效應(yīng)的另一個(gè)嚴(yán)重的問(wèn)題。
在

圖1的MOS晶體管中，漏區(qū)耗盡層7被加寬，與漏電壓的增加成正比，以致漏區(qū)耗盡層7接近源區(qū)4。因此，當(dāng)柵電極3的長(zhǎng)度減小時(shí)，漏區(qū)耗盡層7和源區(qū)耗盡層6彼此完全連接。漏區(qū)的電場(chǎng)最終可以穿過(guò)源區(qū)4，且由此減小源結(jié)的電勢(shì)壘。當(dāng)這些發(fā)生時(shí)，源區(qū)4中擁有充分能量克服勢(shì)壘的少校載流子的數(shù)目增加。因此，大電流從源區(qū)4流向漏區(qū)5。這種效應(yīng)叫作“穿通”現(xiàn)象。當(dāng)穿通發(fā)生時(shí)，漏電流不飽和，但是朝著飽和區(qū)迅速地增加。
在普通MOS晶體管技術(shù)中，執(zhí)行閾值電壓(Vt)調(diào)整，以便確保希望的閾值電壓。閾值調(diào)整是注入工序。例如，在NMOS晶體管中離子注入p型雜質(zhì)如硼(B)。
當(dāng)短溝道MOS晶體管中的漏電壓相對(duì)較小時(shí)，漏區(qū)耗盡層不與源區(qū)直接接觸。但是，襯底表面被柵電極耗盡到一定程度，由此使接近源區(qū)的勢(shì)壘的高度變化。這些稱為“表面穿通”。閾值調(diào)整工序增加襯底和柵氧化層之間的界面的摻雜濃度，由此抑制表面穿通以及調(diào)整閾值電壓。
由此，當(dāng)柵長(zhǎng)度的比例減小時(shí)，在高摻雜濃度執(zhí)行閾值調(diào)整工序以抑制穿通。典型地，因?yàn)殡s質(zhì)應(yīng)用于襯底的整個(gè)表面，所以使源區(qū)和漏區(qū)與重?fù)诫s的閾值調(diào)整區(qū)接觸。因此，在NMOS晶體管中，使N型源區(qū)和漏區(qū)與p+區(qū)(即，閾值調(diào)整區(qū))接觸以在p-n結(jié)上施加高電場(chǎng)，由此增加結(jié)漏電流。
在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)(DRAM)器中，其中由一個(gè)晶體管和一個(gè)電容單元構(gòu)成單位存儲(chǔ)單元，“刷新”操作(即，用于再充電數(shù)據(jù)電荷的數(shù)據(jù)還原操作)是必要的，因?yàn)橛捎陬~外的漏電流，因此減少電容器的數(shù)據(jù)電荷。一般，單元晶體管是NMOS晶體管。因此，當(dāng)執(zhí)行高劑量閾值調(diào)整注入時(shí)，由于N型源區(qū)/漏區(qū)與p+區(qū)(即，閾值調(diào)整區(qū))接觸的p-n結(jié)處的高電場(chǎng)，因此使結(jié)漏電流增加。這些導(dǎo)致刷新操作退化。
美國(guó)專利No.5963811公開了一種形成重?fù)诫s抗穿通區(qū)的方法，在執(zhí)行閾值調(diào)整之后，通過(guò)另外的離子注入工藝，在源區(qū)和漏區(qū)以及單元區(qū)之間的界面中形成重?fù)诫s抗穿通區(qū)。美國(guó)專利No.5484743，5489543和6285061公開了在柵電極下面直接局部地形成抗穿通區(qū)的方法。
但是，在這些方法中，由于由離子注入引起橫向凸出范圍(Rp)的分布(profile)，抗穿通區(qū)延伸到源區(qū)和漏區(qū)。由此，大電場(chǎng)施加到N型源區(qū)和漏區(qū)以及p型溝道區(qū)彼此接觸的區(qū)域，產(chǎn)生增加的結(jié)漏電流和刷新操作的退化。
而且，日本專利特許公開No.9-045904公開了一種形成用于防止溝道區(qū)下面穿通的隔離物的方法。隔離物由絕緣體形成或由其他通過(guò)用導(dǎo)體填充絕緣體的內(nèi)部形成，在使用由絕緣體構(gòu)成隔離物的情況下，當(dāng)漏區(qū)耗盡層接觸隔離物時(shí)，耗盡層的電流通路穿透到源側(cè)，由此產(chǎn)生穿通。通過(guò)用導(dǎo)體填充絕緣體的內(nèi)部形成隔離物的方法可以防止該問(wèn)題，但是需要的制造工藝復(fù)雜。
通過(guò)參考下面的詳細(xì)說(shuō)明，同時(shí)結(jié)合附圖，將更容易理解本發(fā)明的上述及其他目的，其中圖1是常規(guī)MOS晶體管的剖視圖；圖2是根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體器件的存儲(chǔ)單元的平面圖。
圖3是沿圖2的線A-A′的半導(dǎo)體器件的存儲(chǔ)單元的剖視圖。
圖4A至4F是說(shuō)明圖3所示的半導(dǎo)體器件的存儲(chǔ)單元的制造方法的剖視圖。
圖5是根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體器件的存儲(chǔ)單元的剖視圖pf。
圖6A至6F是說(shuō)明圖5所示的半導(dǎo)體器件的MOS晶體管的制造方法的剖視圖。
圖7是根據(jù)本發(fā)明的又一個(gè)實(shí)施例的半導(dǎo)體器件的存儲(chǔ)單元的剖視圖。
圖8A至8D是說(shuō)明圖7所示的半導(dǎo)體器件的存儲(chǔ)單元的制造方法的剖視圖。
圖2是根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體器件的存儲(chǔ)單元的平面圖。圖3是沿圖2的線A-A′的存儲(chǔ)單元的剖視圖。
參考圖2和圖3，在分為隔離區(qū)101和有源區(qū)102的半導(dǎo)體襯底100的有源區(qū)102中形成溝槽110。優(yōu)選地，形成溝槽110以具有比有源區(qū)102寬的寬度(w)。盡管在圖3的實(shí)施例中形成具有淺溝槽隔離結(jié)構(gòu)的隔離區(qū)101，但是隔離區(qū)101可以形成具有LOCOS型結(jié)構(gòu)，不限制本發(fā)明。
沿溝槽110的內(nèi)壁局部地形成用于調(diào)整閾值電壓和防止穿通的摻雜層112。優(yōu)選地，該摻雜層112是硅摻雜外延層。另外，可以通過(guò)δ摻雜工藝或離子注入工藝形成摻雜層112。
在溝槽110中形成第一半導(dǎo)體層114。優(yōu)選地，第一半導(dǎo)體層114是不摻雜的硅外延層，與襯底110的表面齊平。
在第一半導(dǎo)體層114和襯底100上形成柵絕緣層11 8。優(yōu)選地，在第一半導(dǎo)體層114和襯底上形成柵絕緣層118，襯底具有插入其間的第二半導(dǎo)體層116。第二半導(dǎo)體層116是其中形成表面反型層(即溝道)的層。第二半導(dǎo)體層116使半導(dǎo)體器件的源區(qū)和漏區(qū)之間流動(dòng)的電流平穩(wěn)。優(yōu)選地，第二半導(dǎo)體層116是不摻雜的硅外延層，具有足以防止摻雜層112中的雜質(zhì)穿透柵絕緣層118的厚度。
在柵絕緣層118上形成兩個(gè)柵電極125，以便溝槽110位于兩個(gè)柵電極125之間。優(yōu)選地，每個(gè)柵電極125具有由摻雜質(zhì)的多晶硅層120和金屬硅化物122構(gòu)成的多晶硅金屬硅化物結(jié)構(gòu)。優(yōu)選地，每個(gè)柵電極125重疊部分溝槽110。
在每個(gè)柵電極125上形成包含氮化硅的柵覆蓋(gate capping)層126。在每個(gè)柵電極125的側(cè)壁上形成包含氮化硅的柵極隔片132。
在每個(gè)柵電極125兩側(cè)的襯底內(nèi)形成第一雜質(zhì)區(qū)(例如，源區(qū))128和第二雜質(zhì)區(qū)(例如，漏區(qū))130。兩個(gè)柵電極125之間形成一個(gè)漏區(qū)130。根據(jù)該實(shí)施例，盡管在第二半導(dǎo)體層116和襯底100的表面部分中形成源區(qū)128和漏區(qū)130，如圖3所示，但是源區(qū)128和漏區(qū)130可以形成比第二半導(dǎo)體層116的厚度淺的深度，不限制本發(fā)明的范圍。
而且，盡管在圖3中未示出，但是在源區(qū)128上形成電容器，并通過(guò)電容器接觸孔電連接到源區(qū)128。位線形成在漏區(qū)130上，并通過(guò)位線接觸孔電連接到漏區(qū)130。
根據(jù)該實(shí)施例，溝槽110的內(nèi)壁上的重?fù)诫s層112與晶體管的源區(qū)128和漏區(qū)130完全隔開。因此，削弱p-n結(jié)的電場(chǎng)、減小結(jié)漏電流和提高刷新操作。而且，由于重?fù)诫s層112，所以防止源區(qū)128和漏區(qū)130之間穿通。
圖4A至4F是說(shuō)明圖3所示的半導(dǎo)體器件的存儲(chǔ)單元的制造方法的剖視圖。
參考圖4A，通過(guò)加熱氧化工藝，在半導(dǎo)體襯底100上形成約60～80厚的氧化物層104。在氧化物層104上通過(guò)低壓化學(xué)氣相淀積(LPCVD)法淀積約1500～2000厚的氮化物層106，例如Si3N4。在用光刻膠膜涂敷氮化物層106之后，曝光該膜并顯影，形成光刻膠圖形108，光刻膠圖形108限定將設(shè)置的存儲(chǔ)單元的有源區(qū)。
參考圖4B，使用光刻膠圖形108作為蝕刻掩膜蝕刻氮化物層106和氧化物層104。
接著，各向異性蝕刻露出的半導(dǎo)體襯底100到預(yù)定深度，以在存儲(chǔ)單元的有源區(qū)中形成溝槽110。優(yōu)選地，溝槽110的寬度(w)比有源區(qū)102寬。然后，通過(guò)灰化和剝離工藝除去光刻膠圖形108。
參考圖4C，在溝槽110的內(nèi)壁上形成重?fù)诫s的硅層112。通過(guò)選擇性外延生長(zhǎng)，使用溝槽110中露出的襯底100的硅微粒作為籽晶生長(zhǎng)硅摻雜層112。
另外，如圖4D所示，通過(guò)離子注入工藝或δ摻雜工藝用p型雜質(zhì)111摻雜溝槽110露出的內(nèi)壁，由此在溝槽110的內(nèi)壁上形成重?fù)诫s層112。優(yōu)選地，在δ摻雜工藝中，在等離子態(tài)施加含硼氣體(B)以用重?fù)诫s的p+型雜質(zhì)摻雜溝槽110的內(nèi)壁。
在溝槽110的內(nèi)壁上形成的重?fù)诫s層112調(diào)整晶體管的閾值電壓(Vt)和防止源區(qū)和漏區(qū)之間穿通。在常規(guī)方法中，通過(guò)閾值調(diào)整注入步驟和抗穿通注入步驟分別形成Vt調(diào)整區(qū)和抗穿通區(qū)。在本實(shí)施例中，由于通過(guò)外延生長(zhǎng)、離子注入或δ摻雜工藝之一形成重?fù)诫s層112，所以同時(shí)實(shí)現(xiàn)閾值調(diào)整和抗穿通注入。這里，當(dāng)經(jīng)過(guò)外延生長(zhǎng)工藝形成重?fù)诫s層112時(shí)，通過(guò)優(yōu)化膜厚度和摻雜濃度調(diào)整閾值電壓。
參考圖4E，如上所述，在溝槽110的內(nèi)壁上形成重?fù)诫s層112之后，形成第一半導(dǎo)體層114，以便填充溝槽110。優(yōu)選地，第一半導(dǎo)體層114是不摻雜的硅外延層。在淀積條件如此優(yōu)化情況下，硅外延層僅在襯底100上有選擇地生長(zhǎng)。由此，第一半導(dǎo)體層114以不規(guī)則的形狀生長(zhǎng)，因?yàn)闆](méi)有硅外延層生長(zhǎng)在氮化物層106或氧化物層104上。如此設(shè)立淀積條件以致第一半導(dǎo)體層114的最低高度高于襯底100的表面(參見圖4E中的“h”)。
參考圖4F，通過(guò)化學(xué)機(jī)械拋光(CMP)工藝除去第一半導(dǎo)體層114，直到氧化物層104的平面(參見圖4E)。這里，可以進(jìn)行CMP工藝，直到第一半導(dǎo)體層114與襯底100的表面齊平，或當(dāng)?shù)谝话雽?dǎo)體層114稍微從襯底100的表面突出時(shí)，可以停止CMP工藝。
然后，通過(guò)使用氮化物蝕刻劑例如磷酸的濕蝕刻工藝除去圖4E的氮化物層106。然后，通過(guò)使用氧化物蝕刻劑例如LAL的濕蝕刻工藝除去氧化物層104。
此后，如圖3所示，在第一半導(dǎo)體層114和襯底100上經(jīng)過(guò)外延生長(zhǎng)工藝生長(zhǎng)不摻雜的硅層，由此形成第二半導(dǎo)體層116。第二半導(dǎo)體層116是其中形成表面反型層(即溝道)的層。第二半導(dǎo)體層116起平穩(wěn)電流的作用。優(yōu)選地，第二半導(dǎo)體層116具有足以防止摻雜層112中的雜質(zhì)穿透柵絕緣層118的厚度。
然后，在襯底100上執(zhí)行隔離工藝?yán)鐪\溝槽隔離(STI)，形成絕緣層101。具體地說(shuō)，在襯底100上順序地層疊焊盤氧化物層、氮化物層和第一CVD氧化物層。通過(guò)光刻工藝構(gòu)圖第一CVD氧化物層和氮化物層以形成掩模層圖形。然后，使用掩模層圖形作為蝕刻掩膜，蝕刻襯底100到預(yù)定深度，由此形成隔離槽。淀積第二CVD氧化物層，例如，高密度等離子氧化物(HDP氧化物)層到足以填滿隔離槽的厚度。然后，通過(guò)后蝕刻工藝或CMP工藝除去第二CVD氧化物層直到氮化物層的表面。此時(shí)，也除去掩模層圖形的第一CVD層。通過(guò)濕蝕刻連續(xù)地除去氮化物層和焊盤氧化物層，由此形成淺溝槽隔離區(qū)101。
然后，在隔離區(qū)101和第二半導(dǎo)體層116上順序地形成包括氧化物的柵極絕緣層118、雜質(zhì)摻雜的多晶硅層120、金屬硅化物層122以及包括氮化物的柵極覆蓋層126。通過(guò)光刻工藝，構(gòu)圖柵極覆蓋層126、金屬硅化物層122以及多晶硅層120，以形成具有多晶硅金屬硅化物結(jié)構(gòu)的柵電極125。
通過(guò)其上形成柵電極125的襯底100的整個(gè)表面，離子注入低濃度雜質(zhì)(例如，N型雜質(zhì))，以形成輕摻雜源區(qū)/漏區(qū)128和130。在所得結(jié)構(gòu)的整個(gè)表面上淀積絕緣層例如氮化物，并各向異性蝕刻掉，以在柵電極125的側(cè)壁上形成柵極隔片132。然后，通過(guò)離子注入工藝，在除存儲(chǔ)單元區(qū)之外的周邊電路區(qū)上形成重?fù)诫s的NMOS晶體管的源區(qū)和漏區(qū)(未示出)。在存儲(chǔ)單元區(qū)的NMOS晶體管中，防止電流損失比增加由漏極飽和電流(Idsat)所決定的電流可驅(qū)動(dòng)性更重要。在周邊電路區(qū)的NMOS晶體管中，電流可驅(qū)動(dòng)性是非常重要的，因?yàn)樗绊懶酒娜啃阅?。由此，為了同時(shí)滿足兩者需要，存儲(chǔ)單元區(qū)的NMOS晶體管具有單個(gè)N型源/漏結(jié)以最小化結(jié)點(diǎn)損壞，周邊電路區(qū)的NMOS晶體管具有輕摻雜的漏極(LDD)或雙擴(kuò)散的漏極(DDD)結(jié)構(gòu)的源/漏結(jié)。
在上述第一實(shí)施例中，在第二半導(dǎo)體層116(形成單元晶體管的溝道區(qū))之后形成隔離區(qū)101。但是，顯然也可以在隔離區(qū)101形成之后，例如，完成形成隔離區(qū)101的初始步驟的常規(guī)半導(dǎo)體制造工藝之后執(zhí)行圖4A至4F的步驟。而且，在應(yīng)用溝槽隔離的情況下，可以同時(shí)形成隔離槽和防止穿通的溝槽110。
圖5是根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體器件的存儲(chǔ)單元的剖視圖pf。
參考圖5，在將形成晶體管的溝道區(qū)的半導(dǎo)體襯底200的區(qū)域內(nèi)形成溝槽208至預(yù)定深度。用重?fù)诫s層210填充溝槽208。優(yōu)選地，該重?fù)诫s層210是摻硅的外延層。優(yōu)選地重?fù)诫s層210與襯底200的表面齊平。重?fù)诫s層210調(diào)整晶體管的閾值電壓和防止穿通。
在摻雜層210和襯底200上順序地形成柵極絕緣層212、柵電極214以及柵極覆蓋層216。在柵電極214和柵覆蓋層216的側(cè)壁上形成柵極隔片220。
在柵電極214兩側(cè)的襯底中形成輕摻雜源區(qū)218和漏區(qū)219 (即LDD區(qū))。在柵極隔片220兩側(cè)的襯底中形成重?fù)诫s源區(qū)222和漏區(qū)223。
優(yōu)選地，如此形成溝槽208在柵電極214的長(zhǎng)度方向(沿垂直于圖5的平面的軸)上溝槽208的尺寸小于柵電極214的長(zhǎng)度。為了增強(qiáng)抗穿通效果，溝槽208的深度大于重?fù)诫s源/漏區(qū)222和223的深度。
根據(jù)該實(shí)施例，在晶體管的溝道區(qū)中垂直地形成重?fù)诫s層210，因此，重?fù)诫s層210與重?fù)诫s的源區(qū)222和漏區(qū)223完全隔開，由此減小結(jié)漏電流和防止穿通。
圖6A至6F是說(shuō)明圖5所示的半導(dǎo)體器件的MOS晶體管的制造方法的剖視圖。
參考圖6A，在半導(dǎo)體襯底200上順序地形成氧化物層202和掩模層之后，使用光刻工藝構(gòu)圖掩模層，以形成用于打開晶體管的溝道區(qū)部分的掩模層圖形204。優(yōu)選地，掩模層包括具有對(duì)應(yīng)于氧化物層，例如，氮化物的蝕刻選擇率的材料。
參考圖6B，在包括掩模層圖形204的襯底200的整個(gè)表面上淀積具有類似于掩模層(例如，氮化物)材料的蝕刻率的材料。然后各向異性蝕刻，在掩模層圖形204的側(cè)壁上形成隔片206。
參考圖6C，使用掩模層圖形204和隔片206作為蝕刻掩膜，各向異性地蝕刻襯底200至預(yù)定深度，形成溝槽208。優(yōu)選地，如此形成溝槽208在圖5中的柵電極214的長(zhǎng)度方向上(沿垂直圖5的軸)溝槽208的尺寸小于柵電極的長(zhǎng)度。而且，溝槽208的深度大于源區(qū)和漏區(qū)的深度。例如，在柵電極長(zhǎng)度小于100nm的MOS晶體管中，溝槽208具有約20～30nm的寬度和大約0.2μm的深度。
參考圖6D，通過(guò)選擇性外延生長(zhǎng)工藝，使用通過(guò)溝槽208露出的襯底200的硅微粒作為籽晶生長(zhǎng)硅摻雜層，由此形成填充溝槽208的重?fù)诫s層210。例如，如果溝槽208具有約20～30nm的寬度和約0.2μm的深度，那么硅摻雜外延層具有約200～300的厚度。
重?fù)诫s層210調(diào)整晶體管的閾值電壓(Vt)和防止源區(qū)和漏區(qū)之間穿通。在常規(guī)方法中，通過(guò)Vt調(diào)整注入和抗穿通注入分別形成Vt調(diào)整區(qū)和抗穿通區(qū)。在本實(shí)施例中，由于通過(guò)選擇性外延生長(zhǎng)工藝形成重?fù)诫s層210，所以同時(shí)實(shí)現(xiàn)Vt調(diào)整和防止穿通的兩個(gè)效果。這里，通過(guò)優(yōu)化摻雜層210的厚度和摻雜濃度，調(diào)整閾值電壓。
然后，通過(guò)化學(xué)機(jī)械拋光(CMP)工藝除去從襯底200突出的摻雜層210，結(jié)果在圖6E中。另外，該工序可以省略。
隨后，連續(xù)地除去掩模層圖形204、隔片206、以及氧化物層202，結(jié)果在圖6F中。
此后，如圖5所示，在摻雜層210和襯底200上順序地形成包括氧化物的柵絕緣層212、柵電極214以及柵極覆蓋層216。在其上形成柵電極214的襯底200的整個(gè)表面上，離子注入低濃度雜質(zhì)(例如，N型雜質(zhì))以形成輕摻雜源區(qū)218和漏區(qū)219(即LDD區(qū))。
在所得結(jié)構(gòu)的整個(gè)表面上淀積絕緣層，例如氧化物或氮化物，并各向異性蝕刻掉，以在柵電極214的側(cè)壁上形成柵極隔片220。然后，通過(guò)離子注入工藝，在柵極隔片220兩側(cè)的襯底中形成重?fù)诫s源區(qū)222和漏區(qū)223，由此完成MOS晶體管。
圖7是根據(jù)本發(fā)明的又一個(gè)實(shí)施例的半導(dǎo)體器件的存儲(chǔ)單元的剖視圖。
參考圖7，兩個(gè)溝槽302形成在分為有源區(qū)和隔離區(qū)301的半導(dǎo)體襯底300的有源區(qū)中。每個(gè)溝槽302位于晶體管的溝道區(qū)中，且如此形成在柵電極的長(zhǎng)度方向上溝槽的尺寸小于柵電極的長(zhǎng)度。
如圖7所示，在本實(shí)施例中形成隔離區(qū)301，具有淺溝槽隔離結(jié)構(gòu)。但是，隔離區(qū)301也可以形成LOCOS型(硅的局部氧化)結(jié)構(gòu)，不限制本發(fā)明的范圍。
每個(gè)溝槽302填有重?fù)诫s層304。優(yōu)選地，該重?fù)诫s層304是硅摻雜的外延層。
柵極絕緣層306形成在摻雜層304和襯底300上。兩個(gè)柵電極312形成在對(duì)應(yīng)于每個(gè)溝槽304的柵極絕緣層306上。優(yōu)選地，形成每個(gè)柵電極312，具有包括層疊其上的雜質(zhì)摻雜多晶硅層308和金屬硅化物層310的多晶硅金屬硅化物結(jié)構(gòu)。
氮化物柵極覆蓋層314形成在每個(gè)柵電極312上。氮化物柵極隔片320形成在每個(gè)柵電極312的側(cè)壁上。
第一雜質(zhì)區(qū)(例如源區(qū))316和第二雜質(zhì)區(qū)(例如漏區(qū))318形成在每個(gè)柵電極312兩側(cè)的襯底中。這里，在兩個(gè)柵電極312之間形成一個(gè)漏區(qū)318。
而且，盡管未示出，但可以在源區(qū)316上形成電容器，以通過(guò)電容器接觸孔電接觸源區(qū)316。位線形成在漏區(qū)318上并通過(guò)位線接觸孔電連接到漏區(qū)318。
根據(jù)本發(fā)明，填充溝槽302的重?fù)诫s層304垂直地形成在晶體管的溝道區(qū)中，并與源區(qū)316和漏區(qū)130完全隔開。因此，削弱pn結(jié)的電場(chǎng)、減小結(jié)漏電流和提高刷新。而且，由于重?fù)诫s層304，所以防止源區(qū)316和漏區(qū)318之間穿通。
圖8A至8D是說(shuō)明圖7所示的半導(dǎo)體器件的存儲(chǔ)單元的制造方法的剖視圖。
參考圖8A，半導(dǎo)體襯底300經(jīng)過(guò)隔離工藝，由此形成隔離區(qū)301。優(yōu)選地，該隔離工藝是淺溝槽隔離(STI)工藝。具體地說(shuō)，在襯底300上順序地層疊焊盤氧化物層(未示出)、氮化物層(未示出)和第一CVD氧化物層(未示出)。經(jīng)過(guò)光刻工藝構(gòu)圖第一CVD氧化物層和氮化物層，以形成掩模層圖形。然后，使用掩模層圖形作為蝕刻掩膜，蝕刻襯底300到預(yù)定深度，由此形成隔離槽。淀積第二CVD氧化物層，例如，高密度等離子氧化物(HDP氧化物)層到足以填滿隔離槽的厚度。然后，通過(guò)后蝕刻工藝或CMP工藝除去第二CVD氧化物層，直到氮化物層的表面。此時(shí)，也除去掩模層圖形的第一CVD層。通過(guò)濕蝕刻連續(xù)地除去氮化物層和焊盤氧化物層以形成淺溝槽隔離區(qū)301。
然后，在半導(dǎo)體襯底300和隔離區(qū)301上順序地形成氧化物層330和掩模層之后，經(jīng)過(guò)光刻工藝構(gòu)圖掩模層，以形成用于打開單元晶體管的溝道區(qū)部分的掩模層圖形332。優(yōu)選地，掩模層包括具有對(duì)應(yīng)于氧化物層(例如，氮化物)的蝕刻選擇率的材料。
參考圖8B，在包括掩模層圖形332的襯底300的整個(gè)表面上淀積具有類似于掩模層材料的蝕刻率的材料(例如，氮化物)。然后，各向異性蝕刻，以在掩模層圖形332的側(cè)壁上形成隔片334。
然后，使用掩模層圖形332和隔片334作為蝕刻掩膜，各向異性地蝕刻襯底300至預(yù)定深度，以在每個(gè)晶體管的溝道區(qū)中形成溝槽302。優(yōu)選地，溝槽302具有窄于柵電極長(zhǎng)度的寬度和大于源區(qū)/漏區(qū)222和223的深度。例如，在柵電極長(zhǎng)度小于100nm的MOS晶體管中，形成溝槽302，具有約20～30nm的寬度和約0.2μm的深度。
參考圖8C，通過(guò)選擇性外延生長(zhǎng)工藝，使用通過(guò)溝槽302露出的襯底300的硅微粒作為籽晶生長(zhǎng)硅摻雜層，由此形成填充溝槽302的重?fù)诫s層304。例如，如果溝槽302具有約20～30nm的寬度和約0.2μm的深度，那么形成硅摻雜外延層，具有約200～300的厚度。
然后，通過(guò)化學(xué)機(jī)械拋光(CMP)工藝除去從襯底300突出的摻雜層304。另外，本工序可以省略。
然后，通過(guò)濕蝕刻工藝使用氮化物蝕刻劑例如磷酸除去掩模層圖形332和隔片334，結(jié)果在圖8C中。通過(guò)使用氧化物蝕刻劑的濕蝕刻工藝除去氧化物層330之后，在摻雜層304和襯底300上通過(guò)熱氧化工藝形成氧化物柵極絕緣層306。
此后，如圖7所示，在柵極絕緣層306上順序地形成雜質(zhì)摻雜的多晶硅層308、金屬硅化物層310和由氮化物組成的柵極覆蓋層314。通過(guò)光刻工藝，構(gòu)圖柵極覆蓋層314、金屬硅化物層310以及多晶硅層308，以形成具有多晶硅金屬硅化物結(jié)構(gòu)的柵電極312。
在其上形成柵電極312的襯底300的整個(gè)表面上離子注入低濃度雜質(zhì)(例如，N型雜質(zhì))，由此形成輕摻雜源區(qū)316和漏區(qū)318。然后，在所得結(jié)構(gòu)的全部表面上淀積絕緣層例如氮化物，并各向異性蝕刻掉，以在柵電極312的側(cè)壁上形成柵極隔片320。通過(guò)離子注入工藝，在不是存儲(chǔ)單元區(qū)域的周邊電路區(qū)域上形成重?fù)诫s的NMOS晶體管的源區(qū)和漏區(qū)(未示出)。
根據(jù)如上所述的實(shí)施例，重?fù)诫s層局部地形成在溝槽的內(nèi)壁上，溝槽位于兩個(gè)柵電極之間的有源區(qū)中。另外，包含重?fù)诫s層的溝槽直接形成在溝道區(qū)下面。
重?fù)诫s層優(yōu)化溝道區(qū)的摻雜濃度，以調(diào)整閾值電壓。它也減小溝道區(qū)中的耗盡層加寬的趨勢(shì)，由此增加穿通電壓。而且，由于重?fù)诫s層局部地形成在溝槽中，因此源區(qū)和漏區(qū)與重?fù)诫s層完全隔開，由此削弱pn結(jié)的電場(chǎng)。因此，減小源結(jié)/漏結(jié)電容和減小結(jié)漏電流，由此提高刷新操作。
為了重申(reiterate)，本發(fā)明的實(shí)施例提供一種防止晶體管的源區(qū)和漏區(qū)之間穿通、同時(shí)提高存儲(chǔ)單元的刷新操作的半導(dǎo)體器件。本發(fā)明的實(shí)施例還提供一種制造這種半導(dǎo)體器件的方法。
本發(fā)明的一些實(shí)施例包括其中形成溝槽的半導(dǎo)體襯底；形成在溝槽內(nèi)壁的摻雜層；填充溝槽的第一半導(dǎo)體層；形成在第一半導(dǎo)體層114和襯底100上的柵絕緣層118；兩個(gè)柵電極如此形成在柵極絕緣層上溝槽位于兩個(gè)柵電極之間；以及形成在每個(gè)柵電極兩側(cè)的襯底中的第一和第二雜質(zhì)區(qū)。
根據(jù)本發(fā)明的優(yōu)選地實(shí)施例，摻雜層包括硅摻雜的外延層。另外，可以通過(guò)δ摻雜工藝或離子注入工藝形成摻雜層。
本發(fā)明的另一個(gè)實(shí)施例包括其中形成溝槽的半導(dǎo)體襯底；填充溝槽的摻雜層； 形成在摻雜層和襯底上的柵絕緣層118；形成在柵極絕緣層上的柵電極；以及形成在柵電極兩側(cè)的襯底中的源區(qū)和漏區(qū)。
在優(yōu)選地實(shí)施例中，溝槽位于源區(qū)和漏區(qū)之間的溝道區(qū)中。摻雜層包括硅摻雜的外延層。
本發(fā)明的再一實(shí)施例包括其中形成兩個(gè)溝槽的半導(dǎo)體襯底；填充每個(gè)溝槽的摻雜層；形成在摻雜層和襯底上的柵絕緣層；形成在柵極絕緣層上的兩個(gè)柵電極，以便對(duì)應(yīng)于每個(gè)溝槽；以及形成在每個(gè)柵電極兩側(cè)的襯底中的第一和第二雜質(zhì)區(qū)。
本發(fā)明的另一實(shí)施例提供一種制造半導(dǎo)體器件的方法，該方法包括以下工序在半導(dǎo)體襯底中形成溝槽；在溝槽的內(nèi)壁上形成摻雜層；用第一半導(dǎo)體層填充溝槽；在第一半導(dǎo)體層和襯底上形成柵絕緣層；在柵極絕緣層上如此形成兩個(gè)柵電極溝槽位于兩個(gè)柵電極之間；以及在每個(gè)柵電極兩側(cè)的襯底中形成的源區(qū)/漏區(qū)。
本發(fā)明的再一實(shí)施例提供一種制造半導(dǎo)體器件的方法，該方法包括以下工序在半導(dǎo)體襯底中形成溝槽；用摻雜層填充溝槽；在摻雜層和襯底上形成柵絕緣層；在柵極絕緣層上形成柵電極；以及在柵電極兩側(cè)的襯底中形成源區(qū)和漏區(qū)。
本發(fā)明的又一實(shí)施例提供一種制造半導(dǎo)體器件的方法，該方法包括以下工序在半導(dǎo)體襯底中形成兩個(gè)溝槽；用摻雜層填充每個(gè)溝槽；在摻雜層和襯底上形成柵絕緣層；在柵絕緣層上形成兩個(gè)柵電極，以便對(duì)應(yīng)于每個(gè)溝槽；以及在柵電極兩側(cè)的襯底中形成第一和第二雜質(zhì)區(qū)。
根據(jù)本發(fā)明的一些實(shí)施例，重?fù)诫s層局部地形成在溝槽的內(nèi)壁上，溝槽形成兩個(gè)柵電極之間的有源區(qū)中。另外，在溝道區(qū)下面直接形成填有重?fù)诫s層的溝槽。優(yōu)選地通過(guò)外延生長(zhǎng)形成摻雜層，以便在溝道區(qū)下面直接局部地形成摻雜層，而不橫向延伸。
重?fù)诫s層扮演優(yōu)化溝道區(qū)的摻雜濃度的角色，以調(diào)整閾值電壓。它也減小溝道區(qū)中耗盡層的加寬，由此增加穿通電壓。而且，由于重?fù)诫s層局部地形成在溝槽中，因此源區(qū)和漏區(qū)與重?fù)诫s層完全隔開，由此削弱p-n結(jié)的電場(chǎng)。由此，減小源結(jié)-漏結(jié)電容和減小結(jié)漏電流，由此提高刷新操作。本發(fā)明的實(shí)施例可以應(yīng)用于各種PMOS和NMOS器件。
盡管已經(jīng)說(shuō)明了本發(fā)明的多個(gè)實(shí)施例，應(yīng)當(dāng)理解本發(fā)明不僅限于這些描述的實(shí)施例。本領(lǐng)域的普通技術(shù)人員可以進(jìn)行各種變化和改進(jìn)，然而仍屬于本發(fā)明如下所要求的范圍。
權(quán)利要求
1.一種半導(dǎo)體器件，包括其中形成溝槽的半導(dǎo)體襯底；在溝槽內(nèi)壁形成的摻雜層；填充溝槽的第一半導(dǎo)體層；在第一半導(dǎo)體層和襯底上形成的柵絕緣層；在柵極絕緣層上形成的兩個(gè)柵電極以便溝槽位于該柵電極之間；以及在兩個(gè)柵電極中的每個(gè)柵電極的兩側(cè)的襯底中形成的第一和第二雜質(zhì)區(qū)。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中，溝槽的寬度比有源區(qū)寬。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中摻雜層包括硅摻雜的外延層。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中通過(guò)離子注入工藝形成摻雜層。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其中通過(guò)δ摻雜工藝形成摻雜層。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其中第一半導(dǎo)體層與襯底的表面齊平。
7.如權(quán)利要求1所述的半導(dǎo)體器件，其中第一半導(dǎo)體層包括不摻硅的外延層。
8.如權(quán)利要求1所述的半導(dǎo)體器件，還包括在柵絕緣層和第一半導(dǎo)體層之間，以及柵絕緣層和襯底之間形成的第二半導(dǎo)體層。
9.如權(quán)利要求8所述的半導(dǎo)體器件，其中第二半導(dǎo)體層包括不摻硅的外延層。
10.如權(quán)利要求8所述的半導(dǎo)體器件，其中第二半導(dǎo)體層具有防止摻雜層中的雜質(zhì)穿透柵絕緣層的厚度。
11.如權(quán)利要求1所述的半導(dǎo)體器件，其中兩個(gè)柵電極的每一個(gè)重疊部分溝槽。
12.一半導(dǎo)體器件，包括其中形成溝槽的半導(dǎo)體襯底；填充溝槽的摻雜層；在摻雜層和襯底上形成的柵絕緣層；在柵絕緣層上形成的柵電極；以及在柵電極的各自側(cè)的襯底中形成的源區(qū)和漏區(qū)。
13.如權(quán)利要求12所述的半導(dǎo)體器件，其中溝槽形成在源區(qū)和漏區(qū)之間的溝道區(qū)中。
14.如權(quán)利要求12所述的半導(dǎo)體器件，其中摻雜層與襯底的表面齊平。
15.如權(quán)利要求12所述的半導(dǎo)體器件，其中摻雜層包括硅摻雜的外延層。
16.一半導(dǎo)體器件，包括其中形成兩個(gè)溝槽的半導(dǎo)體襯底；填充兩個(gè)溝槽的摻雜層；在摻雜層和襯底上形成的柵絕緣層；形成在柵絕緣層上、對(duì)應(yīng)于兩個(gè)溝槽的兩個(gè)柵電極；在兩個(gè)柵電極的每一個(gè)的第一側(cè)的襯底中分別形成第一雜質(zhì)區(qū)；以及在兩個(gè)柵電極的每一個(gè)的第二側(cè)的襯底中分別形成第二雜質(zhì)區(qū)。
17.如權(quán)利要求16所述的半導(dǎo)體器件，其中摻雜層包括硅摻雜的外延層。
18.一種制造半導(dǎo)體器件的方法，包括在半導(dǎo)體襯底的有源區(qū)中形成溝槽；在溝槽的內(nèi)壁上形成摻雜層；用第一半導(dǎo)體層填充溝槽；在第一半導(dǎo)體層和襯底上形成柵絕緣層；在柵絕緣層上形成兩個(gè)柵電極，以便溝槽位于兩個(gè)柵電極之間；以及在兩個(gè)柵電極的各側(cè)的襯底中形成源區(qū)和漏區(qū)。
19.如權(quán)利要求18所述的方法，其中形成的溝槽包括形成寬度比有源區(qū)寬的溝槽。
20.如權(quán)利要求18所述的方法，其中形成摻雜層包括形成硅摻雜的外延層。
21.如權(quán)利要求18所述的方法，其中形成摻雜層包括離子注入工藝。
22.如權(quán)利要求18所述的方法，其中形成摻雜層包括δ摻雜工藝。
23.如權(quán)利要求18所述的方法，還包括在用第一半導(dǎo)體層填充溝槽之后，使第一半導(dǎo)體層與襯底的表面齊平。
24.如權(quán)利要求18所述的方法，其中第一半導(dǎo)體層包括不摻硅的外延層。
25.如權(quán)利要求18所述的方法，還包括在形成柵絕緣層之前，在第一半導(dǎo)體層和襯底上形成第二半導(dǎo)體層。
26.如權(quán)利要求25所述的方法，其中第二半導(dǎo)體層包括不摻硅的外延層。
27.如權(quán)利要求25所述的方法，其中第二半導(dǎo)體層具有足以防止摻雜層中的雜質(zhì)穿透柵絕緣層的厚度。
28.如權(quán)利要求18所述的方法，還包括在形成柵絕緣層之前，在襯底上形成圍繞有源區(qū)的隔離區(qū)。
29.如權(quán)利要求18所述的方法，還包括在形成溝槽之前，在襯底上形成圍繞有源區(qū)的隔離區(qū)。
30.如權(quán)利要求18所述的方法，其中形成柵電極包括形成重疊部分溝槽的柵電極。
31.一種制造半導(dǎo)體器件的方法，包括在半導(dǎo)體襯底中形成溝槽；用摻雜層填充溝槽；在摻雜層和襯底上形成柵絕緣層；在柵絕緣層上形成柵電極；以及在柵電極兩側(cè)的襯底中形成的源區(qū)和漏區(qū)。
32.如權(quán)利要求31所述的方法，其中形成溝槽包括在源區(qū)和漏區(qū)之間的溝道區(qū)中形成溝槽。
33.如權(quán)利要求31所述的方法，其中形成溝槽包括在半導(dǎo)體襯底上形成掩模層圖形；在掩模層圖形的側(cè)壁上形成隔片；以及通過(guò)使用掩模層圖形和隔片作為蝕刻掩膜蝕刻襯底。
34.如權(quán)利要求33所述的方法，還包括在填充溝槽之后除去掩模層圖形和隔片。
35.如權(quán)利要求31所述的方法，還包括在填充溝槽之后使摻雜層與襯底的表面齊平。
36.如權(quán)利要求31所述的方法，其中摻雜層包括硅摻雜的外延層。
37.一種制造半導(dǎo)體器件的方法，包括在半導(dǎo)體襯底中形成兩個(gè)溝槽；用摻雜層填充每個(gè)溝槽；在摻雜層和襯底上形成柵絕緣層；對(duì)應(yīng)于每個(gè)溝槽，在柵絕緣層上形成兩個(gè)柵電極；以及在每個(gè)柵電極兩側(cè)的襯底中分別形成第一和第二雜質(zhì)區(qū)。
38.如權(quán)利要求37所要求的方法，其中用摻雜層填充每個(gè)溝槽包括用硅摻雜的外延層填充每個(gè)溝槽。
全文摘要
公開了一種半導(dǎo)體器件及其制造方法。在半導(dǎo)體襯底的有源區(qū)中形成溝槽；在溝槽的內(nèi)壁上形成摻雜層。用第一半導(dǎo)體層填充溝槽。在第一半導(dǎo)體層和襯底上形成柵絕緣層。在柵極絕緣層上形成兩個(gè)柵電極以便溝槽位于兩個(gè)柵電極之間；在每個(gè)柵電極兩側(cè)的襯底中形成第一和第二雜質(zhì)區(qū)。由于摻雜層局部地形成在溝槽區(qū)中，因此源區(qū)和漏區(qū)與重?fù)诫s層完全隔開，以削弱pn結(jié)的電場(chǎng)，由此提高刷新和防止源區(qū)和漏區(qū)之間穿通。
文檔編號(hào)H01L27/088GK1476104SQ03145350
公開日2004年2月18日 申請(qǐng)日期2003年7月4日 優(yōu)先權(quán)日2002年7月4日
發(fā)明者孫洛辰, 金志永 申請(qǐng)人:三星電子株式會(huì)社