專利名稱：電編程三維只讀存儲(chǔ)元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是申請(qǐng)?zhí)枮?2150106.8、發(fā)明名稱為“三維存儲(chǔ)器之只讀存儲(chǔ)元”的發(fā)明專利申請(qǐng)的分案申請(qǐng)。
本發(fā)明涉及集成電路領(lǐng)域，更確切地說(shuō)，涉及電編程三維只讀存儲(chǔ)元。
只讀存儲(chǔ)器是存放固定信息的器件，它的信息是在制造時(shí)或當(dāng)用戶使用時(shí)編程寫(xiě)入的。以往的只讀存儲(chǔ)器都布置在一個(gè)半導(dǎo)體襯底上的二維陣列中。在這陣列的每個(gè)交叉點(diǎn)上存在著一個(gè)存儲(chǔ)元，該存儲(chǔ)元提供一個(gè)電阻性、電感性、電容性、二極管型或使用有源元件的耦合機(jī)制。每個(gè)存儲(chǔ)元代表一位數(shù)字信息。同時(shí)，每個(gè)存儲(chǔ)元通過(guò)電信號(hào)和輸入輸出相連，這樣可以保證極短的存取時(shí)間。只讀存儲(chǔ)器分成兩種一種是掩模編程只讀存儲(chǔ)器(MPROM)，另一種是電編程只讀存儲(chǔ)器(EPROM)。MPROM的信息是在制造時(shí)通過(guò)掩模版來(lái)控制，另一方面，EPROM的信息由用戶寫(xiě)入。
授予Koyoma的美國(guó)專利5,429,968(1995年7月4日)屬于現(xiàn)有MPROM技術(shù)的一個(gè)例子。它使用場(chǎng)效應(yīng)管作為存儲(chǔ)元，通過(guò)調(diào)整場(chǎng)效應(yīng)管的閾電壓來(lái)改變存儲(chǔ)元中的數(shù)字信息。通過(guò)調(diào)整離子注入量，不同地點(diǎn)的場(chǎng)效應(yīng)管變成增強(qiáng)型或耗盡型的。在適當(dāng)?shù)碾妷合?，增?qiáng)型的場(chǎng)效應(yīng)管是斷開(kāi)的而耗盡型的場(chǎng)效應(yīng)管是導(dǎo)通的。通過(guò)探測(cè)不同位線上的電流，可以讀出不同地點(diǎn)的數(shù)字信息。因?yàn)檫@些場(chǎng)效應(yīng)管只能形成在半導(dǎo)體襯底上，所以這個(gè)MPROM只能布置成二維結(jié)構(gòu)。
另一方面，EPROM一般使用一個(gè)電阻性的耦合機(jī)制來(lái)代表數(shù)字信息。具有代表性的電阻性耦合機(jī)制包括熔絲(fuse)和反熔絲(antifuse)。授予Hamdy等的美國(guó)專利4,899,205(1990年2月6日)描述了一個(gè)利用硅-硅反熔絲作為編程元件的二維EPROM。在這個(gè)結(jié)構(gòu)中，反熔絲和存取場(chǎng)效應(yīng)管的源/漏集成在一起形成存儲(chǔ)元。因?yàn)榇嫒?chǎng)效應(yīng)管必須生長(zhǎng)在半導(dǎo)體襯底上，所以使用硅-硅反熔絲的EPROM只能布置成一個(gè)二維陣列。使用這種結(jié)構(gòu)時(shí)，單位面積芯片上的數(shù)字信息量受到存取場(chǎng)效應(yīng)管的大小的限制。授予Roesner等的美國(guó)專利4,442,507(1984年4月10日)描述了另一種電編程只讀存儲(chǔ)器。它使用肖特基二極管堆作為存儲(chǔ)元。它的一條地址選擇線是由多晶硅生成的，另一條地址選擇線是由鋁生成的。用常規(guī)工藝生成的多晶硅一般不能生長(zhǎng)在鋁上面。因此，此存儲(chǔ)器只能使用一層EPROM。也就是說(shuō)，存儲(chǔ)密度受限。
如上所述，由于現(xiàn)有技術(shù)中的只讀存儲(chǔ)器的存儲(chǔ)元形成在半導(dǎo)體材料構(gòu)成的襯底上，也就是說(shuō)，現(xiàn)有技術(shù)只能把集成電路中的存儲(chǔ)元布置在二維空間中，從而使只讀存儲(chǔ)器的存儲(chǔ)密度受到極大限制。此外，現(xiàn)有技術(shù)中由多晶硅形成的字線還存在著電阻率大、存取速率較慢的缺點(diǎn)。
為了提高集成電路中只讀存儲(chǔ)器的存儲(chǔ)密度，本發(fā)明人從提高存儲(chǔ)元的設(shè)置維度的角度出發(fā)，在改變存儲(chǔ)元的構(gòu)成材料的基礎(chǔ)上，將存儲(chǔ)元以三維形式設(shè)置，從而既能提高存儲(chǔ)密度，又能改善存取速度。要以三維形式生成存儲(chǔ)元，就意味著只讀存儲(chǔ)器有多層相疊的存儲(chǔ)層，每個(gè)存儲(chǔ)層都有多個(gè)存儲(chǔ)元以及相應(yīng)的字線及位線。多個(gè)存儲(chǔ)層的相疊要求下層的存儲(chǔ)層必須為上層存儲(chǔ)層提供一個(gè)很好的基礎(chǔ)。隨著化學(xué)機(jī)械拋光(CMP)技術(shù)的出現(xiàn)，這一要求可以很容易地達(dá)到。
注意到，雖然本發(fā)明對(duì)各種三維只讀存儲(chǔ)器(包括電編程三維只讀存儲(chǔ)器和掩模編程三維只讀存儲(chǔ)器)作了描述，本發(fā)明覆蓋的范圍僅限于電編程三維只讀存儲(chǔ)器。非電編程三維只讀存儲(chǔ)器，如掩模編程三維只讀存儲(chǔ)器，被明確地排除在本發(fā)明覆蓋的范圍之外。
本發(fā)明的目的是提供一種新型的、以三維形式生成的只讀存儲(chǔ)元；為了解決現(xiàn)有技術(shù)中存在的上述問(wèn)題，本發(fā)明提出了一種電編程三維只讀存儲(chǔ)元。
本發(fā)明的只讀存儲(chǔ)元包括含有金屬材料的第一電極；含有金屬材料的第二電極；以及在所述第一電極和第二電極之間的準(zhǔn)導(dǎo)通膜，當(dāng)存儲(chǔ)元上的電壓等于讀電壓時(shí)，所述準(zhǔn)導(dǎo)通膜電阻較小，當(dāng)存儲(chǔ)元上的電壓小于讀電壓時(shí)，其電阻較大。
本發(fā)明的只讀存儲(chǔ)元還包括第一電極；第二電極；以及在所述第一電極和第二電極之間的準(zhǔn)導(dǎo)通膜和反熔絲膜，所述反熔絲膜含有絕緣材料，所述反熔絲膜在編程后處于低電阻狀態(tài)。
本發(fā)明的只讀存儲(chǔ)元還包括第一電極；第二電極；以及在所述第一電極和第二電極之間的場(chǎng)區(qū)，所述場(chǎng)區(qū)中有一通道孔；一準(zhǔn)導(dǎo)通膜，至少部分所述準(zhǔn)導(dǎo)通膜處于該通道孔的上方或里面，且當(dāng)存儲(chǔ)元上的電壓等于讀電壓時(shí)，所述準(zhǔn)導(dǎo)通膜電阻較小，當(dāng)存儲(chǔ)元上的電壓小于讀電壓時(shí)，其電阻較大。
本發(fā)明的只讀存儲(chǔ)元還具有如下特征多個(gè)所述只讀存儲(chǔ)元在垂直于半導(dǎo)體襯底的方向上集成，所述只讀存儲(chǔ)元通過(guò)層間連接通道口和/或接觸通道孔與所述半導(dǎo)體襯底耦合。
以下將結(jié)合附圖對(duì)本發(fā)明的只讀存儲(chǔ)元及其制造方法作詳細(xì)說(shuō)明。其中，

圖1是表示一個(gè)含有二個(gè)存儲(chǔ)層的3D-ROM的透視圖。
圖2是表示一個(gè)3D-MPROM芯片襯底上的電路圖。該電路提供選址和讀功能。
圖3是表示一個(gè)3D-EPROM芯片襯底上的電路圖。該電路提供選址、編程和讀功能。
圖4是表示一個(gè)3D-ROM存儲(chǔ)元的斷面圖。
圖5A-圖5C是表示幾個(gè)MPROM膜的斷面圖。
圖6A-圖6E是表示幾個(gè)3D-MPROM存儲(chǔ)元的斷面圖。
圖7表示在一個(gè)最難讀情形條件下的一個(gè)4×4存儲(chǔ)元陣列，○代表0，×代表1。
圖8是表示3D-MPROM膜的邏輯“0”和邏輯“1”的伏-安特性曲線。
圖9A是描述第一種EPROM膜的斷面圖；圖9B是描述第二種EPROM膜的斷面圖；圖9C是描述第三種EPROM膜的斷面圖。
圖10A是表示一種3D-EPROM存儲(chǔ)元的斷面圖；圖10B是表示另一種3D-EPROM存儲(chǔ)元的斷面圖。
圖11表示準(zhǔn)導(dǎo)通膜、反熔絲膜和EPROM膜的伏-安特性曲線。
圖12A是表示在一種3D-ROM存儲(chǔ)層中的第一種布線的俯視圖；圖12B是表示在一個(gè)3D-ROM存儲(chǔ)層中的第二種布線的俯視圖；圖12C是表示在一個(gè)3D-ROM存儲(chǔ)層中的第三種布線的俯視圖。
圖13是表示第一種3D-ROM存儲(chǔ)器結(jié)構(gòu)的斷面圖。
圖14是表示第二種3D-ROM存儲(chǔ)器結(jié)構(gòu)的斷面圖。
圖15A-圖15B是表示第三種3D-ROM存儲(chǔ)器結(jié)構(gòu)的斷面圖。
圖1所示為一個(gè)2×2×2 3D-ROM。這里，符號(hào)l×m×n 3D-ROM是指一個(gè)含有l(wèi)個(gè)存儲(chǔ)層、m條字線和n條位線的3D-ROM。這個(gè)3D-ROM生長(zhǎng)在一個(gè)半導(dǎo)體襯底10上，它有二個(gè)存儲(chǔ)層100、200。設(shè)襯底面為XY平面，每個(gè)存儲(chǔ)層平面都與襯底面平行。存儲(chǔ)層200疊在存儲(chǔ)層100上面，即沿Z方向疊置。每個(gè)存儲(chǔ)層由一個(gè)2×2存儲(chǔ)元陣列、兩條沿X方向地址選擇線和兩條沿Y方向地址選擇線所組成。X方向上的地址選擇線稱為字線，它們包括在存儲(chǔ)層100上的字線101、102和在存儲(chǔ)層200上的字線201、202。Y方向上的地址選擇線稱為位線，它們包括存儲(chǔ)層100上的位線111、112和存儲(chǔ)層200上的位線211、212。字線和位線的交叉處設(shè)有存儲(chǔ)元，如121-124、221-224。每個(gè)存儲(chǔ)元能存儲(chǔ)一位二進(jìn)制信息并在字線和位線之間提供一種耦合機(jī)制。這種耦合機(jī)制包括電阻性、電感性、電容性、二極管型或使用有源元件的耦合機(jī)制。每個(gè)存儲(chǔ)元通過(guò)改變耦合機(jī)制的大小來(lái)代表一位二進(jìn)制信息。對(duì)選定的存儲(chǔ)元，地址選擇線提供編程/讀的路徑。
圖1還示出了襯底10和不同存儲(chǔ)層中的地址選擇線的連接方式。存儲(chǔ)層100中，字線101、102通過(guò)接觸通道孔101a、102a在接觸點(diǎn)131、132與襯底10連接。另一方面位線111、112通過(guò)接觸通道孔111a、112a在接觸點(diǎn)141、142與襯底10連接。類似地，存儲(chǔ)層200中，字線201、202通過(guò)接觸通道孔201a、202a在接觸點(diǎn)231、232與襯底10連接。另一方面，位線211、212通過(guò)接觸通道孔211a、212a在接觸點(diǎn)241、242與襯底10連接。為了讓存儲(chǔ)層200和襯底10相連接，地址選擇線需要加以延伸，譬如說(shuō)，位線211必須延伸越過(guò)接觸通道孔111a直至接觸通道孔211a，這樣才不致?lián)p壞位線111或接觸通道孔111a。
圖2表示一個(gè)2×2×2 3D-MPROM的一種選址/讀的電路圖。因?yàn)橐镁w管來(lái)完成選址和讀的功能，這個(gè)選址/讀的電路需要建在一個(gè)半導(dǎo)體襯底10上面。它由一個(gè)Z地址譯碼器190、兩個(gè)X地址譯碼器160、260及兩個(gè)Y地址譯碼器170、270所組成。Z地址譯碼器190含有X地址輸入191、Y地址輸入192、Z地址輸入193。這些輸入都和半導(dǎo)體集成塊的輸入管腳或別的一些電路連在一起。
為了選址/讀一個(gè)存儲(chǔ)元(例如，圖1中的存儲(chǔ)元121)中儲(chǔ)存的信息，必須在X、Y和Z地址輸入191、192、193上加上適當(dāng)?shù)碾妷?，以使存?chǔ)元121上所加的電壓等于讀電壓VR。在Z地址輸入193上加的電平信號(hào)可以實(shí)現(xiàn)以下兩個(gè)電信號(hào)的連接一個(gè)是在X地址輸入191和X地址輸入1(161)之間，另一個(gè)是在Y地址輸入192和Y地址輸入1(171)之間。因此，當(dāng)X地址輸入191上的選址信號(hào)和Y地址輸入192上的選址信號(hào)被分別輸入到X地址譯碼器1(160)和Y地址譯碼器1(170)上時(shí)，只有存儲(chǔ)層100上的選址線的電壓才會(huì)相應(yīng)地改變。同時(shí)，Z地址輸入193上的電平信號(hào)使X地址譯碼器1(160)的輸出1(164)和Z地址譯碼器190的輸出196之間實(shí)現(xiàn)連接。
X地址譯碼器1(160)上的選址信號(hào)把接觸點(diǎn)131上的電壓提高到讀電壓VR的一半，VR/2。同時(shí)，Y地址譯碼器1(170)上的選址信號(hào)把接觸點(diǎn)141上的電壓降到負(fù)的1/2個(gè)讀電壓，-VR/2。通過(guò)接觸通道孔101a和111a，字線101上的電壓因此也被提高到VR/2，位線111上的電壓降到-VR/2。因此，一個(gè)讀電壓VR被加在存儲(chǔ)元121的兩端。對(duì)于存儲(chǔ)元121不同的狀態(tài)，字線101上有不同的電流。輸出信號(hào)從輸出1(164)傳到輸出196，然后再傳到輸出管腳。于是，可讀出存儲(chǔ)元121中儲(chǔ)存的信息。
圖3是一個(gè)選址/讀/編程的電路圖，該電路圖表示一個(gè)2×2×2的3D-EPROM。與圖2的電路類似，此電路也形成在一個(gè)半導(dǎo)體襯底10上面。它包括Z地址譯碼器190、兩個(gè)X地址譯碼器160、260和兩個(gè)Y地址譯碼器170、270。除了X、Y、Z地址輸入191、192、193以外，Z地址譯碼器190還包括輸出196、編程實(shí)現(xiàn)PGM 195、一個(gè)電壓是編程電壓一半(VPP/2)的電源197和一個(gè)電壓是負(fù)的編程電壓一半(-VPP/2)的電源198。
3D-EPROM的讀操作和3D-MPROM的讀操作類似。3D-EPROM的編程可以用如下方式進(jìn)行，譬如說(shuō)，為了對(duì)圖1中的存儲(chǔ)元224編程，Z地址輸入193應(yīng)使X地址輸入191、Y地址輸入192、VPP/2電源197、-VPP/2電源198和PGM 195與它們?cè)赬地址譯碼器2(260)和Y地址譯碼器2(270)上的相應(yīng)的終端連接。然后通過(guò)接觸點(diǎn)232、242在X、Y選址線上的信號(hào)選擇字線202和位線212。當(dāng)PGM 195被選中后，字線202的電壓升到VPP/2，位線212的電壓降到-VPP/2，同時(shí)其它選址線都接地。因?yàn)榇鎯?chǔ)元224位于字線202和位線212的交叉處，其上所加的電壓為一個(gè)編程電壓VPP。因而，存儲(chǔ)元224被編程。另一方面，別的存儲(chǔ)元上所加的電壓僅為VPP/2，它們繼續(xù)處于其未編程的狀態(tài)。
圖4表示本發(fā)明的一個(gè)3D-ROM存儲(chǔ)元的斷面圖。它有一個(gè)頂電極501、一個(gè)ROM膜502、一個(gè)底電極503和一個(gè)場(chǎng)區(qū)504。頂電極501被用來(lái)作一條選址線，譬如說(shuō)，用作位線。它最好由金屬材料組成。這里金屬材料指金屬元素、金屬合金和金屬化合物，譬如說(shuō)，厚度在0.2-2μm之間，最好是0.5μm的鋁或銅。在頂電極501和ROM膜502之間，還可有一層隔擋金屬膜，譬如說(shuō)，TiW。這層隔擋膜可防止頂電極501和ROM膜502之間發(fā)生反應(yīng)。底電極503可用作另一條選址線，譬如說(shuō)，字線。它最好包含金屬材料，譬如說(shuō)，厚度在0.2-2μm之間，最好是0.5μm的鋁或銅。在底電極503和ROM膜502之間也可有一層隔擋膜，譬如說(shuō)，TiW。這層隔擋膜可防止底電極503和ROM膜502之間發(fā)生反應(yīng)。
ROM膜502代表了存儲(chǔ)在這個(gè)存儲(chǔ)元中的數(shù)字信息。在MPROM中ROM膜被稱為MPROM膜。如果MPROM膜在讀電壓下處于高電阻狀態(tài)，則它代表了“0”邏輯。相應(yīng)地，“0”邏輯的MPROM膜被稱為阻擋膜。另一方面，如果MPROM膜在讀電壓下處于低電阻狀態(tài)，則它代表了“1”邏輯。相應(yīng)地，“1”邏輯的MPROM膜被稱為準(zhǔn)導(dǎo)通膜。使用“準(zhǔn)導(dǎo)通膜”的原因?qū)⒃趫D7和圖8中更詳細(xì)地解釋。
在EPROM中，ROM膜被稱作EPROM膜。EPROM膜含有一個(gè)準(zhǔn)導(dǎo)通膜和一個(gè)反熔絲膜。準(zhǔn)導(dǎo)通膜和3D-MPROM中的準(zhǔn)導(dǎo)通膜有相同的特性。反熔絲膜在編程之前為高電阻狀態(tài)，編程后它不可逆地轉(zhuǎn)換成低電阻狀態(tài)。對(duì)一個(gè)才出廠的EPROM芯片，其反熔絲膜是完整的。因此，EPROM膜處于高電阻狀態(tài)，并代表“0”邏輯，編程后反熔絲膜變成了低電阻態(tài)，相應(yīng)地，EPROM膜變成了一個(gè)準(zhǔn)導(dǎo)通膜，并代表“1”邏輯。不同的存儲(chǔ)元通過(guò)場(chǎng)區(qū)504互相分開(kāi)。場(chǎng)區(qū)504由絕緣材料(例如，氧化硅)構(gòu)成。其厚度在0.2-2μm之間，最好是0.5μm。
圖5A-圖5C表示幾種MPROM膜。
圖5A表示一種適合于作為“0”邏輯存儲(chǔ)元的MPROM膜。這個(gè)MPROM膜含有一個(gè)阻檔電流流過(guò)的絕緣介質(zhì)502a，譬如說(shuō)，它可以是利用PECVD方法生成的氧化硅，其厚度在0.02-2μm之間，最好是0.5μm。
圖5B-圖5C表示兩種適合于作為“1”邏輯的MPROM膜。它含有一個(gè)準(zhǔn)導(dǎo)通膜。準(zhǔn)導(dǎo)通膜具有一個(gè)非線性電阻特性a)在讀電壓下它處于低電阻狀態(tài)；b)當(dāng)受到一個(gè)大小比讀電壓小或方向和讀電壓相反的電壓時(shí)它的電阻明顯增大。圖7和圖8將對(duì)此作詳細(xì)解釋。
圖5B顯示了一個(gè)用作“1”邏輯的準(zhǔn)導(dǎo)通膜502b。它含有非晶硅，厚度在5-500nm之間，最好是100nm。非晶硅可用以下辦法生成，如濺射，發(fā)光放電法。如果選址線能承受一個(gè)較高溫度的熱處理，例如，由耐熔性金屬組成，那么準(zhǔn)導(dǎo)通膜可以使用由常規(guī)工藝生成的多晶硅。非晶硅膜可以是不摻雜的或摻雜的。因?yàn)榉蔷Ч栌兄笖?shù)形的伏-安特性曲線，一般說(shuō)來(lái)，它可以滿足以上論述中所提出的對(duì)準(zhǔn)導(dǎo)通膜伏-安特性曲線的要求。另一方面，保護(hù)性陶瓷材料，特別是保護(hù)性氧化物，也有指數(shù)形的伏-安特性曲線，因此，它們也可用來(lái)作準(zhǔn)導(dǎo)通膜502b。這里，保護(hù)性陶瓷材料是指Pilling-Bedworth比大于1的陶瓷材料(J.Shackelford，“Introduction to Materials Science for Engineers”，第二版，609-610頁(yè)，1988)。一些保護(hù)性陶瓷材料的例子包括Be，Cu，Al，Cr，Mn，F(xiàn)e，Co，Pd，Pb，Ce，Sc，Zn，Zr，La，Y，Nb，Rh和Pt的氧化物。保護(hù)性陶瓷材料通?？捎靡韵罗k法形成1.沉積法。譬如說(shuō)，CVD，濺射；2.生成法。譬如說(shuō)，熱氧化法、等離子體氧化法、陽(yáng)極氧化法等方法。保護(hù)性陶瓷材料的厚度在2-200nm之間，最好是10nm。其它可做準(zhǔn)導(dǎo)通膜502b的材料包括非晶鍺、碳、碳化硅等等。
圖5C表示了另外一種作為“1”邏輯存儲(chǔ)元的準(zhǔn)導(dǎo)通膜502b。它由一個(gè)非晶硅的p-n結(jié)二極管做成。如果選址線是難熔性金屬，則可以使用多晶硅p-n結(jié)二極管。p層502bb和n層502ba的厚度在20-300nm之間，最好是60nm。p-n結(jié)正反兩向之間的電阻相差極大，因此，p-n結(jié)二極管可以滿足準(zhǔn)導(dǎo)通膜的條件。相應(yīng)地，它可以作為“1”邏輯存儲(chǔ)元。除了p-n結(jié)二極管，p-i-n結(jié)也可以用作準(zhǔn)導(dǎo)通膜502b。圖7和圖8將更詳細(xì)討論使用p-n結(jié)或p-i-n結(jié)的好處。
圖6A-圖6E表示了幾種3D-MPROM存儲(chǔ)元的結(jié)構(gòu)。圖6A適合于作“0”邏輯，圖6B-圖6E適合于作“1”邏輯或“0”邏輯，最好是“1”邏輯。
圖6A表示了一種存儲(chǔ)元的斷面圖。這個(gè)存儲(chǔ)元適合于“0”邏輯，相應(yīng)地，MPROM膜502是阻擋膜502a。此阻擋膜可以是場(chǎng)區(qū)504的延伸。它可以由一個(gè)厚的絕緣材料構(gòu)成。因?yàn)樽钃跄さ拇嬖?，頂電極501和底電極503之間沒(méi)有電流通過(guò)。因此，頂電極501和底電極503之間表現(xiàn)高電阻。
圖6B-圖6E表示了另外四種3D-MPROM存儲(chǔ)元的斷面圖。它們和金屬-金屬反熔絲元有類似的結(jié)構(gòu)。在場(chǎng)區(qū)504中形成一個(gè)通道孔505，然后MPROM膜502在通道孔505里面、下面或上面形成。根據(jù)這個(gè)存儲(chǔ)元的邏輯狀態(tài)，MPROM膜可以是表示“0”邏輯的阻擋膜或“1”邏輯的準(zhǔn)導(dǎo)通膜。
圖6B表示了一種3D-MPROM存儲(chǔ)元的斷面圖。這里，MPROM膜502是形成在通道孔505里的。制造這個(gè)存儲(chǔ)元的工藝過(guò)程如下首先形成底電極503，然后沉積場(chǎng)區(qū)膜504，并蝕刻場(chǎng)區(qū)膜504以形成通道孔505，在此之后，MPROM膜502和頂電極501依次生成在通道孔505里面，最后將頂電極501和MPROM膜502蝕刻成形。
圖6C表示了另一種3D-MPROM存儲(chǔ)元的斷面圖。這里MPROM膜502形成在通道孔505上面。制造這個(gè)存儲(chǔ)元的工藝過(guò)程如下首先形成底電極503、沉積場(chǎng)區(qū)504、蝕刻出通道孔505，然后在通道孔505中填充例如由鎢構(gòu)成的孔塞506，并將鎢和周?chē)膱?chǎng)區(qū)504的材料拋光，最后沉積和蝕刻MPROM膜502和頂電極501。
圖6D表示了另一種3D-MPROM存儲(chǔ)元的斷面圖。這里MPROM膜502形成在通道孔505下面。制造這個(gè)存儲(chǔ)元的工藝過(guò)程如下首先形成底電極503和MPROM膜502，然后沉積場(chǎng)區(qū)膜504，并蝕刻出通道孔505。在通道孔505形成后，暴露出MPROM膜502的一部分上表面。最后沉積頂電極膜并蝕刻出頂電極501。
圖6E表示了另一種3D-MPROM存儲(chǔ)元的斷面圖。這個(gè)存儲(chǔ)元和圖6D中的存儲(chǔ)元的差別是在MPROM膜502和頂電極501之間形成有一個(gè)頂緩沖膜508。這個(gè)頂緩沖膜508含有導(dǎo)體，譬如說(shuō)，厚度在50-500nm之間，最好是100nm的鎢。該頂緩沖膜的作用是在打開(kāi)通道孔505時(shí)，可以防止MPROM膜502被過(guò)度蝕刻。
圖7表示了一個(gè)處于最難讀狀態(tài)下的n×n存儲(chǔ)元陣列。此時(shí)，要讀的存儲(chǔ)元是600aa，它處于“0”邏輯狀態(tài)，其它所有存儲(chǔ)元都處于“1”邏輯狀態(tài)。作為一個(gè)例子，讀的時(shí)候，字線400a上的電壓升至VR/2，位線500a上的電壓降至-VR/2，其它所有的選址線懸浮。圖8表示了“0”邏輯狀態(tài)的ROM和“1”邏輯狀態(tài)的ROM的伏-安特性曲線。對(duì)“0”邏輯和“1”邏輯存儲(chǔ)元來(lái)說(shuō)，電流電壓之間具有非線性關(guān)系，同時(shí)反向電流比正向電流要小或近似相等。這種伏-安特性的好處將在下面詳細(xì)討論。
當(dāng)讀存儲(chǔ)元600aa(“0”邏輯)時(shí)，字線400a上的電壓是VR/2，位線500a上的電壓是-VR/2，因此，通過(guò)存儲(chǔ)元600aa的電流對(duì)字線400a上的電流的貢獻(xiàn)是I600aa＝I“0”邏輯(VR)字線400a上還有其它電流，它們來(lái)自別的線路，如600ab→600bb→600ba。如果一層單一的非晶硅膜被用作準(zhǔn)導(dǎo)通膜502b，那么，它的反向伏-安特性曲線和正向伏-安特性曲線類似。在這種情形下，每個(gè)“1”邏輯存儲(chǔ)元，如600ab、600bb、600ba上的電壓降大約是1/3個(gè)讀電壓。因此，通過(guò)線路600ab→600bb→600ba的漏電流大約是I“1”邏輯(VR/3)。因?yàn)樵摯鎯?chǔ)層中有n×n個(gè)存儲(chǔ)元，在最難讀情形下，有n個(gè)像600ab→600bb→600ba一樣的漏線路。因此，在最難讀情形下，在字線400a上的其它電流大約是I其它≈I“1”邏輯(VR/3)×n.
總的說(shuō)來(lái)，“0”邏輯情形下在字線400a上的電流是I“0”邏輯字線≈I600aa+I其它＝I“0”邏輯(VR)+I“1”邏輯(VR/3)×n.
在另一種最難讀情形下，“1”邏輯的字線電流是I“1”邏輯字線＝I“1”邏輯(VR)。
這個(gè)最難讀情形是指我們感興趣的存儲(chǔ)元處于“1”邏輯狀態(tài)，而其余各存儲(chǔ)元處于“0”邏輯狀態(tài)。這些處于“0”邏輯狀態(tài)的存儲(chǔ)元對(duì)字線電流的貢獻(xiàn)很小。
為了區(qū)別“0”邏輯和“1”邏輯，我們希望I“1”邏輯字線＞I“0”邏輯字線即I“1”邏輯(VR)＞I“0”邏輯(VR)+I“1”邏輯(VR/3)×n.
一般說(shuō)來(lái)，I“0”邏輯(VR)＜＜I“1”邏輯(VR)，因此，作為一個(gè)估算，n＜I“1”邏輯(VR)/I“1”邏輯(VR/3) (1)因?yàn)橐粋€(gè)存儲(chǔ)層中的存儲(chǔ)容量是n2，方程(1)對(duì)一個(gè)存儲(chǔ)層中的存儲(chǔ)容量提出了一個(gè)估計(jì)。
根據(jù)方程(1)，存儲(chǔ)容量的大小依賴于準(zhǔn)導(dǎo)通膜的伏-安特性曲線的非線性特性。如果準(zhǔn)導(dǎo)通膜有一個(gè)指數(shù)型的伏-安特性曲線，只讀存儲(chǔ)器可以有很大容量。
如果加在準(zhǔn)導(dǎo)通膜上的電壓和讀電壓方向相反時(shí)，準(zhǔn)導(dǎo)通膜有較高的電阻(圖8)，例如，非晶硅p-n結(jié)二極管。對(duì)于最難讀狀態(tài)下的“0”邏輯，其電流會(huì)更小。這是因?yàn)閷?duì)于像600ab→600bb→600ba之類的漏電路來(lái)說(shuō)，600bb上所受的電壓是反向電壓，因此，漏電流遠(yuǎn)遠(yuǎn)小于I“1”邏輯(VR/3)。相應(yīng)地，n可以遠(yuǎn)大于由方程(1)所設(shè)的上限，也就是說(shuō)，存儲(chǔ)容量會(huì)更大。
圖9A-圖11是關(guān)于3D-EPROM的描述。3D-EPROM和3D-MPROM的不同之處在于所有的3D-EPROM存儲(chǔ)元有相同的結(jié)構(gòu)，它們最初都在“0”邏輯狀態(tài)，或者說(shuō)，未編程狀態(tài)；用戶可以選擇性地進(jìn)行地址編程，使其轉(zhuǎn)換成“1”邏輯狀態(tài)。EPROM膜含有一個(gè)準(zhǔn)導(dǎo)通膜和一個(gè)反熔絲膜。準(zhǔn)導(dǎo)通膜和3D-MPROM中的“1”邏輯準(zhǔn)導(dǎo)通后變成低電阻。圖9A-圖9C給出了一些例子。
圖9A表示了一個(gè)3D-EPROM存儲(chǔ)元的EPROM膜502c。它含有一個(gè)準(zhǔn)導(dǎo)通膜502cb和一個(gè)反熔絲膜502ca。此準(zhǔn)導(dǎo)通膜502cb類似于3D-MPROM中使用的準(zhǔn)導(dǎo)通膜，如圖5B中表示的準(zhǔn)導(dǎo)通膜。反熔絲膜502ca由非晶硅或保護(hù)性陶瓷構(gòu)成，例如，厚度在3-100nm之間，最好是10nm的氧化鉻。圖11表示了準(zhǔn)導(dǎo)通膜502cb、反熔絲膜502ca和未編程的EPROM膜502c的伏-安特性曲線。反熔絲膜502ca在一個(gè)適當(dāng)?shù)木幊屉妷篤PP和編程電流Ip下被編程。選擇適當(dāng)?shù)腣PP和IP是為了避免損傷準(zhǔn)導(dǎo)通膜502cb。編程后反熔絲膜502ca被轉(zhuǎn)換成低電阻狀態(tài)，相應(yīng)地，EPROM膜的伏-安特性曲線類似于準(zhǔn)導(dǎo)通膜502cb的伏-安特性曲線。因此，存儲(chǔ)元進(jìn)入“1”邏輯狀態(tài)。
圖9B表示另一個(gè)3D-EPROM的EPROM膜502c。這里EPROM膜502c包含一個(gè)p-n結(jié)二極管502cb和反熔絲膜502ca。此p-n結(jié)二極管502cb(即準(zhǔn)導(dǎo)通膜)類似于圖5C中表示的p-n結(jié)二極管。它由一個(gè)p摻雜的硅區(qū)域502cbb和n摻雜的硅區(qū)域502cba組成，厚度在50-500nm之間，最好是60nm。反熔絲膜502ca可以形成在準(zhǔn)導(dǎo)通膜的下面或上面。除了p-n結(jié)二極管具有更理想的導(dǎo)通特性外，此3D-EPROM的操作類似圖9A中的3D-EPROM。
圖9C表示了另一個(gè)3D-EPROM的EPROM膜502c。這里一中間緩沖膜502cc被嵌在準(zhǔn)導(dǎo)通膜502cb和反熔絲膜502ca之間。它由耐熔性金屬構(gòu)成，例如，厚度在10nm-2μm之間的鎢。在反熔絲膜502ca的編程過(guò)程中，會(huì)產(chǎn)生局部焦?fàn)枱帷＿@個(gè)焦?fàn)枱釙?huì)使反熔絲膜502ca的溫度升高。在加入了中間緩沖膜502cc之后，可防止其對(duì)準(zhǔn)導(dǎo)通膜502cb產(chǎn)生熱損傷。此存儲(chǔ)元的編程和讀操作類似于圖9A和圖9B中的存儲(chǔ)元。
除了將圖6A-圖6E中的準(zhǔn)導(dǎo)通膜502b用EPROM膜502c置換外，3D-EPROM的存儲(chǔ)元完全可以使用圖6A-圖6E的結(jié)構(gòu)。對(duì)于圖9C中的EPROM膜，圖10A和圖10B表示了另外一些相應(yīng)的EPROM存儲(chǔ)元結(jié)構(gòu)。對(duì)那些熟悉本專業(yè)的技術(shù)人員來(lái)說(shuō)，圖10A和圖10B中的準(zhǔn)導(dǎo)通膜502cb和反熔絲膜502ca的位置可以互換。
圖10A表示了一個(gè)3D-EPROM的存儲(chǔ)元。它有一個(gè)底電極503、一個(gè)準(zhǔn)導(dǎo)通膜502cb、一個(gè)中間緩沖膜502cc、一個(gè)反熔絲膜502ca和一個(gè)頂電極501。它的制造步驟包括淀積并蝕刻底電極503和準(zhǔn)導(dǎo)通膜502cb；淀積絕緣介質(zhì)膜504；蝕刻絕緣介質(zhì)膜504以形成窗口505從而暴露一部分準(zhǔn)導(dǎo)通膜502cb；在窗口505中間填充中間過(guò)度膜502cc，最后形成反熔絲膜502ca和頂電極501。圖10B表示了另一個(gè)3D-EPROM存儲(chǔ)元。這個(gè)存儲(chǔ)元的制造步驟為淀積底電極503、準(zhǔn)導(dǎo)通膜502cb和中間緩沖膜502cc；蝕刻中間緩沖膜502cc和準(zhǔn)導(dǎo)通膜502cb；蝕刻底電極503；淀積場(chǎng)區(qū)介質(zhì)膜504；蝕刻場(chǎng)區(qū)介質(zhì)膜504以形成通道孔505從而暴露一部分中間緩沖膜502cc；最后淀積和蝕刻反熔絲膜502ca和頂電極501。
圖12A-圖12C表示在一個(gè)3D-ROM存儲(chǔ)層中的幾種版圖俯視圖。在這些版圖中，字線450a-450d沿X方向，位線470a-470c沿Y方向。接觸通道孔460a-460d提供字線與襯底上的晶體管之間的連接。
圖12A表示了第一種版圖，這里所有的接觸通道孔460a-460d落在一條直線上。圖12B表示了第二種版圖，這里接觸通道孔被分成兩組A組460a和460c；B組460b和460d。B組接觸通道孔離A組接觸通道孔有一段距離，因此所有的接觸通道孔460a-460d落在兩條直線上。因?yàn)榻佑|通道孔變得相互較為稀疏，譯碼器的設(shè)計(jì)可以變得更簡(jiǎn)單一些。圖12C表示了第三種版圖，其接觸通道孔也被分成兩紐C組460a和460c；D組460b和460d。C組和D組的接觸通道孔放在字線的兩端，因此選址器的設(shè)計(jì)變得更簡(jiǎn)單。
圖13表示了一個(gè)3D-ROM存儲(chǔ)器的斷面圖。這里以一個(gè)3D-MPROM結(jié)構(gòu)作為例子。制造這個(gè)存儲(chǔ)器的工藝過(guò)程包括首先在半導(dǎo)體襯底10上形成晶體管。那些熟悉本專業(yè)的技術(shù)人員應(yīng)該知道這些晶體管可以通過(guò)標(biāo)準(zhǔn)的半導(dǎo)體工藝流程制造。這些晶體管提供選址/讀的功能。在形成有晶體管的襯底10上生成絕緣介質(zhì)膜20。這個(gè)絕緣介質(zhì)膜20可以是氧化硅，也可以是一些其它更先進(jìn)的介質(zhì)系統(tǒng)。這些更先進(jìn)的介質(zhì)系統(tǒng)可以更成功地填充空隙。絕緣介質(zhì)膜20可以使用諸如CMP的方法來(lái)平面化。此后接觸通道孔101a和層間連接通道口201a3通過(guò)RIE等方法形成。在此平面化的表面上形成一導(dǎo)體，然后通過(guò)圖形轉(zhuǎn)換形成第一字線101，同時(shí)還形成了一個(gè)基座201a2。字線101可以含有高導(dǎo)電性的金屬，譬如說(shuō)，鋁或銅。另一絕緣膜30形成在字線101上并且被平面化。這時(shí)通過(guò)圖形轉(zhuǎn)換把數(shù)字信息轉(zhuǎn)換到絕緣膜30上，如果分別要在地址123和121上產(chǎn)生“0”邏輯和“1”邏輯，在123和121上的掩模版圖形應(yīng)分別是不透明的和透明的。因此曝光后只有在121上的抗蝕膜才會(huì)被清除掉。通過(guò)RIE形成通道孔，并且暴露了一部分字線101。緊接著形成準(zhǔn)導(dǎo)通膜121以及位線111和112。在此之后，另一絕緣膜40在位線111和112上形成，它能夠用諸如CMP的方法平面化，并為第二存儲(chǔ)層200提供一個(gè)平整的基礎(chǔ)。
第二個(gè)存儲(chǔ)層200可用類似的方法形成，但需要增加一個(gè)步驟來(lái)形成層間連接通道口201a1。201a1提供存儲(chǔ)層200上的字線201和存儲(chǔ)層100上的基座201a2之間的連接。因此，第二存儲(chǔ)層200通過(guò)接觸通道孔201a和襯底10產(chǎn)生電連接。當(dāng)?shù)诙€(gè)存儲(chǔ)層生成之后，繼續(xù)使用CMP拋光技術(shù)平整晶片表面。重復(fù)以上的步驟，就制造出一個(gè)多層3D-ROM。
以上的描述是以圖6A和圖6B中的存儲(chǔ)元作為例子進(jìn)行的，熟悉本專業(yè)的技術(shù)人員應(yīng)該了解以上的工藝步驟和結(jié)構(gòu)對(duì)圖6C-圖6E中的存儲(chǔ)元同樣也可以使用。
圖14表示了另一種3D-ROM存儲(chǔ)器的斷面圖。以一個(gè)3D-MPROM作為例子，從圖2中可以看到，X、Y選址器要占據(jù)一定的面積。相應(yīng)地，接觸點(diǎn)131和231之間的距離必須超過(guò)一定的值。為了保持3D-ROM的存儲(chǔ)容量，可以在襯底10和第一個(gè)存儲(chǔ)層100之間增加至少一個(gè)布線層109b。此布線層109b把存儲(chǔ)層100上的接觸點(diǎn)131從存儲(chǔ)層200的接觸點(diǎn)231處移開(kāi)。因此可以節(jié)約更多的芯片面積。相應(yīng)地，存儲(chǔ)容量也可以增加。
圖15A-圖15B表示了另一種3D-ROM存儲(chǔ)器的斷面圖。這里，通過(guò)將不同層上的地址選擇線串聯(lián)在一起，可以減少選址線和襯底10之間的接觸點(diǎn)數(shù)目。當(dāng)接觸點(diǎn)數(shù)目減少時(shí)，選址器的復(fù)雜性也相應(yīng)地減少。相應(yīng)地，3D-ROM的可制造性也提高了。采用在圖13和圖14中的方法，一個(gè)l×m×n的3D-ROM有l(wèi)×(m+n)個(gè)接觸點(diǎn)。但是一個(gè)l×m×n的存儲(chǔ)器，其最少的接觸點(diǎn)數(shù)目可以是 譬如說(shuō)，一個(gè)4×3×3的3D-ROM可以只用6個(gè)字線接觸點(diǎn)和6個(gè)位線接觸點(diǎn)。
圖15A表示了該3D-ROM存儲(chǔ)器垂直于位線482a-482d的斷面圖。在這個(gè)3D-ROM中有四個(gè)存儲(chǔ)層500a-500d。字線480a-480d分為兩組A組480a和480b；B組480c和480d。每組中的字線串聯(lián)在一起，并共同使用一個(gè)到襯底10的接觸通道孔。譬如說(shuō)，字線480b和480a之間通過(guò)金屬塞490b連接在一起，然后通過(guò)接觸通道孔490a和襯底10相連接。類似地，字線480d和480c通過(guò)金屬塞490d連接在一起，然后通過(guò)接觸通道孔490c和襯底10相連接。圖15B表示了該3D-ROM存儲(chǔ)器垂直于字線480a-480d的斷面圖。位線482a-482d分為兩組C組482a和482c；D組482b和482d。每組中的位線串聯(lián)在一起，并共同使用一個(gè)到襯底10的接觸通道孔。譬如說(shuō)，位線482c和482a之間通過(guò)金屬塞492c連接在一起，然后通過(guò)接觸通道孔492a和襯底10相連接。類似地，位線482d和482b通過(guò)金屬塞492d連接在一起，然后通過(guò)接觸通道孔492b和襯底10相連接。總的說(shuō)來(lái)，使用這種方法可以使位線和字線與襯底10的接觸點(diǎn)的數(shù)目減半。
圖13-圖15B以3D-MPROM為例描述了3D-MPROM的結(jié)構(gòu)。這些結(jié)構(gòu)對(duì)3D-EPROM來(lái)說(shuō)也適用。唯一的差別是，對(duì)于3D-EPROM的所有存儲(chǔ)元，都要蝕刻出窗口并形成EPROM膜；該EPROM膜含有準(zhǔn)導(dǎo)通膜和反熔絲膜，而不是像3D-MPROM一樣只含有準(zhǔn)導(dǎo)通膜。除此之外，所有的制造工藝步驟均可適用。
由于3D-ROM存儲(chǔ)器具有極大的存儲(chǔ)容量，故可以應(yīng)用在很多領(lǐng)域。譬如說(shuō)，如今計(jì)算機(jī)使用它的大部分硬盤(pán)空間來(lái)存儲(chǔ)軟件，而這些軟件很少被改變，因此很多硬盤(pán)資源被浪費(fèi)了。使用CD-ROM可以部分地緩和這個(gè)問(wèn)題，但是CD-ROM的讀取時(shí)間很長(zhǎng)。3D-ROM存儲(chǔ)器具有大的存儲(chǔ)容量和很快的讀取時(shí)間，因此是一個(gè)理想的存儲(chǔ)軟件的器件。一個(gè)使用3D-ROM來(lái)存儲(chǔ)軟件的計(jì)算機(jī)，可以放寬對(duì)硬盤(pán)容量的要求。當(dāng)3D-ROM存儲(chǔ)器被用作計(jì)算機(jī)軟件的存儲(chǔ)元件時(shí)，可以使用單獨(dú)的3D-ROM存儲(chǔ)芯片也可以把3D-ROM集成在中央處理器(CPU)上。另一個(gè)3D-ROM存儲(chǔ)器的應(yīng)用是靈敏卡，也叫做安全卡。靈敏卡可以存儲(chǔ)大量個(gè)人信息，并且在不遠(yuǎn)的將來(lái)可以取代身份證、電話磁卡、信用卡等等。在靈敏卡中有些信息需要永久保留，而另一些信息需要隨時(shí)替換，因此可以把本發(fā)明的MPROM、EPROM和其它一些非易失性存儲(chǔ)器，譬如說(shuō)，E2PROM，集成在單個(gè)3D-ROM芯片上，并使用它作為靈敏卡。譬如說(shuō)，E2PROM和本發(fā)明的選址器可以生成在半導(dǎo)體襯底上，然后，可以在它們上面生成本發(fā)明的MPROM和EPROM。因?yàn)楸景l(fā)明的MPROM和EPROM造價(jià)低、集成度高，把E2PROM、MPROM和EPROM用三維形式集成在一起的靈敏卡在不久的將來(lái)可發(fā)現(xiàn)它們的市場(chǎng)。
注意到，雖然本發(fā)明對(duì)各種三維只讀存儲(chǔ)器(包括電編程三維只讀存儲(chǔ)器和掩模編程三維只讀存儲(chǔ)器)作了描述，本發(fā)明覆蓋的范圍僅限于電編程三維只讀存儲(chǔ)器。非電編程三維只讀存儲(chǔ)器，如掩模編程三維只讀存儲(chǔ)器，被明確地排除在本發(fā)明覆蓋的范圍之外。
雖然以上說(shuō)明書(shū)具體描述了本發(fā)明的一些實(shí)例，熟悉本專業(yè)的技術(shù)人員應(yīng)該了解，在不遠(yuǎn)離本發(fā)明的精神和范圍的前提下，可以對(duì)本發(fā)明的形式和細(xì)節(jié)進(jìn)行改動(dòng)，譬如說(shuō)，以上說(shuō)明書(shū)中對(duì)各實(shí)施例的描述是以正邏輯為基礎(chǔ)的，熟悉本專業(yè)的普通技術(shù)人員都知道，如果把“0”邏輯和“1”邏輯互換，本發(fā)明也可用于負(fù)邏輯。因此，除了根據(jù)附加的權(quán)利要求書(shū)的精神，本發(fā)明不應(yīng)受到任何限制。
權(quán)利要求
1.一種電編程三維只讀存儲(chǔ)元，其特征在于具有第一電極(501)；第二電極(503)；以及在所述第一電極和第二電極之間的準(zhǔn)導(dǎo)通膜(502)和反熔絲膜(502ca)；當(dāng)該存儲(chǔ)元上的電壓為讀電壓時(shí)，所述準(zhǔn)導(dǎo)通膜電阻較??；當(dāng)該存儲(chǔ)元上的電壓小于讀電壓時(shí)，其電阻較大；所述反熔絲膜含有絕緣材料，所述反熔絲膜在編程后處于低電阻狀態(tài)。
2.根據(jù)權(quán)利要求1所述的電編程三維只讀存儲(chǔ)元，其特征還在于當(dāng)存儲(chǔ)元上電壓的方向和讀電壓的方向相反時(shí)，所述只讀存儲(chǔ)元有較高的電阻。
3.根據(jù)權(quán)利要求2所述的電編程三維只讀存儲(chǔ)元，其特征在于還含有反向摻雜的第一半導(dǎo)體膜(502ba)和第二半導(dǎo)體膜(502bb)。
4.根據(jù)權(quán)利要求1所述的電編程三維只讀存儲(chǔ)元，其特征還在于所述準(zhǔn)導(dǎo)通膜(502)含有半導(dǎo)體材料。
5.根據(jù)權(quán)利要求1所述的電編程三維只讀存儲(chǔ)元，其特征還在于所述準(zhǔn)導(dǎo)通膜(502)含有保護(hù)性陶瓷材料。
6.根據(jù)權(quán)利要求1所述的電編程三維只讀存儲(chǔ)元，其特征還在于所述反熔絲膜(502ca)含有半導(dǎo)體材料。
7.根據(jù)權(quán)利要求1所述的電編程三維只讀存儲(chǔ)元，其特征還在于所述反熔絲膜(502ca)含有保護(hù)性陶瓷材料。
8.根據(jù)權(quán)利要求7所述的電編程三維只讀存儲(chǔ)元，其特征還在于所述反熔絲膜(502ca)含有絕緣氧化物。
9.根據(jù)權(quán)利要求1所述的電編程三維只讀存儲(chǔ)元，其特征還在于所述準(zhǔn)導(dǎo)通膜(502)和反熔絲膜(502ca)中的至少一層膜具有非單晶結(jié)構(gòu)。
10.根據(jù)權(quán)利要求1所述的電編程三維只讀存儲(chǔ)元，其特征在于還具有在所述反熔絲膜(502ca)和準(zhǔn)導(dǎo)通膜(502cb)之間的緩沖膜(502cc)。
全文摘要
本發(fā)明提供了一種電編程三維只讀存儲(chǔ)元。多個(gè)電編程三維只讀存儲(chǔ)元通過(guò)多根選址線相連，組成一個(gè)存儲(chǔ)層。多個(gè)存儲(chǔ)層在襯底上相互重疊。由于電編程三維只讀存儲(chǔ)元分布在三維空間中，存儲(chǔ)器的存儲(chǔ)密度和存儲(chǔ)容量可極大提高。電編程三維存儲(chǔ)器可以廣泛地應(yīng)用在很多領(lǐng)域。
文檔編號(hào)H01L27/112GK1505160SQ0314566
公開(kāi)日2004年6月16日 申請(qǐng)日期1998年9月24日 優(yōu)先權(quán)日1998年9月24日
發(fā)明者張國(guó)飆 申請(qǐng)人:張國(guó)飆