專利名稱：具有側(cè)向偏移存儲節(jié)點的動態(tài)隨機存取存儲器單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器件，并且特別涉及動態(tài)隨機存取存儲器件(DRAM)的存儲單元。
背景技術(shù)：
集成電路存儲器件已經(jīng)廣泛地用于個人、商業(yè)和工業(yè)應(yīng)用。如本領(lǐng)域中的普通技術(shù)人員所知的，集成電路存儲器件可以分為動態(tài)隨機存取存儲器件(DRAM)和靜態(tài)隨機存取存儲器件(SRAM)。DRAM器件需要更新來保護存儲于其中的數(shù)據(jù)丟失。而另一方面，SRAM器件不需要更新。如本領(lǐng)域中的普通技術(shù)人員所知的，DRAM存儲器單元可以包括晶體管，諸如場效應(yīng)管，經(jīng)常指金屬氧化物半導(dǎo)體(MOS)晶體管，和電容器。
如本領(lǐng)域中的普通技術(shù)人員所知的，DRAM存儲器件包括單元陣列區(qū)和外圍電路區(qū)。該單元陣列區(qū)具有多個有源區(qū)，它們是兩個沿著行和列的有一定尺寸的區(qū)，和一對橫跨各有源區(qū)的字線。同樣，第一和第二源區(qū)形成在各個有源區(qū)的各個相對的端，并且共用(共享)的漏區(qū)形成在該對字線之間的有源區(qū)。因此，在各個有源區(qū)的每一個中放置有一對存取晶體管(access transistor)。
此外，第一和第二單元電容器(cell capacitor)分別形成在第一和第二源區(qū)之上。該第一和第二單元電容器分別電連接到各自的第一和第二源區(qū)。結(jié)果，在每個有源區(qū)形成了一對單元。每個單元電容器包括下或者存儲節(jié)點，電連接到第一或者第二源區(qū)、堆疊在存儲節(jié)點上的介質(zhì)層、以及堆疊在介質(zhì)層上的上或者板電極。
在傳統(tǒng)的DRAM單元中，當(dāng)從頂視平面圖的時候，存儲節(jié)點具有橢圓形或者矩形。換句話講，存儲節(jié)點具有的寬度小于其長度。因此，當(dāng)存儲節(jié)點的高度增加，以便增加單元電容器的電容量的時候，存儲節(jié)點可以向著其寬度方向傾倒。特別地，當(dāng)具有存儲節(jié)點的襯底轉(zhuǎn)動以便從襯底上除去清潔溶液或者去離子水的時候，存儲節(jié)點可以向著其寬度方向傾斜。因此，相鄰的存儲節(jié)點可以彼此電連接，從而產(chǎn)生微小的問題。
具有矩形多邊形的存儲節(jié)點或者圓形存儲節(jié)點的DRAM器件公開在了日本專利公開第2000-150824中。這種半導(dǎo)體器件包括多個有源區(qū)，它們兩維地沿著行和列排列。該有源區(qū)包括第一到第四有源區(qū)。第一有源區(qū)的放置使得第一和第二間距分別沿著X軸和Y軸。這里，X軸和Y軸分別與行和列平行。第二有源區(qū)排列在相對于第一有源區(qū)分別沿著X軸和Y軸平行移動了第一間距的四分之一和第二間距的四分之一的位置上，并且第三有源區(qū)排列在相對于第一有源區(qū)分別沿著X軸和Y軸平行移動了第一間距的一半和第二間距的一半的位置上。同樣，第四有源區(qū)排列在相對于第一有源區(qū)分別沿著X軸和Y軸平行移動了第一間距的四分之三和第二間距的四分之三的位置上。同樣，第一源區(qū)形成在有源區(qū)的一個末端，并且第二源區(qū)形成在有源區(qū)的另一個末端。存儲節(jié)點形成在第一和第二源區(qū)之上。
根據(jù)日本專利公開第2000-150824號，很難在形成存儲節(jié)點的過程中增加對準(zhǔn)邊緣(alignment margin)，由于在位線焊盤和毗鄰位線焊盤的存儲節(jié)點接觸孔之間的間隙可以小于最小的設(shè)計規(guī)則。此外，可以理想地增加MOS晶體管的溝道的寬度和溝道長度，以便改善形成在有源區(qū)的存取MOS晶體管的的特性。換句話講，可能需要增加與有源區(qū)重疊的字線的寬度和重疊字線的有源區(qū)的寬度。但是，根據(jù)公開的日本專利公開第2000-150824的有源區(qū)的輪廓，增加與有源區(qū)重疊的字線的寬度和重疊字線的有源區(qū)的寬度是不容易的。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一些實施例，DRAM單元陣列區(qū)包括隔離層，位于半導(dǎo)體襯底的預(yù)定區(qū)域，來定義有源區(qū)。一對存取晶體管(即，第一MOS晶體管和第二MOS晶體管)位于有源區(qū)。第一MOS晶體管包括在有源區(qū)的一端的第一雜質(zhì)區(qū)，并且第二MOS晶體管包括在有源區(qū)的另一端的第二雜質(zhì)區(qū)。第一雜質(zhì)區(qū)用作第一MOS晶體管的源區(qū)，并且第二雜質(zhì)區(qū)用作第二MOS晶體管的源區(qū)。第一存儲節(jié)點和第二存儲節(jié)點位于包括第一和第二MOS晶體管的襯底上。該第一存儲節(jié)點電連接到第一雜質(zhì)區(qū)，并且第二存儲節(jié)點電連接到第二雜質(zhì)區(qū)。第一和第二存儲節(jié)點的中心軸線穿過分別從第一和第二雜質(zhì)區(qū)的中心點彼此向著一個方向以預(yù)定距離分開的第一位置和第二位置。該單一的方向與有源區(qū)的長度方向平行。
在另外的實施例中，第一和第二MOS晶體管包括橫跨有源區(qū)的一對字線(即，一對柵電極)。該柵電極延伸到橫跨過隔離層。在其他的實施例中，有源區(qū)上的柵電極的寬度大于隔離層上的柵電極的寬度。此外，在另外的實施例中，與柵電極重疊的有源區(qū)的寬度大于源區(qū)的寬度。
在一些實施例中，第一接觸栓塞和第二接觸栓塞可以分別位于第一和第二雜質(zhì)區(qū)。第一和第二接觸栓塞的中心軸線分別穿過第一和第二雜質(zhì)區(qū)的中心點。在一些實施例中，第一存儲節(jié)點焊盤插入到第一接觸栓塞和第一存儲節(jié)點之間。同樣地，在一些實施例中，第二存儲節(jié)點焊盤插入到第二接觸栓塞和第二存儲節(jié)點之間。在一些實施例中，第一存儲節(jié)點焊盤的中心線位于第一接觸栓塞的中心軸線和第一存儲節(jié)點的中心軸線之間。同樣，第二存儲節(jié)點焊盤的中心線位于第二接觸栓塞的中心軸線和第二存儲節(jié)點的中心軸線之間。
在一些實施例中，預(yù)定的距離小于有源區(qū)的中心點和第一和第二雜質(zhì)區(qū)的中心點之間的距離。在一些實施例中，第一存儲節(jié)點的中心軸線通過靠近第一雜質(zhì)區(qū)并且位于第二MOS晶體管的對面的隔離層，并且第二存儲節(jié)點的中心軸線通過第二MOS晶體管的溝道區(qū)。
在一些實施例中，當(dāng)從頂視平面圖的情況下，第一和第二存儲節(jié)點具有矩形的多邊形狀(即，等邊和角)或者圓形。此外，從透視圖的角度看，第一和第二存儲節(jié)點可以具有圓柱形狀或者盒子形狀。
根據(jù)本發(fā)明的另外的實施例，DRAM單元陣列區(qū)包括多個有源區(qū)，它們是兩維地沿著行和列排列的。有源區(qū)包括第一有源區(qū)和第二有源區(qū)。該有源區(qū)是隔離層定義的。該第一有源區(qū)被排列為具有分別沿著X軸和Y軸的第一和第二間距。X軸平行于行并且Y軸平行于列。同樣，第二有源區(qū)位于以便第一有源區(qū)分別平行地沿著X和Y軸平移半個第一間距和半個第二間距的位置上。
第一MOS晶體管和第二MOS晶體管每個都位于第一有源區(qū)。該第一和第二MOS晶體管的放置使得第一和第二MOS晶體管彼此串聯(lián)。同樣，第三MOS晶體管和第四MOS晶體管每個都位于第二有源區(qū)。第三和第四MOS晶體管也彼此串聯(lián)。第一存儲節(jié)點到第四存儲節(jié)點位于具有第一到第四MOS晶體管的襯底上。該第一和第二MOS晶體管包括第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)，它們位于第一有源區(qū)的相對的末端，以便分別用于第一和第二MOS晶體管的源區(qū)。同樣地，該第三和第四MOS晶體管包括第三雜質(zhì)區(qū)和第四雜質(zhì)區(qū)，它們位于第二有源區(qū)的相對的末端，以便分別用于第三和第四MOS晶體管的源區(qū)。第一到第四存儲節(jié)點分別電連接到第一到第四雜質(zhì)區(qū)。第一和第二存儲節(jié)點的中心軸線分別穿過從第一和第二雜質(zhì)區(qū)的中心點以預(yù)定的距離向著X軸的負(fù)方向彼此分開的第一和第二位置。相反，第三和第四存儲節(jié)點的中心軸線分別穿過從第三和第四雜質(zhì)區(qū)的中心點以預(yù)定的距離向著X軸的正方向彼此分開的第三和第四位置。
在一些實施例中，第一和第二MOS晶體管包括第一和第二橫跨過第一有源區(qū)的第一和第二平行柵電極，并且第三和第四MOS晶體管包括橫跨第二有源區(qū)的第三和第四平行柵電極。在一些實施例中，在第一和第二有源區(qū)上的柵電極的寬度大于隔離層上的柵電極的寬度。此外，在另外的實施例中，與柵電極重疊的有源區(qū)的寬度大于源區(qū)的寬度。
在一些實施例中，第一接觸栓塞到第四接觸栓塞可以分別位于第一到第四雜質(zhì)區(qū)。第一到第四接觸栓塞的中心軸線分別穿過第一到第四雜質(zhì)區(qū)的中心點。此外，在一些實施例中，第一存儲節(jié)點焊盤可以插入到第一接觸栓塞和第一存儲節(jié)點之間，并且第二存儲節(jié)點焊盤可以插入到第二接觸栓塞和第二存儲節(jié)點之間。同樣地，在另外的實施例中，第三存儲節(jié)點焊盤可以插入到第三接觸栓塞和第三存儲節(jié)點之間，并且第四存儲節(jié)點焊盤可以插入到第四接觸栓塞和第四存儲節(jié)點之間。
在一些實施例中，第一存儲節(jié)點焊盤的中心軸線穿過在第一雜質(zhì)區(qū)的中心軸線和電連接到第一雜質(zhì)區(qū)的第一存儲節(jié)點之間的區(qū)。并且第二存儲節(jié)點焊盤的中心軸線穿過在第二雜質(zhì)區(qū)的中心軸線和電連接到第二雜質(zhì)區(qū)的第二存儲節(jié)點之間的區(qū)。同樣，第三存儲節(jié)點焊盤的中心軸線穿過在第三雜質(zhì)區(qū)的中心軸線和電連接到第三雜質(zhì)區(qū)的第三存儲節(jié)點之間的區(qū)，并且第四存儲節(jié)點焊盤的中心軸線穿過在第四雜質(zhì)區(qū)的中心軸線和電連接到第四雜質(zhì)區(qū)的第四存儲節(jié)點之間的區(qū)。
在一些實施例中，預(yù)定的距離小于在有源區(qū)的中心點和在有源區(qū)中的第一、第二、第三和第四雜質(zhì)區(qū)(源區(qū))的中心點之間的距離。在其他實施例中，第一存儲節(jié)點的中心軸線通過靠近第一雜質(zhì)區(qū)的隔離層，并且位于與第二MOS晶體管相對的位置，并且第二存儲節(jié)點的中心軸線通過第二MOS晶體管的溝道區(qū)。同樣，在其他的實施例中，第三存儲節(jié)點的中心軸線穿過第三MOS晶體管的溝道區(qū)，并且第四存儲節(jié)點的中心軸線通過靠近第四雜質(zhì)區(qū)，并且位于與第三MOS晶體管相對的位置上的隔離層。
在本發(fā)明的一些實施例中，第一間距等于第二間距的兩倍。在其他的實施例中，第一到第四存儲節(jié)點從頂視平面圖來看，呈現(xiàn)出規(guī)則的多邊形狀或者圓形。同樣，從透視的角度來看，第一到第四存儲節(jié)點可以具有圓柱形狀或者盒子形狀。
根據(jù)本發(fā)明的其他實施例的DRAM單元包括在集成電路襯底中的公共漏區(qū)，以及位于集成電路襯底中的第一和第二源區(qū)，它們中的每一個從公共漏區(qū)沿著各自的第一和第二相對的方向從公共漏區(qū)橫向偏移。第一和第二存儲節(jié)點位于集成電路襯底上，它們的每一個都電連接到第一和第二源區(qū)中的各自的一個。第一和第二存儲節(jié)點橫向從第一和第二源區(qū)中的每一個沿著第一方向偏移。
在其他的實施例中，也具有第一和第二柵電極，其中的每一個位于在公共漏區(qū)和第一和第二源區(qū)的各自的一個之間的集成電路襯底中。也具有第三和第四柵電極，它們中的每一個位于靠近第一和第二源區(qū)的每一個的集成電路襯底上，并且遠(yuǎn)離公共漏區(qū)。第三和第四柵電極比靠近第一和第二源區(qū)的第一和第二柵電極窄。
在其他的實施例中，第一和第二接觸栓塞位于集成電路襯底上，它們中的每一個電連接到各自的第一和第二源區(qū)中的一個。第一和第二接觸栓塞與各自的第一和第二源區(qū)橫向?qū)?zhǔn)。
在其他的實施例中，第一和第二存儲節(jié)點焊盤也位于集成電路襯底上，它們中的每一個位于第一和第二接觸栓塞中的各自的一個和第一和第二存儲節(jié)點中的各自的一個。第一和第二存儲節(jié)點焊盤橫向從各自的第一和第二源區(qū)沿著第一方向偏移。在一些實施例中，第一和第二存儲節(jié)點也橫向從各自的第一和第二存儲節(jié)點焊盤沿著第一方向偏移。
在其他的實施例中，第一和第二存儲節(jié)點橫向從各自的第一和第二源區(qū)沿著第一方向以小于在第一源區(qū)的中心點和公共漏區(qū)的中心部分之間的距離的距離偏移。在一些實施例中，第一存儲節(jié)點的中心點位于第一源區(qū)和公共漏區(qū)之間，并且在一些實施例中，第一和第二存儲節(jié)點從平面圖看去上規(guī)則的多邊形或者圓形。
在本發(fā)明的一些實施例中，DRAM包括多個等間距分開的在集成電路襯底中的第一和第二源區(qū)的行。第二源區(qū)橫向從第一源區(qū)偏移，以便各個第二源區(qū)等間距地從兩個最接近的在靠近的行的第一有源區(qū)分開。每個第一有源區(qū)包括第一和第二源區(qū)和在其間的公共的第一漏區(qū)。第一和第二源區(qū)的各自的一個橫向從公共漏區(qū)沿著各自的第一和第二相對的方向偏移。第二有源區(qū)的每一個都包括第三和第四源區(qū)以及在其間的第二公共漏區(qū)。第三和第四源區(qū)的各自的一個橫向從第二公共漏區(qū)沿著各自的第一和第二相對的方向偏移。
在集成電路襯底上也具有第一和第二存儲節(jié)點的陣列，它們中的每一個電連接到各自的第一和第二源區(qū)中的一個。各自的第一和第二存儲節(jié)點橫向地從各自的第一和第二源區(qū)沿著第一方向偏移。在集成電路襯底上也具有第三和第四存儲節(jié)點陣列，它們中的每一個電連接到各自的第三和第四源區(qū)中的一個。各自的第三和第四存儲節(jié)點橫向地從各自的第三和第四源區(qū)沿著第二方向偏移。窄的和寬的柵電極、接觸栓塞、存儲焊盤和/或存儲節(jié)點可以如上所述地與本發(fā)明的實施例結(jié)合地放置。
根據(jù)本發(fā)明的DRAM的其他的實施例包括在集成電路襯底上的存儲器單元晶體管的陣列，它們中的每一個包括源區(qū)。在集成電路襯底上具有的存儲節(jié)點陣列從平面圖角度看是規(guī)則的多邊形或者圓形，它們中的每一個電連接到源區(qū)中的各自的一個并且從其橫向偏移。也可以具有接觸栓塞、存儲節(jié)點焊盤和/或上述的實施例的其他的方面。
根據(jù)本發(fā)明的實施例，DRAM單元陣列區(qū)的制造方法包括在半導(dǎo)體襯底的預(yù)定的區(qū)上形成隔離層以定義多個有源區(qū)。有源區(qū)包括第一有源區(qū)和第二有源區(qū)，它們是兩個沿著行和列的兩維陣列。第一有源區(qū)被定義為分別沿著X和Y軸的第一和第二間距，并且第二有源區(qū)被定義的位置使得第一有源區(qū)分別沿著X和Y軸以半個第一間距和半個第二間距平行偏移。該X和Y軸分別與行和列平行。
在每個第一有源區(qū)形成第一MOS晶體管和第二MOS晶體管，并且第三MOS晶體管和第四MOS晶體管同時形成在每個第二有源區(qū)中。形成第一和第二MOS晶體管以便第一和第二MOS晶體管彼此串聯(lián)。同時，第三和第四MOS晶體管的形成使得第三和第四MOS晶體管彼此串聯(lián)。第一和第二雜質(zhì)區(qū)分別形成在第一有源區(qū)的相對的末端。第一雜質(zhì)區(qū)作為第一MOS晶體管的源區(qū)，并且第二雜質(zhì)區(qū)作為第二MOS晶體管的源區(qū)。同樣地，。第三和第四雜質(zhì)區(qū)分別形成在第二有源區(qū)的相對的末端。第三雜質(zhì)區(qū)作為第三MOS晶體管的源區(qū)，并且第四雜質(zhì)區(qū)作為第四MOS晶體管的源區(qū)。
第一存儲節(jié)點到第四存儲節(jié)點形成在具有第一到第四MOS晶體管的襯底上。第一到第四存儲節(jié)點分別地電連接到第一到第四雜質(zhì)區(qū)。第一和第二存儲節(jié)點的中心軸線分別通過從第一和第二雜質(zhì)區(qū)以預(yù)定的距離向著X軸的負(fù)方向分開的第一位置和第二位置。相反，第三和第四存儲節(jié)點的中心軸線分別通過從第三和第四雜質(zhì)區(qū)以預(yù)定的距離向著X軸的正方向分開的第三位置和第四位置。
DRAM可以根據(jù)本發(fā)明的另外的實施例，通過在集成電路襯底、公共漏區(qū)和第一以及第二源區(qū)中來制造。它們中的每一個從公共漏區(qū)沿著各自的第一和第二相對的方向橫向偏移。第一和第二存儲節(jié)點是在集成電路襯底上制造的，它們中的每一個電連接到第一和第二源區(qū)中的各自的一個。該第一和第二存儲節(jié)點沿著第一方向從各自的第一和第二源區(qū)橫向偏移。
在其他的實施例中，在制造源和漏區(qū)之前，第一到第四柵電極在集成電路襯底上制造。源和漏區(qū)隨后通過制造在第一和第二柵電極之間的公共漏區(qū)、在第三和第一柵電極之間的第一源區(qū)、以及在第二柵電極和第四柵電極之間的第二源區(qū)來制造。第三和第四柵電極比靠近第一和第二柵電極的第三和第四柵電極窄。
在其他的實施例中，在制造第一和第二存儲節(jié)點之前，在集成電路襯底上制造第一和第二接觸栓塞，它們中的每一個電連接到各自的第一和第二源區(qū)中的一個。該第一和第二接觸栓塞與每個第一和第二源區(qū)橫向?qū)?zhǔn)。在其他的實施例中，在制造接觸栓塞之后，但是在制造存儲節(jié)點之前，在集成電路襯底上制造第一和第二存儲節(jié)點，它們中的每一個位于第一和第二接觸栓塞中的各自的一個和第一和第二存儲節(jié)點中的各自的一個之間。該第一和第二存儲節(jié)點焊盤沿著第一方向從各自的第一和第二源區(qū)橫向偏移。
在本發(fā)明的一個實施例中，在集成電路襯底中制造了多個等間距分開的第一和第二有源區(qū)的交叉行。第二有源區(qū)橫向從第一有源區(qū)偏移，以便各個第二有源區(qū)從在相鄰的行中的兩個最靠近的第一有源區(qū)等間距分開。第一和第二源區(qū)是在每個第一有源區(qū)中制造的，并且第一公共漏區(qū)是在其間制造的。各個第一和第二源區(qū)是從公共漏區(qū)沿著各自的第一和第二相對的方向橫向偏移的。第三和第四源區(qū)也在每個第二有源區(qū)中制造，第二公共漏區(qū)位于其間，它們中的每一個都沿著各自的第一和第二相對方向從公共漏區(qū)橫向偏移。
在集成電路襯底上制造了第一和第二存儲節(jié)點的陣列，它們中的每一個電連接到第一和第二源區(qū)中的各自的一個，并且沿著第一方向從各自的第一和第二源區(qū)橫向偏移。同時，在集成電路襯底上制造了第三和第四存儲節(jié)點的陣列，它們中的每一個電連接到第三和第四源區(qū)中的各自的一個，并且沿著第二方向從各自的第三和第四源區(qū)橫向偏移。如上所述，柵電極、接觸栓塞和/或存儲節(jié)點焊盤也能夠制造。
最后，其他的制造DRAM的根據(jù)本發(fā)明的實施例的方法包括在集成電路襯底中制造存儲器單元晶體管陣列，它們中的每一個包括源區(qū)。在集成電路襯底上制造存儲節(jié)點陣列，它們從平面視圖的角度看是規(guī)則的多邊形的或者圓形的，每一個電連接到源區(qū)的各自的一個并且從其橫向偏移。接觸栓塞和/或存儲節(jié)點焊盤可以如上所述制造。


圖1示出了根據(jù)本發(fā)明的實施例的DRAM單元陣列區(qū)的部分的頂視圖；圖2A到5A示出了沿著圖1的I-I線的截面圖，示出了根據(jù)本發(fā)明的實施例制造DRAM的方法；并且圖2B到5B示出了沿著圖1的II-II線的截面圖，示出了根據(jù)本發(fā)明的實施例制造DRAM的方法。
具體實施例方式
現(xiàn)在將參照附圖更加詳細(xì)地說明本發(fā)明，其中示出了本發(fā)明的優(yōu)選實施例。但是，本發(fā)明可以用許多其他的不同形式的實施例來實現(xiàn)并且不應(yīng)該局限于這里引述的實施例。并且，在此引用的實施例是為了能夠使公開充分并且完整，并且將充分地向本領(lǐng)域的普通技術(shù)人員傳達(dá)本發(fā)明的范圍。在圖中，層和區(qū)的尺寸和相對尺寸被夸大了，以更加清晰。此外，這里描寫和說明的每個實施例也包括了它的補充傳遞型的實施例。相同的參考編號用于了相同的元件。
可以理解，當(dāng)諸如層、區(qū)或者襯底的部分優(yōu)選地指在另外的部分“上”的時候，可以是直接直接在其他的部分之上或者也可以表現(xiàn)為插入到部分之中?？梢岳斫?，如果諸如導(dǎo)線的表面的部分中的一部分被稱為“外”，則它比其他的部分更加地靠近集成電路的外側(cè)。此外，相關(guān)的術(shù)語，例如“之下”在這里可以是表示在圖中的一層或者區(qū)與另一層或者區(qū)相對于襯底或者基層之間的關(guān)系?？梢岳斫?，這些術(shù)語是為了試圖包括除了圖中示出的方位之外的器件的不同的方位。最后，術(shù)語“直接”意味著沒有中間部分。
可以理解，盡管這里的說明使用了第一、第二、第三等的術(shù)語來說明各種的區(qū)、層和/或部分，但是，這些區(qū)、層和/或部分不應(yīng)該局限于這些術(shù)語。這些術(shù)語只是為了使一個區(qū)、層或者部分區(qū)別于另外的區(qū)、層或者部分。因此，下面討論的第一區(qū)、層或者部分可能被表述為第二區(qū)、層或者部分，并且類似地，在不脫離本發(fā)明的理念的情況下，第二區(qū)、層或者部分也可能被表述為第一區(qū)、層或者部分。
可以理解，如在這里所使用的，術(shù)語“行”和“列”是指可能是彼此正交的兩個不平行的方向。但是，術(shù)語行和列不是指特定的水平或者垂直方向。
下面將說明根據(jù)本發(fā)明的實施例的DRAM單元。圖1示出了根據(jù)本發(fā)明的實施例的DRAM單元的頂視平面圖，并且圖5A到5B分別示出了沿著圖1的I-I線、II-II線的截面圖。
參考圖1、5A和5B，隔離層3位于集成電路襯底的預(yù)定的區(qū)，以便半導(dǎo)體襯底1定義多個有源區(qū)。有源區(qū)包括第一有源區(qū)3a和第二有源區(qū)3b。第一有源區(qū)3a是沿著行(X軸)和列(Y軸)的兩維排列。X和Y軸是指不同的方向，但是不需要正交。該第一有源區(qū)3a的排列具有分別沿著X和Y軸的第一間距P1和第二間距P2。第二有源區(qū)3b的位置使得第一有源區(qū)3a沿著X和Y軸以半個第一間距P1和半個第二間距P2分別平行偏移。
第一柵電極7a和第二柵電極7b的放置跨過每個第一有源區(qū)3a。此外，第三柵電極7c和第四柵電極7d的位置放置在跨過第二有源區(qū)3b的位置上。柵電極7a、7b、7c和7d沿著Y軸延伸以用作字線。在一些實施例中，鋪蓋絕緣層圖形9疊層在柵電極7a、7b、7c和7d上。第一柵電極7a和其上的覆蓋絕緣層圖形9組成了第一柵圖形10a，第二柵電極7b和其上的覆蓋絕緣層圖形9組成了第二柵圖形10b，同樣地，第三柵電極7c和其上的覆蓋絕緣層圖形9組成了第三柵圖形10c，第四柵電極7d和其上的覆蓋絕緣層圖形9組成了第一柵圖形10d。柵絕緣層5插入到有源區(qū)和柵電極之間。
第一雜質(zhì)區(qū)(未示出)形成在了靠近第一柵電極7a并且位于第二柵電極7b對面的第一有源區(qū)3a，并且第二雜質(zhì)區(qū)11b形成在了靠近第二柵電極7b并且位于第一柵電極7a對面的第一有源區(qū)3a。換句話將，第一和第二雜質(zhì)區(qū)分別形成在了每個第一有源區(qū)3a的相對的末端。第一雜質(zhì)區(qū)用于第一源區(qū)，而第二雜質(zhì)區(qū)11b作為第二源區(qū)。
此外，第三雜質(zhì)區(qū)11c形成在了靠近第三柵電極7c并且位于第四柵電極7d對面的第二有源區(qū)3b，并且第四雜質(zhì)區(qū)11d形成在了靠近第四柵電極7d并且位于第三柵電極7c對面的第二有源區(qū)3b。換句話將，第三和第四雜質(zhì)區(qū)11c和11d分別形成在了每個第二有源區(qū)3b的相對的末端。第三雜質(zhì)區(qū)11c用于第三源區(qū)，而第四雜質(zhì)區(qū)11d作為第四源區(qū)。此外，第五雜質(zhì)區(qū)11e形成在了位于第一和第二柵電極7a和7b之間的第一有源區(qū)3a上，以及位于第三和第四柵電極7c和7d之間的第二有源區(qū)3b。第五雜質(zhì)區(qū)11e對應(yīng)于公共漏區(qū)。結(jié)果第一MOS晶體管和第二MOS晶體管形成在每個第一有源區(qū)3a，并且，第三MOS晶體管和第四MOS晶體管形成在每個第二有源區(qū)3b。
因此，圖1、圖5A和5B示出了包括在集成電路襯底1中的公共漏區(qū)11e和在集成電路襯底中的第一11c和第二11d源區(qū)的DRAM，它們中的每一個沿著各自的第一和第二相對的方向(在圖1和5A中分別的左和右)從公共漏區(qū)橫向偏移。圖1、5A和5B也示出了根據(jù)本發(fā)明的實施例的包括多個在集成電路襯底1中的第一和第二有源區(qū)3a、3b的等間距分開的交叉的行的DRAM，第二有源區(qū)3b從第一有源區(qū)橫向偏移，以便各個第二有源區(qū)3b等間距地與在毗鄰的行中的兩個最接近的第一有源區(qū)3a分離。每個第一有源區(qū)3a包括第一和第二源區(qū)以及其間的第一公共漏區(qū)，它們中的每一個從公共漏區(qū)沿著各自的第一和第二相對的方向橫向偏移。此外，每個第二有源區(qū)包括第三和第四源區(qū)以及其間的第二公共漏區(qū)，它們中的每一個從公共漏區(qū)沿著各自的第一和第二相對的方向橫向偏移。
繼續(xù)圖1、5A和5B的說明，在一些實施例中，在有源區(qū)3a和3b上的柵電極7a、7b、7c和7d的寬度大于在隔離層3上的柵電極7a、7b、7c和7d的寬度。如圖1和5A所示。這可以抑制單元晶體管的可能是由于短溝道效應(yīng)的泄漏電流，通過增加或者最大化第一到第四MOS晶體管的溝道長度。這也可以改善DRAM器件的更新特性。
此外，在其他的實施例中，與柵電極7a、7b、7c和7d重疊的第一和第二有源區(qū)3a和3b的寬度比第一到第四雜質(zhì)區(qū)(源區(qū))的寬度要大。這可以通過增加或者最大化第一到第四MOS晶體管的溝道寬度來加強第一到第四MOS晶體管(單元晶體管)的電流驅(qū)動性能。具體地，當(dāng)隔離層3是通過使用溝槽隔離技術(shù)形成的情況下，諸如第一到第四MOS晶體管的小晶體管可以具有由于翻轉(zhuǎn)窄寬度效應(yīng)(inversing narrow width effect)的低閾值電壓。因此，可能很難降低MOS晶體管的關(guān)斷電壓。因此，第一到第四MOS晶體管的溝道寬度的增加可以導(dǎo)致更新循環(huán)時間和感應(yīng)余量(sensing margin)的增加。
因此，圖1、5A和5B也示出了第一10c和第二11d柵電極，它們中的每一個位于在公共漏區(qū)11e和各自的第一11c和第二11d源區(qū)之間的集成電路襯底1上，并且第三和第四柵電極10b和10a中的每一個位于靠近各自的第一和第二源區(qū)11c和11d中的一個的集成電路襯底上，并且遠(yuǎn)離公共漏區(qū)11e，第三和第四柵電極10b和10a窄于靠近第一和第二源區(qū)11c和11d的第二柵電極11d。
第一到第四柵圖形10a、10b、10c和10d的側(cè)壁可以用絕緣間隔層13覆蓋。該具有間隔層13的襯底用第一層間絕緣層15覆蓋。第一到第四雜質(zhì)區(qū)分別通過穿過第一層間絕緣層5的預(yù)定區(qū)的第一到第四接觸孔17a、17b、17c和17d露出。此外，第五雜質(zhì)區(qū)11e可以通過第五接觸孔17e露出。在一些實施例中，第一到第四接觸孔17a、17b、17c和17d的中心線穿過第一到第四雜質(zhì)區(qū)的各自的中心點。第一到第五接觸孔17a、17b、17c、17d和17e分別用第一接觸栓塞(未示出)、第二接觸栓塞19b、第三接觸栓塞19c、第四接觸栓塞19d和第五接觸栓塞19e填充。有源區(qū)可以具有從它們的中心部分(即，公共漏區(qū))向著Y軸的正方向延伸的突起，如圖1所示。此時，第五接觸栓塞19e被延伸以覆蓋突起。
因此，圖1、5A和5B示出了在集成電路襯底1上的第一和第二接觸栓塞19a和19b，它們的每一個都電連接到各自的第一和第二源區(qū)11a和11b中的一個，該第一和第二接觸栓塞與各自的第一和第二源區(qū)橫向?qū)R。此外，在集成電路襯底1上也具有第三和第四接觸栓塞19c和19d，它們的每一個都電連接到各自的第三和第四源區(qū)11c和11d中的一個，該第三和第四接觸栓塞與各自的第三和第四源區(qū)橫向?qū)R。
第二層間絕緣層20c覆蓋了具有第一到第五接觸栓塞的襯底。該第二層間絕緣層20c可以包括下蝕刻停止層20a和絕緣層20b，它們是順序?qū)盈B的。第五接觸栓塞19e通過穿透第二層間絕緣層20c的位線接觸孔(未示出)露出。在第二層間絕緣層20c上放置有多個平行的位線21。該位線21通過位線接觸孔電連接到第五接觸栓塞11e。位線21的放置與X軸平行。同樣，在一些實施例中，位線21位于沿著Y軸橫跨在相鄰的源區(qū)11b和11c之間的隔離層3的位置上。此外，在一些實施例中，位線覆蓋層圖形23是疊層在位線21上的。其上的各自的位線21和各自的位線覆蓋層圖形23組成了位線圖形24。位線圖形24的側(cè)壁在一些實施例中給位線間隔層25覆蓋。
用第三層間絕緣層27覆蓋具有位線間隔層25的襯底。第一到第四接觸栓塞分別與穿過第二和第三絕緣層20c和27的第一到第四存儲節(jié)點焊盤31a、31b、31c和31d接觸。第一和第二存儲節(jié)點焊盤31a和31b分別覆蓋第一和第二接觸栓塞，并且向著X軸的負(fù)方向延伸。相反，第三和第四存儲節(jié)點焊盤31c和31d分別覆蓋第三和第四接觸栓塞，并且向著X軸的正方向延伸。
因此，圖1、5A和5B也示出了在集成電路襯底1上的第一和第二存儲節(jié)點焊盤31a和31b，它們中的每一個位于各自的第一和第二接觸栓塞19a和19b中的一個與各自的第一和第二存儲節(jié)點39a和39b中的一個之間，第一和第二存儲節(jié)點焊盤沿著第一方向從各自的第一和第二源區(qū)橫向偏移。圖1、5A和5B也示出了在集成電路襯底1上的第三和第四存儲節(jié)點焊盤31c和31d，它們中的每一個位于各自的第三和第四接觸栓塞19c和19d中的一個與各自的第三和第四存儲節(jié)點39c和39d中的一個之間。第三和第四存儲節(jié)點焊盤沿著第二方向從各自的第三和第四源區(qū)11c和11d橫向偏移?？梢岳斫?，如在這里使用的術(shù)語橫向偏移意味著在制造器件中使用的系統(tǒng)或者工藝的固有的偏移量之外的橫向偏移，以便該橫向偏移是故意引入的。
具有第一到第四存儲節(jié)點焊盤31a、31b、31c和31d的襯底被第四層間絕緣層36覆蓋。第四層間絕緣層36可以包括上蝕刻停止層33和犧牲絕緣層35，它們是順序疊層的。該第一到第四存儲節(jié)點焊盤31a、31b、31c和31d分別通過穿透第四層間絕緣層36的第一存儲節(jié)點接觸孔(未示出)、第二存儲節(jié)點接觸孔31b、第三存儲節(jié)點接觸孔31c和第四存儲節(jié)點接觸孔31d露出。第一到第四存儲節(jié)點39a、39b、39c和39d位于第一到第四存儲節(jié)點孔中。
第一存儲節(jié)點39a的中心軸線穿過從第一接觸孔17a向著X軸的負(fù)方向以第一預(yù)定距離分開的第一點A。此外，第二存儲節(jié)點39b的中心軸線穿過從第二接觸孔17b向著X軸的負(fù)方向以第二預(yù)定距離分開的第二點B。該預(yù)定的距離小于在有源區(qū)中的有源區(qū)的中心點和第一接觸孔17a的中心點(或者第二接觸孔17b)之間的間距。當(dāng)?shù)谝挥性磪^(qū)3a的長度增加以便增加第一和第二MOS晶體管的溝道長度的情況下，第一預(yù)定距離可以不同于第二預(yù)定距離，如圖1所示。可以理解，如在此所用的，術(shù)語預(yù)定距離意味著在制造器件中使用的系統(tǒng)/工藝的固有的偏移距離之外的預(yù)定距離，以便該預(yù)定距離是故意引入的。
因此，圖1、5A和5B也示出了在集成電路襯底1上的第一和第二存儲節(jié)點39a和39b，它們中的每一個都電連接到各自的第一和第二源區(qū)11a和11b中的一個，該第一和第二存儲節(jié)點沿著第一方向從各自的第一和第二源區(qū)橫向偏移。此外，圖1、5A和5B也示出了在集成電路襯底1上的第三和第四存儲節(jié)點39c和39d，它們中的每一個都電連接到各自的第三和第四源區(qū)11c和11d中的一個。第三和第四存儲節(jié)點沿著第二方向從各自的第三和第四源區(qū)11c和11d橫向偏移。
在一些實施例中，第一存儲節(jié)點3a的中心軸線穿過部分與第一有源區(qū)3a相鄰并且位于第二MOS晶體管的對面的隔離層，并且第二存儲節(jié)點39b的中心軸線穿過第二MOS晶體管的溝道區(qū)。更具體地，第一存儲節(jié)點焊盤31a的中心軸線位于第一存儲節(jié)點39a的中心軸線和第一接觸孔17a的中心軸線之間，并且，第二存儲節(jié)點焊盤31b的中心軸線位于第二存儲節(jié)點39b的中心軸線和第二接觸孔17b的中心軸線之間。中心軸線是垂直于X-Y平面的法線。
同時，第三存儲節(jié)點39c的中心軸線穿過從第三接觸孔17c向著X軸的正方向以第三預(yù)定距離分開的第三點C。此外，第四存儲節(jié)點39d的中心軸線穿過從第四接觸孔17d向著X軸的正方向以第四預(yù)定距離分開的第四點D。當(dāng)?shù)诙性磪^(qū)3b的長度增加，以便增加第三和第四MOS晶體管的溝道長度的情況下，第三預(yù)定距離可以不同于第四預(yù)定距離，如圖1所示。在一些實施例中，第三存儲節(jié)點39c的中心軸線穿過第三MOS晶體管的溝道區(qū)，并且第四存儲節(jié)點39d的中心軸線穿過靠近第二有源區(qū)3b并且位于與第三MOS晶體管相對的位置上的隔離層的部分。更具體地，第三存儲節(jié)點焊盤31c的中心軸線位于第三存儲節(jié)點39c的中心軸線和第三接觸孔17c的中心軸線之間，并且，第四存儲節(jié)點焊盤31d的中心軸線位于第四存儲節(jié)點39d的中心軸線和第四接觸孔17d的中心軸線之間。
因此，圖1、5A和5B示出了本發(fā)明的實施例，其中，第一和第二存儲節(jié)點39a和39b沿著第一方向從各自的第一和第二源區(qū)11a和11b以小于第一源區(qū)11a的中心點和第一公共漏區(qū)的中心點的距離橫向偏移，并且，其中，第三和第四存儲節(jié)點39c和39d沿著第二方向從各自的第三和第四源區(qū)11c和11d以小于第三源區(qū)11c的中心點和第二公共漏區(qū)11e的中心點的距離橫向偏移。此外，這些結(jié)構(gòu)也示出了本發(fā)明的實施例，其中第一存儲節(jié)點3a的中心點A位于第一源區(qū)19a和第一公共漏區(qū)之間，并且第三存儲節(jié)點39c的中心點41c位于第四源區(qū)11d和第二公共漏區(qū)之間。
根據(jù)上面的說明，相鄰的存儲節(jié)點的中心軸線之間的距離可以彼此相同。因此，可以設(shè)計具有從頂視平面圖的角度來看類似于規(guī)則的多邊形形狀或者圓形形狀的結(jié)構(gòu)的存儲節(jié)點。具體地，當(dāng)?shù)诙g距P2是第一間距P1的一半的時候，存儲節(jié)點的頂視平面圖可以具有規(guī)則的多邊形狀或者圓形形狀。因此，這些形狀可以減少或者避免存儲節(jié)點在后續(xù)的工藝中的破損和傾倒。因此，在本發(fā)明的一些實施例中，第一到第四存儲節(jié)點展示出了規(guī)則的平面視圖的多邊形形狀或者圓形形狀。此外，在本發(fā)明的一些實施例中，每個第一到第四存儲節(jié)點是從其各自的四個相鄰的存儲節(jié)點等間距分開的。
接下來，參照附圖來說明在根據(jù)本發(fā)明的實施例中的DRAM單元。
參照圖1、2A和2B，隔離層3形成在半導(dǎo)體襯底1的預(yù)定的區(qū)中，以定義兩維排列的第一有源區(qū)3a和第二有源區(qū)3b。該隔離層3可以使用傳統(tǒng)的溝槽隔離技術(shù)和/或其他的技術(shù)來形成。第一有源區(qū)3a被定義為具有分別沿著X和Y軸的第一間距P1以及第二間距P2，如圖1所示。同樣，第二有源區(qū)3b被定義在第一有源區(qū)3a分別沿著X和Y軸平行偏移半的第一間距P1以及半個第二間距P2的位置上。
因此，圖1、2A和2B示出了在集成電路襯底1上制造多個等間距分開的第一和第二源區(qū)3a和3b的交叉的行，第二有源區(qū)3b從第一有源區(qū)3a橫向偏移，以便各個第二有源區(qū)從在相鄰的行中的最接近的第一有源區(qū)等間距分開。
柵絕緣層5形成在有源區(qū)3a和3b上。柵導(dǎo)電層和覆蓋絕緣層順序地形成在具有柵絕緣層5的襯底上。在一些實施例中，覆蓋絕緣層是通過具有相對于作為傳統(tǒng)的層間絕緣層的硅氧化物層的蝕刻選擇性的絕緣層形成的。例如，覆蓋絕緣層可以由硅氮化物層形成。
該覆蓋絕緣層和柵導(dǎo)電層被連續(xù)構(gòu)圖以形成橫跨源區(qū)3a和3b的第一到第四柵圖形10a、10b、10c和10d。第一和第二柵圖形10a和10b橫跨第一有源區(qū)3a，并且第三和第四柵圖形10c和10d橫跨第二有源區(qū)3b。每個第一柵圖形10a包括順序?qū)盈B的第一柵電極7a和覆蓋絕緣層圖形9，并且，每個第二柵圖形10b包括順序?qū)盈B的第二柵電極7b和覆蓋絕緣層圖形9。同樣地，每個第三柵圖形10c包括順序?qū)盈B的第三柵電極7c和覆蓋絕緣層圖形9，并且每個第四柵圖形10d包括順序?qū)盈B的第四柵電極7 d和覆蓋絕緣層圖形9。在一些實施例中，覆蓋絕緣層和柵導(dǎo)電層被構(gòu)圖以便重合有源區(qū)的柵電極的寬度W1比與隔離層3重合的柵電極的寬度W2寬。
雜質(zhì)離子采用柵圖形10a、10b、10c和10d作為離子注入掩模注入到有源區(qū)，因此，形成了第一雜質(zhì)區(qū)(未示出)、第二雜質(zhì)區(qū)11b、第三雜質(zhì)區(qū)11c、和第四雜質(zhì)區(qū)11d和第五雜質(zhì)區(qū)11e。第一和第二雜質(zhì)區(qū)形成在第一有源區(qū)3a的兩端，并且，第三和第四雜質(zhì)區(qū)11c和11d形成在第二有源區(qū)3b的兩端。同樣，第五雜質(zhì)區(qū)11e形成在第一和第二柵電極7a和7b之間的第一有源區(qū)3a，以及第三和第四柵電極7c和7d之間的第二有源區(qū)3b。因此，第一MOS晶體管第二MOS晶體管形成在每個第一有源區(qū)3a，并且第三MOS晶體管和第四MOS晶體管MOS形成在每個第二有源區(qū)3b。
因此，這些圖示出了在每個第一有源區(qū)和其間的第一公共漏區(qū)中制造第一和第二源區(qū)，它們中的每一個都從公共漏區(qū)沿著各自的第一和第二相對的方向橫向偏移。這些圖也示出了在個第二有源區(qū)和其間的第二公共漏區(qū)中制造第三和第四源區(qū)，它們中的每一個都從公共漏區(qū)沿著各自的第一和第二相對的方向橫向偏移。
第一雜質(zhì)區(qū)作為第一MOS晶體管的源區(qū)并且第二雜質(zhì)區(qū)11b作為第二MOS晶體管的源區(qū)。同樣，第三雜質(zhì)區(qū)11c作為第三MOS晶體管的源區(qū)，并且第四雜質(zhì)區(qū)11d作為第四MOS晶體管的源區(qū)。此外，在第一有源區(qū)3a中的第五雜質(zhì)區(qū)11e作為第一和第二MOS晶體管的公共漏區(qū)，并且在第二有源區(qū)3b中的第五雜質(zhì)區(qū)11e作為第三和第四MOS晶體管的公共漏區(qū)。絕緣間隔層13隨后使用傳統(tǒng)的方法形成在柵圖形10a、10b、10c和10d的側(cè)壁上。該絕緣間隔層13用與覆蓋絕緣層相同的材料形成。
參照圖1、3A和3B，第一層間絕緣層15形成在具有間隔層13的襯底上。第一層間絕緣層15被構(gòu)圖來形成分別露出第一到第五雜質(zhì)區(qū)的第一到第五接觸孔17a、17b、17c、17d和17e。覆蓋絕緣層圖形9和間隔層13在形成第一到第五接觸孔17a、17b、17c、17d和17e期間作為蝕刻停止層。換句話講，第一到第五接觸孔17a、17b、17c、17d和17e可以使用自對齊接觸技術(shù)來形成。第一接觸栓塞(未示出)、第二接觸栓塞19b、第三接觸栓塞19c、第四接觸栓塞19d和第五接觸栓塞19e是采用傳統(tǒng)的方式在第一到第五接觸孔17a、17b、17c、17d和17e中形成的。
第二層間絕緣層20c是形成在具有第一到第五接觸栓塞的襯底上的。在一些實施例中，第二層間絕緣層20c是通過連續(xù)疊層下蝕刻停止層20a和絕緣層20b來形成的。該下蝕刻停止層20a是用具有相對于絕緣層20b、第一層間絕緣層15和接觸栓塞的蝕刻選擇性的絕緣層形成的。例如，下蝕刻停止層20c可以用硅氮化物層形成。第二層間絕緣層20c被構(gòu)圖來形成露出第五接觸栓塞19e的位線接觸孔。
在第二層間絕緣層20c上形成了覆蓋位線接觸孔的多個平行的位線圖形24。每個位線圖形24包括順序疊層的位線21和位線覆蓋層圖形23。位線21通過位線接觸孔電連接到第五接觸栓塞19e。同樣，位線圖形24通過傳統(tǒng)的方法形成在位線圖形24的側(cè)壁上。位線覆蓋層圖形23和位線間隔層25在一些實施例中是用與柵覆蓋層圖形9和柵間隔層13相同的材料形成的。
參照圖1、4A和4B，第三層間絕緣層27形成在包括位線間隔層25的襯底上。該第三層間絕緣層27和絕緣層20b被連續(xù)構(gòu)圖以形成分別在第一到第四接觸栓塞上的第一到第四初始的存儲節(jié)點焊盤接觸孔。該第一和第二初始存儲節(jié)點焊盤接觸孔被形成為具有分別從第一和第二雜質(zhì)區(qū)向著X軸的負(fù)方向偏移的中心軸線。因此，第一初始存儲節(jié)點焊盤接觸孔可以露出在第四柵電極7d上的下蝕刻停止層20a，并且，第二初始存儲節(jié)點焊盤接觸孔可以露出在第二柵電極7b上的下蝕刻停止層20a。
相反，第三和第四初始存儲節(jié)點焊盤接觸孔被形成為具有分別從第三和第四雜質(zhì)區(qū)向著X軸的負(fù)方向橫向偏移的中心軸線。因此，第三初始存儲節(jié)點焊盤接觸孔可以露出在第三柵電極7c上的下蝕刻停止層20a，并且，第四初始存儲節(jié)點焊盤接觸孔可以露出在第一柵電極7a上的下蝕刻停止層20a。
隨后，通過第一到第四初始存儲節(jié)點接觸孔露出的下蝕刻停止層20a被選擇性地蝕刻，來形成分別露出第一到第四接觸栓塞的第一到第四存儲節(jié)點焊盤接觸孔。第一到第四存儲節(jié)點焊盤31a、31b、31c和31d分別形成在第一到第四存儲節(jié)點焊盤接觸孔中。
參照圖1、5A和5B，第四層間存儲節(jié)點焊盤36形成在具有第一到第四存儲節(jié)點焊盤31a、31b、31c和31d的襯底上。第四層間絕緣層36在一些實施例中，是通過順序地層疊上蝕刻停止層33和犧牲絕緣層35形成的。給上蝕刻停止層33在一些實施例中，是通過具有相對于犧牲絕緣層35、存儲節(jié)點焊盤31a、31b、31c和31d以及第三層間絕緣層27的蝕刻選擇性的絕緣層形成的。例如，上蝕刻停止層33可以用硅氮化物層形成。相反，犧牲絕緣層優(yōu)選地用硅氧化物層形成。
犧牲絕緣層35和上蝕刻停止層33被連續(xù)地構(gòu)圖，以形成分別露出第一到第四存儲節(jié)點焊盤31a、31b、31c和31d的第一存儲節(jié)點接觸孔、第二存儲節(jié)點接觸孔37b、第三存儲節(jié)點接觸孔37c和第四存儲節(jié)點接觸孔37d。第一和第二存儲節(jié)點接觸孔被形成為具有分別穿過從第一和第二存儲節(jié)點焊盤31a和31b向著X軸的負(fù)方向偏移的第一位置A和第二位置B的第一和第二中心軸線。相反，第三和第四存儲節(jié)點接觸孔被形成為具有分別穿過從第三和第四存儲節(jié)點焊盤31c和31d向著X軸的正方向偏移的第三位置C和第四位置D的第三和第四中心軸線41c和41d。具體地，第一中心軸線可以穿過靠近第一雜質(zhì)區(qū)并且在第二MOS晶體管的相對的位置上的部分隔離層3。并且，第二中心軸線可以穿過第二MOS晶體管的溝道區(qū)。同樣，第三中心軸線41c可以穿過第三MOS晶體管的溝道區(qū)，而第四中心軸線可以穿過靠近第四雜質(zhì)區(qū)11d并且在第三MOS晶體管的相對的位置上的部分隔離層3。
第一到第四存儲節(jié)點39a、39b、39c和39d形成在存儲節(jié)點接觸孔中。該存儲節(jié)點39a、39b、39c和39d可以展示出圓柱形狀的透視圖形或者盒形狀的透視圖形。同樣，存儲節(jié)點39a、39b、39c和39d可以被列陣以便在39a、39b、39c和39d中的相鄰的存儲節(jié)點之間的中心軸線彼此相同。如果第二間距P2是第一間距P1的一半，則存儲節(jié)點39a、39b、39c和39d可以被形成為具有從頂視平面圖角度看的規(guī)則的多邊形狀或者圓形形狀。犧牲絕緣層35可以被隨后選擇性地除去，以便露出存儲節(jié)點39a、39b、39c和39d的側(cè)壁。
因此，這些圖示出了在集成電路襯底上生成第一和第二存儲節(jié)點，它們中的每一個電連接到各自的第一和第二源區(qū)中的一個。該第一和第二存儲節(jié)點從各自的第一和第二源區(qū)沿著第一方向橫向偏移。這些圖也示出了在集成電路襯底上生成第三和第四存儲節(jié)點，它們中的每一個電連接到各自的第三和第四源區(qū)中的一個。該第三和第四存儲節(jié)點從各自的第三和第四源區(qū)沿著第二方向橫向偏移。
根據(jù)本發(fā)明的實施例，可以減少或者最小化在存儲節(jié)點之間的長度和寬度的差異，并且使得單元晶體管的溝道泄漏電流減少。因此，可以顯著地改善DRAM器件的更新特性和/或其生產(chǎn)。
在附圖和說明書中，公開了本發(fā)明的實施例，盡管采用了特定的術(shù)語，但是它們只是一般意義上的并且是陳述性的，而且不是為了限定的目的，本發(fā)明的范圍被限定在下面的權(quán)利要求中。
權(quán)利要求
1.一種DRAM單元陣列區(qū)，包括隔離層，位于半導(dǎo)體襯底的預(yù)定區(qū)域，來定義有源區(qū)；第一和第二MOS晶體管，位于有源區(qū)并且彼此串聯(lián)，第一MOS晶體管具有在有源區(qū)的一端的第一雜質(zhì)區(qū)以用作第一MOS晶體管的源區(qū)，并且第二MOS晶體管具有在有源區(qū)的另一端的第二雜質(zhì)區(qū)以用作第二MOS晶體管的源區(qū)；并且第一存儲節(jié)點和第二存儲節(jié)點位于包括第一和第二MOS晶體管的襯底上，該第一和第二存儲節(jié)點分別電連接到第一和第二雜質(zhì)區(qū)，并且第一和第二存儲節(jié)點的中心軸線穿過分別從第一和第二雜質(zhì)區(qū)的中心點向著單一的方向以預(yù)定距離分開的第一位置和第二位置，該單一的方向與有源區(qū)的長度方向平行。
2.根據(jù)權(quán)利要求1所述的DRAM單元陣列區(qū)，其中，第一和第二MOS晶體管包括橫跨有源區(qū)的一對柵電極，并且其中該柵電極延伸到橫跨過隔離層。
3.根據(jù)權(quán)利要求2所述的DRAM單元陣列區(qū)，其中，有源區(qū)上的柵電極的寬度大于隔離層上的柵電極的寬度。
4.根據(jù)權(quán)利要求2所述的DRAM單元陣列區(qū)，其中，與柵電極重疊的有源區(qū)的寬度大于源區(qū)的寬度。
5.根據(jù)權(quán)利要求1所述的DRAM單元陣列區(qū)，還包括第一接觸栓塞和第二接觸栓塞，分別位于第一和第二雜質(zhì)區(qū)。
6.根據(jù)權(quán)利要求5所述的DRAM單元陣列區(qū)，其中，第一和第二接觸栓塞的中心軸線分別穿過第一和第二雜質(zhì)區(qū)的中心點。
7.根據(jù)權(quán)利要求5所述的DRAM單元陣列區(qū)，還包括第一存儲節(jié)點焊盤，插入到第一接觸栓塞和第一存儲節(jié)點之間；以及第二存儲節(jié)點焊盤，插入到第二接觸栓塞和第二存儲節(jié)點之間。
8.根據(jù)權(quán)利要求7所述的DRAM單元陣列區(qū)，其中，第一存儲節(jié)點焊盤的中心線位于第一接觸栓塞的中心軸線和第一存儲節(jié)點的中心軸線之間；并且第二存儲節(jié)點焊盤的中心線位于第二接觸栓塞的中心軸線和第二存儲節(jié)點的中心軸線之間。
9.根據(jù)權(quán)利要求1所述的DRAM單元陣列區(qū)，其中，預(yù)定的距離小于有源區(qū)的中心點和第一或者第二雜質(zhì)區(qū)的中心點之間的距離。
10.根據(jù)權(quán)利要求1所述的DRAM單元陣列區(qū)，其中，第一存儲節(jié)點的中心軸線通過靠近第一雜質(zhì)區(qū)并且位于第二MOS晶體管的對面的隔離層的部分，并且第二存儲節(jié)點的中心軸線通過第二MOS晶體管的溝道區(qū)。
11.根據(jù)權(quán)利要求1所述的DRAM單元陣列區(qū)，其中，第一存儲節(jié)點的中心軸線穿過第一MOS晶體管的溝道區(qū)，并且第二存儲節(jié)點的中心軸線穿過靠近第二雜質(zhì)區(qū)并且位于第一MOS晶體管對面的隔離層的部分。
12.根據(jù)權(quán)利要求1所述的DRAM單元陣列區(qū)，其中，從頂視平面圖的角度看，第一和第二存儲節(jié)點展示為規(guī)則的多邊形形狀或者圓形。
13.根據(jù)權(quán)利要求1所述的DRAM單元陣列區(qū)，其中，從透視圖的角度看，第一和第二存儲節(jié)點具有圓柱形狀或者盒子形狀。
14.根據(jù)權(quán)利要求1所述的DRAM單元陣列區(qū)，包括第一有源區(qū)和第二有源區(qū)，它們是兩維地沿著行和列排列，該有源區(qū)是隔離層定義的，第一有源區(qū)具有分別沿著平行于行的X軸和平行于列的Y軸的第一和第二間距，第二有源區(qū)位于以便第一有源區(qū)分別平行地沿著X和Y軸平移半個第一間距和半個第二間距的位置上。
15.一種DRAM單元陣列區(qū)，包括第一有源區(qū)和第二有源區(qū)，它們是兩維地沿著行和列排列，該有源區(qū)是隔離層定義的，第一有源區(qū)具有分別沿著平行于行的X軸和平行于列的Y軸的第一和第二間距，第二有源區(qū)位于以便第一有源區(qū)分別平行地沿著X和Y軸平移半個第一間距和半個第二間距的位置上；第一MOS晶體管和第二MOS晶體管，在每個第一有源區(qū)并且彼此串聯(lián)連接，第一MOS晶體管具有位于第一有源區(qū)的一個末端的第一雜質(zhì)區(qū)，以作為第一MOS晶體管的源區(qū)，并且第二MOS晶體管具有位于第一有源區(qū)的另一個末端的第二雜質(zhì)區(qū)，以作為第二MOS晶體管的源區(qū)；第三MOS晶體管和第四MOS晶體管，在每個第二有源區(qū)并且彼此串聯(lián)連接，第三MOS晶體管具有位于第二有源區(qū)的一個末端的第三雜質(zhì)區(qū)，以作為第三MOS晶體管的源區(qū)，并且第四MOS晶體管具有位于第二有源區(qū)的另一個末端的第四雜質(zhì)區(qū)，以作為第四MOS晶體管的源區(qū)；第一到第四存儲節(jié)點位于具有第一到第四MOS晶體管的襯底上，并且第一和第二存儲節(jié)點分別電連接到第一和第二雜質(zhì)區(qū)，并且第三和第四存儲節(jié)點分別電連接到第三和第四雜質(zhì)區(qū)，第一和第二存儲節(jié)點的中心軸線分別穿過從第一和第二雜質(zhì)區(qū)的中心點以第一和第二預(yù)定的距離向著X軸的負(fù)方向彼此分開的第一和第二位置，并且，第三和第四存儲節(jié)點的中心軸線分別穿過從第三和第四雜質(zhì)區(qū)的中心點以第三和第四預(yù)定的距離向著X軸的正方向彼此分開的第三和第四位置。
16.根據(jù)權(quán)利要求15所述的DRAM單元陣列區(qū)，其中，第一和第二MOS晶體管包括第一和第二橫跨過第一有源區(qū)的第一和第二平行柵電極，并且第三和第四MOS晶體管包括橫跨第二有源區(qū)的第三和第四平行柵電極。
17.根據(jù)權(quán)利要求16所述的DRAM單元陣列區(qū)，其中，與第一和第二有源區(qū)重疊的第一到第四柵電極的寬度大于與隔離層上重疊的第一到第四柵電極的寬度。
18.根據(jù)權(quán)利要求16所述的DRAM單元陣列區(qū)，其中與柵電極重疊的有源區(qū)的寬度大于源區(qū)的寬度。
19.根據(jù)權(quán)利要求15所述的DRAM單元陣列區(qū)，還包括第一接觸栓塞到第四接觸栓塞，分別位于第一到第四雜質(zhì)區(qū)。
20.根據(jù)權(quán)利要求19所述的DRAM單元陣列區(qū)，其中，第一到第四接觸栓塞的中心軸線分別穿過第一到第四雜質(zhì)區(qū)的中心點。
21.根據(jù)權(quán)利要求19所述的DRAM單元陣列區(qū)，還包括第一存儲節(jié)點焊盤，插入到第一接觸栓塞和第一存儲節(jié)點之間；第二存儲節(jié)點焊盤，插入到第二接觸栓塞和第二存儲節(jié)點之間；第三存儲節(jié)點焊盤，插入到第三接觸栓塞和第三存儲節(jié)點之間；并且第四存儲節(jié)點焊盤，插入到第四接觸栓塞和第四存儲節(jié)點之間。
22.根據(jù)權(quán)利要求21所述的DRAM單元陣列區(qū)，其中，第一存儲節(jié)點焊盤的各個中心軸線位于各自的第一雜質(zhì)區(qū)的中心軸線和第一存儲節(jié)點的各自的中心軸線之間，第二存儲節(jié)點焊盤的各個中心軸線位于各自的第二雜質(zhì)區(qū)的中心軸線和第二存儲節(jié)點的各自的中心軸線之間，第三存儲節(jié)點焊盤的各個中心軸線位于各自的第三雜質(zhì)區(qū)的中心軸線和第三存儲節(jié)點的各自的中心軸線之間，第四存儲節(jié)點焊盤的各個中心軸線位于各自的第四雜質(zhì)區(qū)的中心軸線和第四存儲節(jié)點的各自的中心軸線之間。
23.根據(jù)權(quán)利要求15所述的DRAM單元陣列區(qū)，其中，第一到第四預(yù)定距離小于在每個有源區(qū)的中心點和在其中的第一、第二、第三和第四雜質(zhì)區(qū)(源區(qū))的一個中心點之間的距離。
24.根據(jù)權(quán)利要求15所述的DRAM單元陣列區(qū)，其中，第一存儲節(jié)點的中心軸線通過靠近第一雜質(zhì)區(qū)，并且位于與第二MOS晶體管相對的位置的隔離層的部分，第二存儲節(jié)點的中心軸線通過第二MOS晶體管的溝道區(qū)，第三存儲節(jié)點的中心軸線穿過第三MOS晶體管的溝道區(qū)，并且第四存儲節(jié)點的中心軸線通過靠近第四雜質(zhì)區(qū)，并且位于與第三MOS晶體管相對的位置上的隔離層的部分。
25.根據(jù)權(quán)利要求15所述的DRAM單元陣列區(qū)，其中，第一到第四存儲節(jié)點從頂視平面圖來看，呈現(xiàn)出規(guī)則的多邊形狀或者圓形形狀，
26.根據(jù)權(quán)利要求15所述的DRAM單元陣列區(qū)，其中，從透視的角度來看，第一到第四存儲節(jié)點可以具有圓柱形狀或者盒子形狀。
27.根據(jù)權(quán)利要求16所述的DRAM單元陣列區(qū)，還包括位線，連接到形成在第一和第二柵電極之間的第一有源區(qū)的雜質(zhì)區(qū)，以及形成在第三和第四柵電極之間的第二有源區(qū)的雜質(zhì)區(qū)，位線橫跨柵電極。
28.一種動態(tài)隨機存取存儲器(DRAM)包括在集成電路襯底中的公共漏區(qū)；位于集成電路襯底中的第一和第二源區(qū)，它們中的每一個從公共漏區(qū)沿著各自的第一和第二相對的方向從公共漏區(qū)橫向偏移；以及第一和第二存儲節(jié)點，位于集成電路襯底上，它們的每一個都電連接到第一和第二源區(qū)中的各自的一個，第一和第二存儲節(jié)點橫向從第一和第二源區(qū)中的每一個沿著第一方向偏移。
29.根據(jù)權(quán)利要求28所述的DRAM，還包括第一和第二柵電極，其中的每一個位于在公共漏區(qū)和第一和第二源區(qū)的各自的一個之間的集成電路襯底中；以及第三和第四柵電極，它們中的每一個位于靠近第一和第二源區(qū)的各自的集成電路襯底中的一個上，并且遠(yuǎn)離公共漏區(qū)，該第三和第四柵電極比靠近第一和第二源區(qū)的第一和第二柵電極窄。
30.根據(jù)權(quán)利要求28所述的DRAM，還包括第一和第二接觸栓塞，位于集成電路襯底上，它們中的各自的一個電連接到各自的第一和第二源區(qū)中的一個，第一和第二接觸栓塞與各自的第一和第二源區(qū)橫向?qū)?zhǔn)。
31.根據(jù)權(quán)利要求30所述的DRAM，還包括第一和第二存儲節(jié)點焊盤，位于集成電路襯底上，它們中的每一個位于第一和第二接觸栓塞中的各自的一個和第一和第二存儲節(jié)點中的各自的一個之間。第一和第二存儲節(jié)點焊盤橫向從各自的第一和第二源區(qū)沿著第一方向偏移。
32.根據(jù)權(quán)利要求31所述的DRAM，其中，第一和第二存儲節(jié)點橫向從各自的第一和第二存儲節(jié)點焊盤沿著第一方向偏移。
33.根據(jù)權(quán)利要求28所述的DRAM，其中，第一和第二存儲節(jié)點橫向從各自的第一和第二源區(qū)沿著第一方向以小于在第一源區(qū)的中心點和公共漏區(qū)的中心點之間的距離的距離偏移。
34.根據(jù)權(quán)利要求28所述的DRAM，其中，第一存儲節(jié)點的中心點位于第一源區(qū)和公共漏區(qū)之間。
35.根據(jù)權(quán)利要求28所述的DRAM，其中，第一和第二存儲節(jié)點從平面圖看去上規(guī)則的多邊形或者圓形。
36.一種動態(tài)隨機存取存儲器(DRAM)，包括多個等間距分開的在集成電路襯底中的第一和第二源區(qū)的交叉行，第二源區(qū)橫向從第一源區(qū)偏移，以便各個第二源區(qū)等間距地從兩個在相鄰的行中的最接近的第一有源區(qū)分開；每個第一有源區(qū)包括第一和第二源區(qū)和在其間的公共的第一漏區(qū)，第一和第二源區(qū)的各自的一個橫向從公共漏區(qū)沿著各自的第一和第二相對的方向偏移；每個第二有源區(qū)包括第三和第四源區(qū)以及在其間的第二公共漏區(qū)，第三和第四源區(qū)的各自的一個橫向從第二公共漏區(qū)沿著各自的第一和第二相對的方向偏移；在集成電路襯底上的第一和第二存儲節(jié)點的陣列，各自的第一和第二存儲節(jié)點中的一個電連接到各自的第一和第二源區(qū)中的一個，各自的第一和第二存儲節(jié)點橫向地從各自的第一和第二源區(qū)沿著第一方向偏移；在集成電路襯底的第三和第四存儲節(jié)點陣列，各自的第三和第四存儲節(jié)點中的一個電連接到各自的第三和第四源區(qū)中的一個，各自的第三和第四存儲節(jié)點橫向地從各自的第三和第四源區(qū)沿著第二方向偏移。
37.根據(jù)權(quán)利要求36中的DRAM，還包括第一和第二柵電極陣列，其中的每一個位于在各個第一公共漏區(qū)和各自的第一和第二源區(qū)中的一個之間的集成電路襯底和各個第二公共漏區(qū)和各自的第三和第四源區(qū)中的一個之間的集成電路襯底上；以及第三和第四柵電極陣列，其中的每一個位于鄰近各自的第一和第二源區(qū)中的一個，并且遠(yuǎn)離第一公共漏區(qū)的各自的集成電路襯底中的一個上，以及鄰近各個第三和第四源區(qū)中的一個，并且遠(yuǎn)離第二公共漏區(qū)的各個集成電路襯底中的一個上，各個第一和第四柵電極比鄰近各個第一和第二源區(qū)中的一個的各個第一和第二柵電極窄。
38.根據(jù)權(quán)利要求36所述的DRAM，還包括第一和第二接觸栓塞陣列，位于集成電路襯底上，它們中的各自的一個電連接到各自的第一和第二源區(qū)中的一個，各個第一和第二接觸栓塞與各個第一和第二源區(qū)橫向?qū)?zhǔn)；以及第三和第四接觸栓塞陣列，位于集成電路襯底上，它們中的各自的一個電連接到各自的第三和第四源區(qū)中的一個，各個第三和第四接觸栓塞與各個第三和第四源區(qū)橫向?qū)?zhǔn)；
39.根據(jù)權(quán)利要求38所述的DRAM，還包括第一和第二存儲節(jié)點焊盤陣列，位于集成電路襯底上，它們中的每一個位于各自的第一和第二接觸栓塞中的一個和各自的第一和第二存儲節(jié)點中的一個之間，各個第一和第二存儲節(jié)點焊盤橫向從各自的第一和第二源區(qū)沿著第一方向偏移；以及第三和第四存儲節(jié)點焊盤陣列，位于集成電路襯底上，它們中的每一個位于各自的第三和第四接觸栓塞中的一個和各自的第三和第四存儲節(jié)點中的一個之間，各個第三和第四存儲節(jié)點焊盤橫向從各自的第三和第四源區(qū)沿著第二方向偏移。
40.根據(jù)權(quán)利要求39所述的DRAM，其中，各自的第一和第二存儲節(jié)點橫向從各自的第一和第二存儲節(jié)點焊盤沿著第一方向偏移，并且其中，各自的第三和第四存儲節(jié)點橫向從各自的第三和第四存儲節(jié)點焊盤沿著第二方向偏移。
41.根據(jù)權(quán)利要求36所述的DRAM，其中，各自的第一和第二存儲節(jié)點橫向從各自的第一和第二源區(qū)沿著第一方向，以小于在第一源區(qū)的中心點和第一公共漏區(qū)的中心點之間的距離的距離偏移，并且其中，各自的第三和第四存儲節(jié)點橫向從各自的第三和第四源區(qū)沿著第二方向，以小于在第三源區(qū)的中心點和第二公共漏區(qū)的中心點之間的距離的距離偏移，
42.根據(jù)權(quán)利要求36所述的DRAM，其中，各個第一存儲節(jié)點的中心點位于各個第一源區(qū)和各個第一公共漏區(qū)之間，并且，各個第三存儲節(jié)點的中心點位于各個第四源區(qū)和各個第二公共漏區(qū)之間。
43.根據(jù)權(quán)利要求36所述的DRAM，其中，第一到第四存儲節(jié)點從平面圖的角度看上去是規(guī)則的多邊形或者圓形。
44.根據(jù)權(quán)利要求43所述的DRAM，其中，每個第一到第四存儲節(jié)點等間距地從其各自的四個最接近的相鄰的存儲節(jié)點分離。
45.一種動態(tài)隨機存取存儲器(DRAM)，包括在集成電路襯底上的存儲器單元晶體管的陣列，它們中的每一個包括源區(qū)；以及在集成電路襯底上的存儲節(jié)點陣列，它們從平面圖角度看是規(guī)則的多邊形或者圓形形狀，它們中的每一個電連接到源區(qū)中的各自的一個并且從其橫向偏移。
46.根據(jù)權(quán)利要求45所述的DRAM，其中，存儲節(jié)點在集成電路襯底上等間距分開。
47.根據(jù)權(quán)利要求45所述的DRAM，還包括接觸栓塞陣列，在集成電路襯底上，它們中的各自的一個連接到各自的源區(qū)中的一個，該接觸栓塞與各自的源區(qū)橫向?qū)R。
48.根據(jù)權(quán)利要求47所述的DRAM，還包括存儲節(jié)點焊盤陣列，在集成電路襯底上，它們中的各自的一個位于各個接觸栓塞中的一個和各個存儲節(jié)點中的一個之間，該存儲節(jié)點焊盤從各自的源區(qū)橫向偏移。
49.根據(jù)權(quán)利要求48所述的DRAM，其中各個存儲節(jié)點從各自的存儲節(jié)點焊盤橫向偏移。
50.一種制造動態(tài)隨機存取存儲器(DRAM)的方法，包括在集成電路襯底上制造公共漏區(qū)和第一和第二源區(qū)，它們中的每一個從公共漏區(qū)沿著各自的第一和第二相反的方向橫向偏移；以及在集成電路襯底上制造第一和第二存儲節(jié)點，它們中的每一個電連接到第一和第二源區(qū)中的各自的一個，第一和第二存儲節(jié)點從各自的第一和第二源區(qū)沿著第一方向橫向偏移。
51.根據(jù)權(quán)利要求50所述的方法，其中制造公共漏區(qū)和第一以及第二源區(qū)是通過在集成電路襯底上制造第一到第四柵電極進行的，其中制造公共漏區(qū)和第一以及第二源區(qū)包括制造在第一和第二柵電極之間的公共漏區(qū)、在第三和第一柵電極之間的第一源區(qū)，以及在第二柵電極和第四柵電極之間的第二源區(qū)，并且其中，第三和第四柵電極窄于與第一和第二源區(qū)相鄰的第一和第二柵電極。
52.根據(jù)權(quán)利要求50所述的方法，其中，下面的過程是在制造公共漏區(qū)和第一和第二源區(qū)以及制造第一和第二存儲節(jié)點之間進行的在集成電路襯底上制造第一和第二接觸栓塞，它們中的各自的一個電連接到各自的第一和第二源區(qū)中的一個，該第一和第二接觸栓塞與各自的第一和第二源區(qū)橫向?qū)R。
53.根據(jù)權(quán)利要求52所述的方法，其中，下面的過程是在制造第一和第二接觸栓塞以及制造第一和第二存儲節(jié)點之間進行的在集成電路襯底上制造第一和第二存儲節(jié)點焊盤，它們中的各自的一個位于各自的第一和第二接觸栓塞中的一個以及各自的第一和第二存儲節(jié)點中的一個之間，該第一和第二存儲節(jié)點焊盤從各自的第一和第二源區(qū)沿著第一方向橫向偏移。
54.根據(jù)權(quán)利要求53所述的方法，其中，第一和第二存儲節(jié)點從第一和第二存儲節(jié)點焊盤沿著第一方向橫向偏移。
55.根據(jù)權(quán)利要求50所述的方法，其中，第一和第二存儲節(jié)點從各自的第一和第二源區(qū)沿著第一方向，以小于在第一源區(qū)的中心點和公共漏區(qū)的中心點之間的距離的距離橫向偏移。
56.根據(jù)權(quán)利要求50所述的方法，其中，第一存儲節(jié)點的中心點位于第一源區(qū)和公共漏區(qū)之間。
57.根據(jù)權(quán)利要求50所述的方法，其中，第一和第二存儲節(jié)點從平面圖角度看，展示出了規(guī)則的多邊形狀和圓形形狀。
58.一種制造動態(tài)隨機存取存儲器(DRAM)的方法，包括在集成電路襯底中制造多個等間距分開的第一和第二有源區(qū)的交叉行，第二有源區(qū)橫向從第一有源區(qū)偏移，以便各個第二有源區(qū)從在相鄰的行中的兩個最靠近的第一有源區(qū)等間距分開；制造每個第一有源區(qū)中的第一和第二源區(qū)和在其間的第一公共漏區(qū)，它們中的每一個從公共漏區(qū)沿著各自的第一和第二相對的方向橫向偏移，以及在每個第二有源區(qū)中的第三和第四源區(qū)和位于其間的第二公共漏區(qū)，它們中的每一個都沿著各自的第一和第二相對方向從公共漏區(qū)橫向偏移；以及在集成電路襯底上制造第一和第二存儲節(jié)點的陣列，第一和第二存儲節(jié)點中的每一個電連接到第一和第二源區(qū)中的各自的一個，各自的第一和第二存儲節(jié)點沿著第一方向從各自的第一和第二源區(qū)橫向偏移，以及在集成電路襯底上的第三和第四存儲節(jié)點的陣列，第三和第四存儲節(jié)點中的每一個電連接到第三和第四源區(qū)中的各自的一個，并且各自的第三和第四存儲節(jié)點沿著第二方向從各自的第三和第四源區(qū)橫向偏移。
59.根據(jù)權(quán)利要求58所述的方法，其中制造第一和第二源區(qū)是通過在集成電路襯底上制造第一到第四柵電極來進行的，其中各自的第三和第四柵電極窄于與各自的第一和第二源區(qū)相鄰的各自的第一和第二柵電極；并且其中，制造第一和第二源區(qū)包括制造在第一和第二柵電極之間的第一公共漏區(qū)、在第三柵電極和第一柵電極之間的第一源區(qū)，以及在第四柵電極和第二柵電極之間的第二源區(qū)。
60.根據(jù)權(quán)利要求58所述的方法，其中，下面的過程是在制造第一和第二源區(qū)以及制造第一和第二存儲節(jié)點之間進行的在集成電路襯底上制造第一和第二接觸栓塞陣列，它們中的各自的一個電連接到各自的第一和第二源區(qū)中的一個，各自的第一和第二接觸栓塞與各自的第一和第二源區(qū)橫向?qū)R，以及，在集成電路襯底上的第三和第四接觸栓塞陣列，它們中的各自的一個電連接到各自的第三和第四源區(qū)中的一個，各自的第三和第四接觸栓塞與各自的第三和第四源區(qū)橫向?qū)R。
61.根據(jù)權(quán)利要求60所述的方法，其中，下面的過程是在制造第一和第二接觸栓塞陣列以及制造第一和第二存儲節(jié)點陣列之間進行的在集成電路襯底上制造第一和第二存儲節(jié)點焊盤陣列，它們中的各自的一個位于各自的第一和第二接觸栓塞中的一個以及各自的第一和第二存儲節(jié)點中的一個之間，該第一和第二存儲節(jié)點焊盤從各自的第一和第二源區(qū)沿著第一方向橫向偏移；以及，在集成電路襯底上的第三和第四存儲節(jié)點焊盤陣列，它們中的各自的一個位于各自的第三和第四接觸栓塞中的一個以及各自的第三和第四存儲節(jié)點中的一個之間，該第三和第四存儲節(jié)點焊盤從各自的第三和第四源區(qū)沿著第二方向橫向偏移。
62.根據(jù)權(quán)利要求61所述的方法，其中，各自的第一和第二存儲節(jié)點從各自的第一和第二存儲節(jié)點焊盤沿著第一方向橫向偏移，并且，各自的第三和第四存儲節(jié)點從各自的第三和第四存儲節(jié)點焊盤沿著第二方向橫向偏移。
63.根據(jù)權(quán)利要求62所述的方法，其中，各自的第一和第二存儲節(jié)點從各自的第一和第二源區(qū)沿著第一方向，以小于在第一源區(qū)的中心點和第一公共漏區(qū)的中心點之間的距離的距離橫向偏移；并且其中，各自的第三和第四存儲節(jié)點從各自的第三和第四源區(qū)沿著第二方向，以小于在第三源區(qū)的中心點和第二公共漏區(qū)的中心點之間的距離的距離橫向偏移。
64.根據(jù)權(quán)利要求58所述的方法，其中，各自的第一存儲節(jié)點的中心點位于各自的第一源區(qū)和各自的第一公共漏區(qū)之間；并且其中，各自的第三存儲節(jié)點的中心點位于各自的第四源區(qū)和各自的第二公共漏區(qū)之間；
65.根據(jù)權(quán)利要求58所述的方法，其中，第一到第四存儲節(jié)點從平面圖角度看，展示出了規(guī)則的多邊形狀和圓形形狀。
66.根據(jù)權(quán)利要求58所述的DRAM，其中每個第一到第四存儲節(jié)點從其各自的四個最接近的相鄰的存儲節(jié)點等間距地分開。
67.一種制造動態(tài)隨機存取存儲器(DRAM)的方法，包括制造在集成電路襯底中存儲器單元晶體管陣列，它們中的每一個包括源區(qū)；以及制造在集成電路襯底上的從平面視圖角度看是規(guī)則的多邊形狀和圓形形狀的存儲節(jié)點陣列，它們中的各自的一個電連接到各自的源區(qū)中的一個并且從其橫向偏移。
68.根據(jù)權(quán)利要求67所述的方法，其中制造存儲節(jié)點陣列包括制造在集成電路襯底上的等間距分開的存儲節(jié)點的陣列。
69.根據(jù)權(quán)利要求67所述的方法，其中，下面的過程實在制造存儲器單元晶體管陣列和制造等間距分開的存儲節(jié)點陣列之間進行的制造在集成電路襯底上的接觸栓塞陣列，它們中的各自的一個電連接到各自的源區(qū)中的一個，各自的接觸栓塞與各自的源區(qū)橫向?qū)R。
70.根據(jù)權(quán)利要求69所述的方法，進一步地其中，下面的過程是在制造接觸栓塞陣列和制造等間距地分開的存儲節(jié)點之間進行的制造在集成電路襯底上的存儲節(jié)點焊盤陣列，它們中的各自的一個位于各自的接觸栓塞中的一個和各自的存儲節(jié)點中的一個之間，該各自的存儲節(jié)點焊盤從各自的源區(qū)橫向偏移。
71.根據(jù)權(quán)利要求70所述的方法，其中各自的存儲節(jié)點從各自的存儲節(jié)點焊盤橫向偏移。
全文摘要
DRAM單元包括在集成電路襯底中的公共源區(qū)，以及在集成電路襯底中的第一和第二源區(qū)，它們中的各自的一個從公共漏區(qū)沿著各自的第一和第二相反的方向橫向偏移。第一和第二存儲節(jié)點位于集成電路襯底上，它們中的各自的一個電連接到第一和第二源區(qū)中的一個。第一和第二存儲節(jié)點從各自的第一和第二源區(qū)沿著第一方向橫向偏移。
文檔編號H01L27/02GK1495906SQ03147168
公開日2004年5月12日 申請日期2003年7月8日 優(yōu)先權(quán)日2002年7月8日
發(fā)明者李尚炫, 裴東一 申請人:三星電子株式會社