專利名稱：非揮發(fā)記憶胞元的制作方法
技術領域：
本案系關于非揮發(fā)記憶胞元，系用以永久儲存資料，特別是，本案系關于記憶胞元，其中資料的儲存經(jīng)由一“歐沃尼克(ovonic)”內存材料，特別是一種歐沃尼克(ovonic)固體內存。
背景技術：
“歐沃尼克(ovonic)”內存材料可呈現(xiàn)一種高電阻狀態(tài)與一種低電阻狀態(tài)，此內存材料通常是一種可呈現(xiàn)在兩種狀態(tài)格式的合金在一種低電阻之多晶結構與在高電阻之非結晶結構。為了將內存材料引入兩種狀態(tài)之其中之一，其必須被熔化而后再被冷卻，以便使其被固態(tài)化成兩種狀態(tài)格式之一。
假使此內存材料被以高的能量供應，很快速的加熱直至熔化，內存材料的結晶結構即被破壞，在冷卻時被固體化成非結晶狀態(tài)。假使內存材料在一較低能量供應之較長的加熱步驟中更慢的被熔化，然后其在冷卻時會呈現(xiàn)一種多晶狀態(tài)。此內存材料在非結晶狀態(tài)時具有一高電阻，而在多晶狀態(tài)時則具有一較低的電阻。2002年3月的美國電機電子工程師學會月刊《IEEE Spectrum》中，第20至21頁之“再生內存可將快閃加入陰影(Reborn Memory May Put Flash in Shade)”揭露一種以具有此類“歐沃尼克(ovonic)”內存材料之幫助的記憶胞元的建構，所顯示的記憶胞元包含具有一雙極性晶體管的一加熱裝置與一加熱電阻器。此加熱電阻器系以鄰近內存材料之方式被提供，內存材料與加熱電阻器與雙極性晶體管的發(fā)射極連串的連接在一起。依據(jù)不管是讀或寫將被影響，一特定的電壓在未被連接至加熱電阻器的內存材料的終端與雙極性晶體管的集電極之間產(chǎn)生，通過內存材料與加熱電阻器的電流可經(jīng)由雙極性晶體管的基極輸入而被控制。當記憶胞元以此方式形成時，會被寫入至一寫入電壓，此寫入電壓系在讀出所需要的讀出電壓之上并且以特定的電壓施用。雙極性晶體管的活化系由于一控制訊號被施用至基極輸入的幫助，且經(jīng)由雙極性晶體管的活化，電流流經(jīng)存儲元件、加熱電阻器與雙極性晶體管。此電流加熱該加熱電阻器也因而內存材料被相鄰的提供至加熱電阻器。加熱系由在基極輸入的控制訊號來控制，內存材料系以緩慢的或迅速的方式被加熱至熔化。在冷卻或是再凝固之后，此內存材料呈現(xiàn)出一高電阻非晶體或低電阻多晶狀態(tài)。
由于一個經(jīng)由字符線而被提供至雙極性晶體管基極的控制訊號之幫助的讀出期間，透過記憶胞元的活化，一不同的電壓偶然碰上整個記憶胞元，其可依據(jù)內存材料的狀態(tài)而被測量。
至于此類的記憶胞元的整體架構，加熱電阻器被排列非常接近雙極性晶體管，以至于此雙極性晶體管也被加熱至一個大的范圍。因為常使用的內存材料的熔點，例如，一合金包含鍺與碲化銻(antimontellurium)，非常接近600℃，其亦必須將加熱電阻器加熱至此溫度范圍。然而，因為一習用的雙極性晶體管的機能僅在150℃至200℃的最大限度內被保證，雙極性晶體管的過度加熱，可能使其機能因而失效。

發(fā)明內容
因此，本案之目的系提供一種在前言所述及型式之記憶胞元的記憶胞元排列，將可避免晶體管過度加熱與破壞的缺失。
此等目的可由根據(jù)申請專利范圍第1項與第5項的記憶胞元而達成。
本案進一步有益的細微區(qū)別可由附屬的申請專利范圍中明確說明。
本案的第一方面系提供一記憶胞元以一“歐沃尼克(ovonic)”內存材料來永久儲存資料，此內存材料可呈現(xiàn)一第一高電阻狀態(tài)與一第二低電阻狀態(tài)；一加熱裝置，系被提供來以不同速率加熱該內存材料至一預定的溫度，而內存材料根據(jù)加熱速率在冷卻之后具有高電阻或是低電阻，此加熱裝置具有一開關裝置與一加熱組件，直接鄰近于該記憶材料，開關裝置具有一場效應(field effect)晶體管以及場效應晶體管之一汲極區(qū)(drain region)，系被提供作為一加熱區(qū)。
此類的記憶胞元所具有之優(yōu)點為加熱區(qū)實質上與場效應晶體管的活化區(qū)分開，比根據(jù)習用之記憶胞元之實例為佳，再者，并不需要去提供一個加熱組件在一型式，例如，一加熱電阻器，因此，此類的記憶胞元可被簡單化。既然，事實上在一場效應晶體管的整個電壓差發(fā)生在汲極區(qū)，此汲極區(qū)可同時被用來當作一加熱電阻器。
此外，本案可進一步提供一汲極區(qū)，其包含一高度的摻雜接觸制造區(qū)，用以制造與內存材料的接觸。
而且，本案亦可提供一場效應晶體管被鉛直的建構在一基質中與被一具有低熱傳導的絕緣材料所包圍。在此種方式，根據(jù)本案是可能將記憶胞元也排列在一數(shù)組排列中。此絕緣材料可確保在場效應晶體管的汲極區(qū)所產(chǎn)生的熱不會發(fā)散至鄰近胞元的內存材料，或者是只發(fā)散至一降低的范圍。該絕緣材料可具有一硅化合物，特別是一二氧化硅或是氮化硅。
本案另一方面系提供一記憶胞元以一內存材料來永久儲存資料。一加熱裝置，系被提供來以不同速率加熱該內存材料至一預定的溫度，而內存材料根據(jù)加熱速率在冷卻之后具有高電阻或是低電阻，在此種狀況下，該加熱裝置具有一開關裝置與一加熱組件，系直接鄰近于該記憶材料，該加熱組件系設計為一二極管或一二極管鏈，特別是，此二極管可以設計為一在逆方向操作的齊納二極管。
此齊納二極管或是二極管鏈所具有之優(yōu)點為加熱區(qū)甚至更遠離開關裝置的活化區(qū)，齊納二極管或是二極管鏈被挑選，以至于產(chǎn)生遍及齊納二極管或是二極管鏈之最大的電壓差，而不是遍及開關組件，例如，一晶體管，以便使二極管大部分的功率被轉換成熱。因此，二極管即當成一內存材料的加熱組件。
較佳地，此二極管系經(jīng)由一半導體材料所形成，其在預定溫度表現(xiàn)出機能。特別是，齊納二極管可由一碳化硅而被形成，由碳化硅所制成的二極管之優(yōu)點為其甚至在高溫時，例如溫度高于600℃，仍具功能。因此，二極管在一適當?shù)臓顩r下可被用來作為一加熱組件，由于二極管可被一尺寸切割，如此電壓的大部分被中斷通過，因此在通過齊納二極管時，消耗最大的功率。
本案亦可提供一具有場效應晶體管的開關裝置，以及二極管或是二極管鏈由一在場效應晶體管的汲極區(qū)的一層序列而被形成。根據(jù)本案的記憶胞元可由此方式在一簡單的狀態(tài)而產(chǎn)生，較佳地，此場效應晶體管的汲極區(qū)與二極管或是二極管鏈可經(jīng)由一高度傳導半導體層而分開，特別是，一高度摻雜半導體層，以在場效應晶體管與二極管之間形成一熱電阻器而作為一加熱組件。由此方式，其可避免加熱組件，例如二極管，過度加熱晶體管的活化區(qū)，也因而避免該晶體管的破壞或減損。


本案較佳實施例將由以下所提及伴隨的圖標做更詳盡的說明第一圖A顯示一習用的非揮發(fā)記憶胞元的架構；第一圖B顯示依照第一圖A之習用的非揮發(fā)記憶胞元的電路圖；第二圖顯示根據(jù)本案較佳實施例的非揮發(fā)記憶胞元的電路圖；第三圖如第二圖所示根據(jù)本案之記憶胞元建構期間之剖面圖；第四圖A顯示根據(jù)本案另一實施例之記憶胞元之的電路圖；第四圖B顯示根據(jù)本案另一實施例之記憶胞元之的電路圖；以及第五圖如第四圖所示根據(jù)本案之記憶胞元之剖面圖。
具體實施例方式
第一圖A系顯示一習用的非揮發(fā)記憶胞元的剖面圖。非揮發(fā)記憶胞元具有一由發(fā)射極區(qū)2開始形成的選擇晶體管1、基極區(qū)3與集電極區(qū)4。被連接至發(fā)射極區(qū)2的是一電阻組件5，系被當作一加熱電阻器而操作并且被一絕緣層6所包圍。“歐沃尼克”內存材料7系位于與雙極性晶體管1的發(fā)射極2相隔很遠的電阻組件5的末端，信息被儲存于其中。一接觸制造層8被連接至內存材料7，以便與記憶胞元接觸?！皻W沃尼克”內存材料7為一種由硫硒碲玻璃(chalcogenides)群組而來的材料，其中硫硒碲玻璃(chalcogenides)通常是由合金所形成。典型的硫硒碲玻璃(chalcogenides)具有的材料如鍺、銻、碲、硫等，特別是三元的合金鍺-銻-碲作為此記憶胞元的建構。
此資料系被儲存在內存材料7，在內存材料7中被轉換成兩種不同的狀態(tài)形式。內存材料7可被呈現(xiàn)出多晶體與非晶體形式，此內存材料在其多晶體形式時，本質上具有低電阻，而在非晶體狀態(tài)時，本質上具有高電阻。在電阻上的差異是如此重要，因而可被用來達到資料儲存之目的。
此“歐沃尼克(ovonic)”內存材料7的不同狀態(tài)可經(jīng)由一程序而完成，其中內存材料7被瞬間熔化，在冷卻與再凝固時，呈現(xiàn)多晶體或是非晶體形式。不論是呈現(xiàn)多晶體或是非晶體形式，實質上是起因于加熱或是熔化的操作性質。假使此內存材料系被緩慢加熱至其熔點，或者是加熱至寫入的溫度，然后內存材料凝固成一非晶體狀態(tài)，亦即高電阻。相反的，假使此內存材料系被非?？焖俚募訜嶂疗淙埸c，然后內存材料凝固成一多晶體形式，于是具有比在非晶體形式較低的電阻。
第二圖B系顯示根據(jù)此方式所建構的記憶胞元的電路圖。記憶胞元經(jīng)由一字符線(word line，WL)與一位線(bit line，BL)而被尋址，字符線WL系被連接至雙極性晶體管1，一pnp晶體管，的基底區(qū)。雙極性晶體管1的集電極區(qū)4被連接至加熱電阻器5的一底部終端。加熱電阻器5的一第二終端系被連接至內存材料7的一第一終端襯墊，因此，此加熱電阻器5具有關于內存材料的一低的熱電阻。內存材料的一第二終端襯墊則被連接至該位線BL。
為了寫入至記憶胞元，一寫入電壓被提供至該位線。此寫入電壓大的足以提供一充足的功率供應至加熱電阻器以達到內存材料的熔點。之后，一控制訊號經(jīng)由字符線WL被施用至雙極性晶體管1的基底區(qū)3，此控制訊號決定何種信息被儲存在內存材料7。一控制訊號被挑選以儲存一第一項信息，如此其會引起一低的且相對較長的電流流經(jīng)內存材料與加熱電阻器5。然而，在此例中，控制訊號被挑選，如此電流大的足以瞬間使內存材料達到或高于其熔點。
為了儲存一信息的逆項目(inverse item)，關于一控制訊號，經(jīng)由一字符線WL被施用至雙極性晶體管1的基底輸入端3，該控制訊號造成一流經(jīng)加熱電阻器5與內存材料7的一個較大的電流，以至于內存材料7被較快速的加熱至熔點。因此，內存材料7在冷卻時凝固成一非晶體形式，也因此得到高電阻。
內存材料然后經(jīng)由一步驟可被讀取，首先字符線WL被活化并且雙極性晶體管1被打開。在此方式，依據(jù)儲存在內存材料7中的信息之電流系經(jīng)由字符線BL、內存材料7、加熱電阻器5與雙極性晶體管1而流動。因此，信息的讀出可被以電流流經(jīng)位線而執(zhí)行。
本案的一第一實施例系用以提供以一加大的場效應晶體管的汲極區(qū)來取代加熱電阻器5。根據(jù)第二圖的電流圖系顯示此類的記憶胞元的電路，第三圖顯示一根據(jù)本案的記憶胞元建構期間的剖面圖。
開關晶體管經(jīng)由包含硅的一場效應晶體管10所形成，此場效應晶體管10為一種n-信道晶體管以及形成一n-摻雜來源區(qū)11、一p-摻雜閘極層12與一n-摻雜汲極區(qū)13。該場效應晶體管10系被鉛直地建構在一基質之中以及藉由一氧化物層14，較佳為一氧化硅層，而與其周圍的事物電與熱絕緣。在氧化硅層14，閘極15被排列成可引起在閘極區(qū)12中的電荷載體的分離的方式，而此閘極15較佳是由多晶硅所形成。
來源區(qū)11與汲極區(qū)13較佳是n-摻雜，而閘極區(qū)12較佳則是p-摻雜。相對于習用的場效應晶體管，汲極區(qū)13是被放大，因此引起一LDD場效應晶體管(大量摻雜的汲極場效應晶體管)。在一LDD場效應晶體管中，在操作期間，由于電阻大部分的電壓實質上被摻雜在汲極區(qū)內，以至于，如果發(fā)生一電流，在汲極區(qū)內功率會被轉換成熱，此熱可被用來加熱內存材料7。
因此，根據(jù)本案，已不再需要提供一分開的加熱電阻器5，而是以一放大的汲極區(qū)13取代，其在寫入內存胞元的過程期間內被摻雜大部分的寫入電壓。為了在內存材料7與硅之間能夠做較佳的接觸，在汲極區(qū)13與內存材料7之間提供一高度摻雜的n+-型式接觸制造層16。
一p-信道場效應晶體管也能夠被使用來取代n-信道場效應晶體管，此無須多言。
設計使用氧化硅技術或是除了硅以外的半導體材料，也是在本案范圍內。
第四圖A、第五圖與第四圖B顯示本案另一個實施例。第四圖A顯示一電路圖，其中加熱組件被設計成可被在逆向操作的齊納二極管20的型式。此齊納二極管20具有在反向偏移操作時有一實質上的電流獨立電壓差(current-independent voltage drop)越過其終端的效應。在此種方式中，當場效應晶體管10被活化時，大部分的電壓被呈現(xiàn)遍及在齊納二極管20。
齊納二極管20被排列直接鄰近記憶材料7，因為齊納二極管20占用差不多是此電流路徑的整個功率，因此，齊納二極管20被加熱至一最大的范圍并且可以被使用來加熱內存材料7。為了盡可能保證齊納二極管20不會加熱場效應晶體管10，也因此提供一易傳導、高度摻雜半導體材料的形式的一熱電阻器21，而此熱電阻器21系位于齊納二極管20與場效應二極管10之間。此熱電阻器21具有盡可能不傳遞齊納二極管20的高溫至場效應二極管10或者是只傳遞在一少量范圍的任務。因此，熱電阻器21應以一具有非常好的傳導性的材料來制造，以使其由于電流而盡可能較少被加熱，并且具有一低的熱電阻。非常高度n+--摻雜的硅是非常適合作為熱電阻器。
齊納二極管20較佳是以一半導體材料來制造，以使齊納二極管甚至在非常高溫仍然是可作用，齊納二極管20更好是能夠禁得起溫度，在齊納二極管20沒有喪失其功能下，使內存材料7可被寫入。例如，碳化硅可想到是一適合的材料。已被由碳化硅材料所制成的齊納二極管20可禁得起600℃以上的溫度也因此可以作為內存材料7的加熱組件。齊納二極管20，同樣地，其材料可為如鉆石、氮化鎵或者是具有大頻帶間隙以使在400℃至600℃以上的高溫時仍有半導體功能的半導體材料。
第五圖顯示此類的記憶胞元的建構。之剖面圖。場效應晶體管20實質上是類似于第三圖所顯示的場效應晶體管，熱電阻器21是由一高度摻雜的硅材料所形成，較佳是一種n-摻雜硅材料。熱電阻器21的區(qū)域大小被挑選，因而此區(qū)域具有一最低可能電阻以使在此區(qū)域的電壓差下降，另一方面，是為了在場效應晶體管10與齊納二極管20之間形成一充分的熱阻隔。
齊納二極管是由一p-摻雜碳化硅層22與一n-摻雜碳化硅層23所形成，經(jīng)由層23與24所形成的齊納二極管系被排列在直接鄰近內存材料7之處。
在操作期間，亦即是，當寫入至記憶胞元時，大部分的電壓然后被摻雜遍及齊納二極管20，因此而加熱齊納二極管，快速或者是緩慢加熱內存材料7也因而被影響，其系經(jīng)由閘極15所控制。
第四圖B顯示本案另一較佳實施例，其中一復數(shù)組習用的二極管24被提供做為加熱組件。此等的二極管24以正向連接以及具有這些二極管的特有的電壓差，其系依據(jù)半導體材料之摻雜或著是其頻寬間隙。二極管24系被系列的連接并且被以盡可能緊密的鄰近于內存材料7的方式排列。此二極管24也以在熱電阻器區(qū)21之上的pn層而排列并且可被建構成與第五圖中的齊納二極管之類似狀態(tài)。
圖標符號說明1.雙極性晶體管2.發(fā)射極3.基底4.集電極5.加熱電阻器6.絕緣層7.內存材料8.接觸制造區(qū)WL字符線BL位線10.場效應晶體管11.來源區(qū)12.閘極區(qū)13.汲極區(qū)14.氧化層15.閘極16.接觸制造區(qū)20.齊納二極管21.熱電阻器22.p-摻雜碳化硅層23.n-摻雜碳化硅層24.二極管
權利要求
1.一種記憶胞元，用以永久儲存資料，系具有一內存材料(7)，其可呈現(xiàn)一第一高電阻狀態(tài)與一第二低電阻狀態(tài)；以及一加熱裝置，系被提供來以不同速率加熱該內存材料至一預定的溫度，該內存材料(7)，其系根據(jù)加熱速率在冷卻之后具有一高電阻或是一低電阻，該加熱裝置具有一開關裝置(10)與一加熱組件，系直接鄰近于該記憶材料(7)，其中該開關裝置(10)具有一場效應(field effect)晶體管以及該場效應晶體管之一汲極區(qū)(drain region)，系被提供作為一加熱區(qū)。
2.如申請專利范圍第1項所述之記憶胞元，其中該汲極區(qū)(13)系包含一高度摻雜接觸制造區(qū)(16)，用以制造與該內存材料之一接觸。
3.如申請專利范圍第1項或第2項所述之記憶胞元，其中該場效應晶體管(10)系被鉛直地建構在一基質之中以及被一具有低熱傳導的絕緣材料(6)所包圍。
4.如申請專利范圍第3項所述之記憶胞元，其中該絕緣材料(6)具有一硅化合物，特別是二氧化硅或一氮化硅。
5.一種記憶胞元，用以永久儲存資料，系具有一內存材料(7)，其可呈現(xiàn)一第一高電阻狀態(tài)與一第二低電阻狀態(tài)；一加熱裝置，系被提供來以不同速率加熱該內存材料，該內存材料(7)，其系根據(jù)加熱速率在冷卻之后具有一高電阻或是一低電阻，該加熱裝置具有一開關裝置(10)與一加熱組件(20，24)，系直接鄰近于該記憶材料(7)，其中該加熱組件(20，24)具有一二極管或一二極管鏈(20，24)。
6.如申請專利范圍第5項所述之記憶胞元，其中該二極管或該二極管鏈系經(jīng)由一半導體材料所形成，其在預定溫度表現(xiàn)出機能。
7.如申請專利范圍第5項或第6項所述之記憶胞元，其中該開關裝置(20)系經(jīng)由一晶體管而被形成，特別是該場效應晶體管或是一雙極性晶體管。
8.如申請專利范圍第5項或第6項任何之一所述之記憶胞元，其中該開關裝置(10)具有一該場效應晶體管，該二極管或該二極管鏈(20，24)系經(jīng)由在該場效應晶體管(10)的汲極區(qū)(13)上的一層序列而被形成。
9.如申請專利范圍第8項所述之記憶胞元，其中一熱電阻器(21)，特別是，一高度傳導半導體層(21)，特別是，一高摻雜半導體層(21)，系被排列在該二極管的該層序列或該二極管鏈(20，24)與該場效應晶體管(10)的該汲極區(qū)(13)之間。
10.如申請專利范圍第5項至第9項其中之一所述之記憶胞元，其中該二極管或是該二極管鏈(20，24)具有一個或多個齊納二極管(zener diode)。
全文摘要
一種記憶胞元，用以永久儲存資料，系具有一內存材料(7)，其可呈現(xiàn)一第一高電阻狀態(tài)與一第二低電阻狀態(tài)，以及一加熱裝置(13)，系被提供來以不同速率加熱該內存材料至一預定的溫度，此內存材料(7)，其系根據(jù)加熱速率在冷卻之后具有高電阻或是低電阻，而加熱裝置(13)系具有一開關裝置(10)與一加熱組件(20，24)，系直接鄰近于該記憶材料(7)；其中開關裝置(10)具有一場效應晶體管(10)，而其汲極區(qū)系被提供作為一加熱組件。
文檔編號H01L27/102GK1476096SQ0314760
公開日2004年2月18日 申請日期2003年7月14日 優(yōu)先權日2002年7月12日
發(fā)明者J·蒂翰伊, J 蒂翰伊 申請人:因芬尼昂技術股份公司