專利名稱：多柵極晶體管的結(jié)構及其制造方法
技術領域：
本發(fā)明涉及一種柵極晶體管的結(jié)構及其制造方法，特別涉及一種多柵極(multiple-gate)晶體管的結(jié)構及其制造方法，此結(jié)構對于晶體管的開或關狀態(tài)具有更佳的控制能力，還能抑制短信道效應(short channel effect)。
背景技術：
數(shù)十年來金氧半場效應晶體管(metal-oxide-semiconductor field effecttransistor，MOSFET)不斷向縮小尺寸的趨勢發(fā)展，這是為了增加速度、提高組件集成度與降低集成電路的成本。當柵極寬度不斷縮短時，意味著源極與漏極對于信道(channel)的電位所造成的影響程度漸漸增加，因此，當柵極寬度縮短至某一程度以下時，柵極上所施加的電壓實質(zhì)上已無法控制信道的開或關狀態(tài)，這種因為縮短柵極寬度所衍生的問題就是“短信道效應”。傳統(tǒng)上用來解決短信道效應的方式包括增加半導體基材本體的摻雜濃度、減少柵極氧化層厚度與使用淺源/漏極接合。然而，當柵極寬度縮短至50nm以下時，上述方式已漸漸難以抑制短信道效應，漸漸取而代之的是形成多柵極的晶體管結(jié)構，例如雙柵極或三柵極的晶體管結(jié)構，多柵極的晶體管結(jié)構可改善柵極與信道間的電容耦合效果、增加柵極對信道電位的控制能力、抑制短信道效應與使晶體管尺寸往不斷縮小趨勢發(fā)展。
請同時參照

圖1A、圖1B，圖1A為現(xiàn)有技術的雙柵極晶體管結(jié)構的上視圖，圖1B為沿圖1A中1B-1B剖面線的剖面結(jié)構示意圖?，F(xiàn)有雙柵極晶體管是先提供表面具有一絕緣層11的硅基材10，然后以蝕刻遮罩14定義并形成此半導體鰭狀體13，再在半導體鰭狀體13側(cè)壁形成柵極介電層12，最后，在柵極介電層12表面形成柵極電極15。此結(jié)構是在半導體鰭狀體13兩對向側(cè)壁處形成兩柵極，因此為一雙柵極晶體管。
請同時參照圖2A、圖2B，圖2A為現(xiàn)有技術的三柵極晶體管結(jié)構的上視圖，圖2B為沿圖2A中2B-2B剖面線的剖面結(jié)構示意圖。現(xiàn)有三柵極晶體管是先提供在表面具有一絕緣層11的硅基材10，然后以蝕刻遮罩(未顯示于圖中)定義并形成此半導體鰭狀體13，去除蝕刻遮罩后，再在半導體鰭狀體13側(cè)壁形成柵極介電層12，最后，在柵極介電層12表面形成柵極電極15。此結(jié)構是在半導體鰭狀體13頂部表面與兩對向側(cè)壁處形成有三個柵極，因此為一三柵極晶體管。對于晶體管的開或關狀態(tài)，因為三柵極晶體管比雙柵極晶體管多形成一柵極，因此三柵極晶體管比雙柵極晶體管有更佳的控制能力，還能抑制短信道效應，然而，無論是雙柵極晶體管還是三柵極晶體管的結(jié)構，對于控制晶體管的開或關狀態(tài)而言，仍有改良空間。

發(fā)明內(nèi)容
為改進現(xiàn)有技術的缺陷，本發(fā)明的目的是提供一種雙柵極晶體管的結(jié)構及其制造方法，此結(jié)構對于晶體管的開或關狀態(tài)具有更佳的控制能力。
本發(fā)明的另一目的就是提供一種三柵極晶體管的結(jié)構及其制造方法，此結(jié)構對于晶體管的開或關狀態(tài)具有更佳的控制能力。
根據(jù)上述目的，本發(fā)明一方面提供一種多柵極晶體管的制造方法，此制造方法先形成一半導體層于一絕緣堆棧層上方，絕緣堆棧層包括覆蓋于一蝕刻終止層上方的一第一絕緣層，然后圖案化半導體層，借以形成一半導體鰭狀體，接著形成一底切于半導體鰭狀體底部的第一絕緣層，再形成一柵極介電層于半導體鰭狀體表面，沉積一柵極材料層于柵極介電層表面，圖案化柵極材料層，借以形成一柵極電極而跨接于半導體鰭狀體側(cè)壁與頂部表面，最后，形成一源極與一漏極于半導體鰭狀體中。
本發(fā)明另一方面提供一種多柵極晶體管的結(jié)構，此結(jié)構包括一垂直半導體鰭狀體、一柵極介電層、一柵極電極與一源極與一漏極。半導體鰭狀體位于一基材上方，基材包括覆蓋于一蝕刻終止層上方的一第一絕緣層，第一絕緣層在半導體鰭狀體底部形成一底切，柵極介電層位于半導體鰭狀體表面，柵極電極位于柵極介電層表面，而源極與漏極分別座落于柵極電極兩側(cè)，并位于半導體鰭狀體中。
本發(fā)明提供的多柵極晶體管的結(jié)構，對于晶體管的開或關狀態(tài)具有更佳的控制能力，還能抑制短信道效應。
附圖簡要說明下面結(jié)合附圖對本發(fā)明的具體實施方式
作進一步詳細的描述。
附圖中，圖1A為現(xiàn)有技術的雙柵極晶體管結(jié)構的上視圖；圖1B為沿圖1A中1B-1B剖面線的剖面結(jié)構示意圖；圖2A為現(xiàn)有技術的三柵極晶體管結(jié)構的上視圖；圖2B為沿圖2A中2B-2B剖面線的剖面結(jié)構示意圖；圖3為本發(fā)明的三柵極晶體管的立體結(jié)構示意圖；圖4A～4C為本發(fā)明制作三柵極晶體管的剖面結(jié)構流程示意圖；圖5A～5E為本發(fā)明另一實施例制作三柵極晶體管的剖面結(jié)構流程示意圖；圖6為本發(fā)明的三柵極晶體管的上視圖(未形成導體層)；圖7為本發(fā)明另一實施例制作三柵極晶體管的過程中，在半導體鰭狀體形成圓滑的頂部頂點的剖面結(jié)構示意圖；圖8為本發(fā)明的三柵極晶體管的立體結(jié)構示意圖(尚未形成間隙壁與源極、漏極)；圖9為沿圖8中D-D剖面線的剖面結(jié)構示意圖；圖10A為沿圖6中B-B剖面線的剖面結(jié)構示意圖；以及圖10B為沿圖6中C-C剖面線的剖面結(jié)構示意圖。
具體實施例方式
由于現(xiàn)有技術的雙柵極晶體管(圖1B)或三柵極晶體管(圖2B)的結(jié)構仍有改良空間，因此，本發(fā)明提供一種多柵極晶體管的結(jié)構，對于晶體管的開或關狀態(tài)具有更佳的控制能力，還能抑制短信道效應。
以下以本發(fā)明三柵極晶體管為例，說明本發(fā)明對于現(xiàn)有技術的雙柵極晶體管或三柵極晶體管改良的結(jié)構，請參照圖3，其為本發(fā)明的三柵極晶體管的立體結(jié)構示意圖，三柵極晶體管的結(jié)構包括一垂直半導體鰭狀體33、一柵極介電層32、一柵極電極35與一源極361與一漏極362。半導體鰭狀體33位于一基材30上方，基材30在表面具有一絕緣層31，絕緣層31在半導體鰭狀體33底部形成一底切37，柵極介電層32位于半導體鰭狀體33表面，柵極電極35位于柵極介電層32表面，而源極361與漏極362分別座落于柵極電極35兩側(cè)，并位于半導體鰭狀體33中。由于結(jié)構上形成底切37，使得此改良的三柵極晶體管，也稱為Omega-場效應晶體管(Ω-FET)，近似于”E.Leobandung etal.，“Wire-channel and wrap-around-gate metal-oxide-semiconductor field-effecttransistors with a significant reduction of short channel effects，”J.Vacuum Scienceand Technology B，vol.15，no.6，pp.2791-2794”中所提出的包覆柵極晶體管(Gate-All-Around)的結(jié)構，實際上，形成底切時的橫蝕量越大造成此Ω-場效應晶體管的結(jié)構越近似于包覆柵極晶體管(Gate-All-Around)，因此，對于晶體管的開或關狀態(tài)具有更佳的控制能力，另外，制造此改良的三柵極晶體管使用了與現(xiàn)有的三柵極晶體管相近的工藝。
請參照圖4A～4C，為本發(fā)明制作三柵極晶體管的剖面結(jié)構流程示意圖。首先，如圖4A所示，形成一半導體層鰭狀體42于一基材40上方，基材表面具有一絕緣層41。
接著，圖4B中，借由蝕刻形成一底切43于半導體鰭狀體42底部的絕緣層41。例如，當絕緣層41的材料為氧化硅時，可以用稀釋氫氟酸(水∶濃氫氟酸的量約為25∶1)在攝氏25℃下進行濕蝕刻60秒，以達到約100的下蝕量R。由于濕蝕刻有側(cè)向蝕刻，因此得以在半導體鰭狀體42底部的絕緣層41形成底切43。然而，工藝上在控制濕蝕刻時間有一定困難，致使片與片、批與批之間的下蝕量R有所差異。
最后，圖4C中，形成一柵極介電層44、一柵極電極45于半導體鰭狀體42表面，并形成一源極與一漏極(未顯示于圖中)于半導體鰭狀體42中，至此則完成三柵極晶體管的制作。
如前所述，下蝕量R并不易控制，因此，本發(fā)明另外提供一種可容易控制下蝕量R的工藝。請參照圖5A～5E，為本發(fā)明另一實施例制作三柵極晶體管的剖面結(jié)構流程示意圖，其為沿圖6中A-A剖面線的剖面結(jié)構。首先，如圖5A所示，提供一基材50，并形成一半導體層52于一絕緣堆棧層上方?；?0表面具有一絕緣堆棧層51，絕緣堆棧層51包括第一絕緣層513、蝕刻終止層512與第二絕緣層511，其中第一絕緣層513覆蓋于蝕刻終止層512上方，蝕刻終止層512覆蓋于第二絕緣層511上方。第一絕緣層513的材料可以為任何一第一介電材料，例如氧化硅，第一絕緣層513的厚度介于20～1000之間為較佳。第二絕緣層511的材料可以為任何相同于第一介電材料的材料，第二絕緣層511的厚度介于20～1000之間為較佳。蝕刻終止層512的材料可以為任何蝕刻速率低于第一介電材料的一第二介電材料，蝕刻終止層512的厚度介于20～1000之間為較佳。如果第一介電材料為氧化硅而第二介電材料為氮化硅，則可以用稀釋氫氟酸濕蝕刻第一介電材料。
圖5B中，再以蝕刻遮罩53定義并形成一半導體鰭狀體54，蝕刻遮罩53的材料可以為任何作為蝕刻罩幕的材料，例如光阻、氧化硅、氮化硅，蝕刻遮罩53的較佳材料為氧化硅。根據(jù)本發(fā)明，可以移除蝕刻遮罩53或不移除蝕刻遮罩53，若移除蝕刻遮罩53則形成三柵極晶體管，若不移除蝕刻遮罩53則形成雙柵極晶體管。根據(jù)本發(fā)明，形成半導體鰭狀體54時，還可選擇性的包括平滑化半導體鰭狀體54表面的步驟，平滑化半導體鰭狀體54可使得半導體鰭狀體54中載子達到良好移動能力，平滑化可以先經(jīng)由一犧牲式氧化步驟，然后再經(jīng)一側(cè)壁處理步驟(例如在1000℃的氫氣環(huán)境中加熱)。若蝕刻遮罩53的材料為氧化硅，則可在平滑化之前或之后移除蝕刻遮罩53，之后移除則半導體鰭狀體54最后會具有尖角的頂部頂點，之前移除則半導體鰭狀體54最后會具有圓滑的頂部頂點56(如圖7所示)。若蝕刻遮罩53的材料為光阻，則光阻必須在平滑化前移除，借以避免平滑化過程中的高溫造成破壞。
圖5C中，移除蝕刻遮罩53。
圖5D中，借由蝕刻形成一底切55于半導體鰭狀體54底部的第一絕緣層513。其中一種方式，是使用稀釋氫氟酸(水∶濃氫氟酸的量約為25∶1)在攝氏25℃下進行濕蝕刻30～600秒，以達到約50～1000的下蝕量R，其中濕蝕刻時間影響橫蝕量E。另一種方式，是先進行干蝕刻，再進行濕蝕刻。干蝕刻為一非等向性蝕刻，可使用含氟的等離子體氣體進行干蝕刻，而停止于蝕刻終止層512，之后的濕蝕刻過程僅有側(cè)向蝕刻，濕蝕刻時間影響橫蝕量E，較佳的橫蝕量E介于20～500之間。若在平滑化之前移除蝕刻遮罩53，則半導體鰭狀體54最后會具有圓滑的頂部頂點56(如圖7所示)。
圖5E中，形成一柵極介電層59于半導體鰭狀體54表面，可借由熱氧化、化學氣相沉積或濺鍍方式形成此柵極介電層59。一般來說，柵極介電層59位于半導體鰭狀體54頂部表面的厚度比位于半導體鰭狀體54側(cè)壁的厚度薄，柵極介電層59位于半導體鰭狀體54頂部表面的厚度低于20。柵極介電層59的材料可以為傳統(tǒng)材料，例如氧化硅或氮氧化硅，其厚度介于3～100之間，較佳者為小于10。柵極介電層59的材料也可以為高介電常數(shù)材料(介電常數(shù)高于5)，例如氧化鑭、氧化鋁、氧化鉿、氮氧化鉿與氧化鋯，其厚度介于3～100之間。
接著，沉積一柵極材料層于柵極介電層59表面，柵極材料層的材料可以為多晶硅、多晶硅-鍺、回火金屬(例如鉬、鎢)、化合物(例如氮化鈦)或其它導電材料。接著，圖案化柵極材料層，借以形成一柵極電極60而跨接于半導體鰭狀體54側(cè)壁與頂部表面。柵極材料層較佳的材料為多晶硅，柵極介電層59的材料為氮氧化硅，可使用含氯與溴的等離子體氣體進行干蝕刻，而停止于柵極介電層59。然后，再移除未被柵極電極60覆蓋住的柵極介電層59，至此，所形成的結(jié)構(尚未形成間隙壁與源極、漏極)的立體示意圖如圖8所示。
之后的工藝，請參照圖9，其為沿圖8中D-D剖面線的剖面結(jié)構示意圖。再經(jīng)由離子植入、等離子體含浸離子植入(plasma immersion ion implantation，PIII)或其它傳統(tǒng)方式形成輕摻雜區(qū)域(lightly-doped drain)61。再以傳統(tǒng)方式在柵極電極60側(cè)壁形成間隙壁58，例如先沉積一間隙壁材料層，然后回蝕刻此間隙壁材料層，間隙壁材料層的材料可以為介電材料，例如氮化硅或二氧化硅，較佳的間隙壁材料層的材料為氮化硅與氧化硅的復合層。然后，經(jīng)由離子植入、等離子體含浸離子植入、氣體或固體源擴散或其它傳統(tǒng)方式形成一源極621與一漏極622于半導體鰭狀體54。任何因離子植入而造成的晶格破壞可在此時再經(jīng)一加熱步驟修復缺陷，至此，如圖6所示，其為本發(fā)明的三柵極晶體管的上視圖(尚未形成導體層)。最后，柵極電極60、源極621與漏極622可再在其表面形成一導體層63，借以降低阻值，導體層63的材料可以為金屬硅化物(例如硅化鈦、硅化鈷、硅化鎳)、金屬氮化物(例如氮化鈦、氮化鉈)、金屬(例如鎢、銅)或重摻雜半導體(例如n+重摻雜硅)。較佳的導體層63的材料為硅化鎳，可以經(jīng)由自我對準金屬硅化物(self-aligned silicide，salicide)工藝形成硅化鎳。如圖10A、圖10B所示，其分別為沿圖6中B-B與C-C剖面線的剖面結(jié)構示意圖，所形成的導體層63位于半導體鰭狀體54側(cè)壁與頂部表面。至此，則完成三柵極晶體管的制作。
可以理解的是，對于本領域的普通技術人員來說，可以根據(jù)本發(fā)明的技術方案和技術構思作出其他各種相應的改變和變形，而所有這些改變和變形都應屬于本發(fā)明所附的權利要求的保護范圍。
權利要求
1.一種多柵極晶體管的制造方法，其特征在于，該制造方法至少包括下列步驟形成一半導體層于一絕緣堆棧層上方，該絕緣堆棧層包括覆蓋于一蝕刻終止層上方的一第一絕緣層；圖案化該半導體層，借以形成一半導體鰭狀體；形成一底切于該半導體鰭狀體底部的該第一絕緣層；形成一柵極介電層于該半導體鰭狀體表面；沉積一柵極材料層于該柵極介電層表面；圖案化該柵極材料層，借以形成一柵極電極而跨接于該半導體鰭狀體側(cè)壁與頂部表面；以及形成一源極與一漏極于該半導體鰭狀體中。
2.根據(jù)權利要求1所述的多柵極晶體管的制造方法，其特征在于，該半導體層的材料選自硅與硅-鍺群組之一。
3.根據(jù)權利要求1所述的多柵極晶體管的制造方法，其特征在于，該第一絕緣層的材料為氧化硅，其厚度介于20～1000之間。
4.根據(jù)權利要求1所述的多柵極晶體管的制造方法，其特征在于，該蝕刻終止層的材料為氮化硅，其厚度介于20～1000之間。
5.根據(jù)權利要求1所述的多柵極晶體管的制造方法，其特征在于，形成該半導體鰭狀體還包括平滑化該半導體鰭狀體表面的步驟，其中平滑化該半導體鰭狀體表面，先進行犧牲式氧化，然后再在氫氣環(huán)境中加熱。
6.根據(jù)權利要求1所述的多柵極晶體管的制造方法，其特征在于，以一濕蝕刻程序形成該底切，該濕蝕刻程序蝕刻該第一絕緣層，而停止于該蝕刻終止層。
7.根據(jù)權利要求1所述的多柵極晶體管的制造方法，其特征在于，先以一干蝕刻程序，再以一濕蝕刻程序形成該底切，其中該干蝕刻程序蝕刻該第一絕緣層，而停止于該蝕刻終止層，其中以氫氟酸進行該濕蝕刻程序。
8.根據(jù)權利要求1所述的多柵極晶體管的制造方法，其特征在于，形成該底切于該半導體鰭狀體下方，造成介于50～1000之間的下蝕量，而且造成介于50～1000之間的橫蝕量。
9.根據(jù)權利要求1所述的多柵極晶體管的制造方法，其特征在于，該柵極介電層的材料選自于氧化硅、氮氧化硅與高介電常數(shù)材料之一，其厚度介于3～100之間。
10.根據(jù)權利要求1所述的多柵極晶體管的制造方法，其特征在于，該柵極材料層的材料選自于多晶硅與多晶硅-鍺群組之一。
11.根據(jù)權利要求1所述的多柵極晶體管的制造方法，其特征在于，該源極與該漏極包括一輕摻雜區(qū)域。
12.根據(jù)權利要求1所述的多柵極晶體管的制造方法，其特征在于，該源極與該漏極表面形成有一導體層，該導體層的材料選自金屬、金屬硅化物與金屬氮化物群組之一。
13.一種多柵極晶體管的結(jié)構，其特征在于，該結(jié)構至少包括一垂直半導體鰭狀體，位于一基材上方，該基材包括覆蓋于一蝕刻終止層上方的一第一絕緣層，該第一絕緣層在該半導體鰭狀體底部形成一底切；一柵極介電層，位于該半導體鰭狀體表面；一柵極電極，位于該柵極介電層表面；以及一源極與一漏極，分別座落于該柵極電極兩側(cè)，并位于該半導體鰭狀體中。
14.根據(jù)權利要求13所述的多柵極晶體管的結(jié)構，其特征在于，該半導體鰭狀體的材料選自于硅與硅-鍺群組之一。
15.根據(jù)權利要求13所述的多柵極晶體管的結(jié)構，其特征在于，該半導體鰭狀體具有圓滑的頂部頂點。
16.根據(jù)權利要求13所述的多柵極晶體管的結(jié)構，其特征在于，該第一絕緣層的材料為氧化硅，其厚度介于20～1000之間。
17.根據(jù)權利要求13所述的多柵極晶體管的結(jié)構，其特征在于，該蝕刻終止層的材料為氮化硅，其厚度介于20～1000之間。
18.根據(jù)權利要求13所述的多柵極晶體管的結(jié)構，其特征在于，該柵極介電層的材料選自于氧化硅、氮氧化硅與高介電常數(shù)材料群組之一，其厚度介于3～100之間。
19.根據(jù)權利要求13所述的多柵極晶體管的結(jié)構，其特征在于，該柵極電極的材料選自于多晶硅、多晶硅-鍺與金屬群組之一。
20.根據(jù)權利要求13所述的多柵極晶體管的結(jié)構，其特征在于，該源極與該漏極包括一輕摻雜區(qū)域。
21.根據(jù)權利要求13所述的多柵極晶體管的結(jié)構，其特征在于，該源極與該漏極表面形成有一導體層，該導體層的材料選自于金屬與金屬硅化物之一。
全文摘要
本發(fā)明提供一種多柵極晶體管的結(jié)構及其制造方法，此結(jié)構包括一垂直半導體鰭狀體、一柵極介電層、一柵極電極與一源極與一漏極。半導體鰭狀體位于一基材上方，基材包括覆蓋于一蝕刻終止層上方的一第一絕緣層，第一絕緣層在半導體鰭狀體底部形成一底切，柵極介電層位于半導體鰭狀體表面，柵極電極位于柵極介電層表面，而源極與漏極分別座落于柵極電極兩側(cè)，并位于半導體鰭狀體中。
文檔編號H01L29/786GK1534745SQ03153008
公開日2004年10月6日 申請日期2003年8月1日 優(yōu)先權日2003年3月26日
發(fā)明者楊育佳, 楊富量, 胡正明 申請人:臺灣積體電路制造股份有限公司