專利名稱：具有多層布線層的半導體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體器件，特別是涉及疊層多個布線層構(gòu)成的具有多層布線層的半導體器件及其制造方法。
背景技術(shù)：
當前正在使用各種具有多層布線層的半導體器件。從SOC(芯片基硅)時代開始，制造在單個芯片上搭載了存儲器、邏輯電路、模擬電路等所謂各種IP(知識產(chǎn)權(quán))的系統(tǒng)LSI等。取入設(shè)計多種IP的系統(tǒng)LSI等的SOC的工藝復雜而且很長，特別是布線層的總數(shù)超過10層的SOC經(jīng)過非常復雜的工藝花費很長時間進行制造。但是，一般SOC產(chǎn)品的特征是壽命周期短。因此，縮短開發(fā)TAT(周轉(zhuǎn)時間)就是非常重要的。
例如，在半導體襯底上形成晶體管等半導體元件，在其上面順序淀積形成布線層的LSI中，直到在半導體襯底上試做形成了晶體管和第1層布線層的部分(以下，稱為基底)花費大約20天。另外，用于形成一層布線層的制造時間是大約5天。即，為了在上述基底的上方形成例如10層的布線層要花費大約50天，如果與基底一起進行制造則花費大約70天左右。
如以上那樣，以往的半導體器件的制造工藝，特別是形成多層的SOC產(chǎn)品的制造工藝復雜，在其試制開發(fā)(LOT)或者制造方面存在著花費很多時間的問題。另外，如上述那樣，由于SOC產(chǎn)品的壽命周期短，因此還存在著試制開發(fā)不能夠花費大量時間的問題。

發(fā)明內(nèi)容
本發(fā)明一實施形態(tài)的具有多層布線層的半導體器件的制造方法是形成在襯底上具有至少1個基底布線層的基底，其中，該基底具有第1粘貼面，形成具有至少1個上部布線層的至少1個上部構(gòu)造體，其中，該上部構(gòu)造體具有第2粘貼面，由上述第1、第2粘貼面在預定的位置把上述上部構(gòu)造體以及上述基底粘接在一起。
另外，本發(fā)明的其它形態(tài)的具有多層布線層的半導體器件具有在襯底上形成了至少1個基底布線層的基底，其中，該基底具有第1粘貼面，包括至少1個上部布線層的至少1個上部構(gòu)造體，其中，該上部構(gòu)造體具有與上述第1粘貼面接合的第2粘貼面。


圖1是示出本發(fā)明一實施形態(tài)的在形成于半導體襯底上的基底上通過粘貼具有多層布線層的上部構(gòu)造體形成的半導體器件的構(gòu)造的剖面圖。
圖2A是示出作為圖1所示的半導體器件的基底的第1多層布線層的制造工藝的構(gòu)造的剖面圖。
圖2B是示出接在圖2A后面的作為圖1所示的半導體器件的基底的第1多層布線層區(qū)的制造工藝的構(gòu)造的剖面圖。
圖2C是示出接在圖2B后面的作為圖1所示的半導體器件的基底的第1多層布線層區(qū)的制造工藝的構(gòu)造的剖面圖。
圖3A是示出接在圖2C后面的半導體器件的第1多層布線層區(qū)的制造工藝的構(gòu)造的剖面圖。
圖3B是示出接在圖3A后面的半導體器件的第1多層布線層區(qū)的制造工藝的構(gòu)造的剖面圖。
圖4是示出在硅襯底上形成與圖1所示的半導體器件的基底單獨制造的第2多層布線層區(qū)時的制造工藝的構(gòu)造的剖面圖。
圖5是示出在硅襯底上形成與圖1所示的半導體器件的基底單獨制造的第3多層布線層區(qū)時的制造工藝的構(gòu)造的剖面圖。
圖6A是詳細地示出圖1所示的粘接前的半導體器件的第1多層布線層區(qū)和第2多層布線層區(qū)的粘貼面的構(gòu)造的剖面圖。
圖6B是詳細地示出圖6A所示的半導體器件的第1多層布線層區(qū)和第2多層布線層區(qū)的粘貼面的構(gòu)造的剖面圖。
圖7A是詳細地示出圖1所示的粘接前的半導體器件的第2多層布線層區(qū)和第3多層布線層區(qū)的粘貼面的構(gòu)造的剖面圖。
圖7B是詳細地示出圖7A所示的半導體器件的第2多層布線層區(qū)和第3多層布線層區(qū)的粘貼面的構(gòu)造的剖面圖。
圖8A是示出其它實施形態(tài)中的在半導體器件的第3多層布線層區(qū)的粘貼部分中具有焊錫的構(gòu)造的剖面圖。
圖8B是示出接在圖8A后面的用層間絕緣膜覆蓋了在半導體器件的第3多層布線層區(qū)的粘接部分中所具有的焊接構(gòu)造的剖面圖。
圖8C是示出接在圖8B后面的把半導體器件的第2多層布線層區(qū)與第3多層布線層區(qū)粘貼前的粘貼面的構(gòu)造的剖面圖。
圖8D是示出接在圖8C后面的在半導體器件的第2多層布線層區(qū)與第3多層布線層區(qū)的粘貼部分的布線連接中使用焊錫的構(gòu)造的剖面圖。
圖9A是示出另一個實施形態(tài)中的在半導體器件的第3多層布線城區(qū)的粘貼部分中使用硅襯底的布線部分的構(gòu)造的剖面圖。
圖9B是示出接在圖9A后面的粘貼前的半導體器件的第2多層布線層區(qū)和第3多層布線層區(qū)的粘貼面的構(gòu)造的剖面圖。
圖9C是示出接在圖9B后面的在半導體器件的第2多層布線層區(qū)與第3多層布線層區(qū)的粘貼部分中使用硅襯底的布線部分的構(gòu)造的剖面圖。
圖10A是示出在另一個實施形態(tài)中的半導體器件的第2多層布線層區(qū)的粘貼部分中，在高質(zhì)玻璃中形成布線部分的狀況的剖面圖。
圖10B是示出接在圖10A后面的粘貼前的半導體器件的第2多層布線層區(qū)和第3多層布線層區(qū)的粘貼面的構(gòu)造的剖面圖。
圖10C是示出接在圖10B后面的在半導體器件的第2多層布線層區(qū)與第3多層布線層區(qū)的粘貼部分中使用高質(zhì)玻璃中的布線部分的構(gòu)造的剖面圖。
具體實施例方式
以下，參照

本發(fā)明的實施形態(tài)。另外，在以下敘述的實施形態(tài)中，雖然包含同樣構(gòu)成的多個布線層，但是在這些布線層中，對于發(fā)揮同樣作用的多個構(gòu)成要素，例如像圖1所示的參考符號60a、60b、60c、…那樣，使用由字母不同的相同數(shù)字構(gòu)成的符號，并且節(jié)略每次的詳細說明。另外，以下說明的實施形態(tài)的布線為了使用銅布線，在所需要的位置使用了銅擴散阻擋膜，而銅以外的其它金屬或者包括銅的布線根據(jù)需要通過使用擴散阻擋膜當然也同樣能夠?qū)嵤?br> 圖1的剖面圖示出在預定的襯底10上包括基極布線層區(qū)在內(nèi)全部共形成了11層布線層的本發(fā)明一實施形態(tài)的半導體器件總體的剖面構(gòu)造。
圖1所示的半導體器件由在半導體襯底10上形成的由5層布線層構(gòu)成的作為基底的第1多層布線層區(qū)101，連接在其上面的由4層布線層構(gòu)成的作為第1上層構(gòu)造體的第2多層布線層區(qū)102，進而連接在其上面由2層布線層構(gòu)成的作為第2上層構(gòu)造體的第3多層布線層區(qū)103構(gòu)成。
基底即第1多層布線層區(qū)101具有形成在該半導體襯底10上的MOS型晶體管108、109以及形成在半導體襯底10的上部的作為基底布線層的第1布線層110以及同樣作為基地布線層的第2～第5布線層區(qū)100a～100d。
作為第1上部構(gòu)造體的第2多層布線層區(qū)102具有第6～第9布線層區(qū)100e～100h。另外，作為第2上部構(gòu)造體的第3多層布線層區(qū)103具有第10以及第11布線層區(qū)100i、100j、鈍化膜90、91以及高質(zhì)玻璃83b。
這里，為了形成圖1所示的半導體器件，分別單獨形成第1多層布線層區(qū)101，第2多層布線層區(qū)102，第3多層布線層區(qū)103。然后，把第1多層布線層區(qū)101與第2多層布線層區(qū)102，第2多層布線層區(qū)102與第3多層布線層區(qū)103結(jié)合。在該結(jié)合時，通過把每一個進行粘貼結(jié)合成一體。
以下，順序說明形成第1多層布線層區(qū)101的工藝。
首先，在半導體襯底10上形成P阱11a和N阱11b。在半導體襯底10上部的各阱的邊界部分，形成例如STI(淺溝槽隔離)用的元件分離絕緣膜12a，12b。
在P阱11a上形成第1MOS晶體管108，在N阱11b上形成第2MOS晶體管109。在形成了上述第1以及第2MOS晶體管108、109以后，在包含有這些第1以及第2MOS晶體管108、109的半導體襯底10的表面形成薄膜絕緣膜18。
在形成了該薄膜絕緣膜18以后，在半導體襯底10的上部，形成第1布線層區(qū)110。該第1布線層區(qū)110具有層間絕緣膜20，層間膜勢壘層(以下，稱為腐蝕阻擋膜)21，層間絕緣膜(低k膜)24，腐蝕阻擋膜25以及銅擴散阻擋膜39，這些膜順序地向上方淀積。
另外，在第1布線層區(qū)110內(nèi)具有接點22的第1布線部分111，布線部分211以及獨立布線212、213形成在層間絕緣膜24和腐蝕阻擋膜25內(nèi)的預定位置。這里，上述第1布線部分111的接點22的下端如圖所示那樣貫通絕緣膜18，形成為使得與第1MOS晶體管108一方的源/漏區(qū)17c導通。
在第1布線層110的上部形成第2布線層100a。該第2布線層100a具有形成在銅擴散阻擋膜39上的層間絕緣膜41a、腐蝕阻擋膜42a、銅擴散阻擋膜60a，按照該順序，順序地向上方淀積。
另外，在第2布線層100a內(nèi)形成第2布線部分112a，從屬布線214a，獨立布線215a、216a。這里，第2布線層100a內(nèi)的第2布線112a的下表面形成為使得與第1布線111的上表面連接。另外，從屬布線214a形成為使得與布線部分211連接。
作為第2布線層100a的上層布線的第3～第5布線層100b～100d的構(gòu)造與上述第2布線層100a同樣形成。這些第3布線層100b至第5布線層100d與第2布線層100a相同，分別具有層間絕緣膜41b～41d，腐蝕阻擋膜42b～42d，銅擴散阻擋膜60b～60c，第3第5布線部分112b～112d，從屬布線214b～214d以及獨立布線215b～215d，216b～216d。
這里，第1布線部分111至第5布線部分112d分別以直線狀順序向上方疊層，連接成使得相互成為導通狀態(tài)。另外，第5布線層100d與其下面的其它布線層不同，不具有銅擴散阻擋膜。對于這一點在后面進行說明。
這樣，圖1所示的第1多層布線層區(qū)101的最上層是腐蝕阻擋膜42d。另外，在上述腐蝕阻擋膜42d的表面，形成為露出第5布線部分112d，從屬布線214d，獨立布線215d，216d的頂端。
另外，這里雖然沒有進行圖示，但是在最上層的腐蝕阻擋膜42d的表面上根據(jù)需要作為用于把基底的第1多層布線層區(qū)101的內(nèi)部進行保護防止受到機械、化學等各種損傷的被膜，形成鈍化膜。該鈍化膜如在后面說明的那樣，在把作為基底的第1多層布線層區(qū)101與第2多層布線層區(qū)102粘貼構(gòu)成為一體時，可以削除。這是因為為了與形成在第6布線層100e內(nèi)部的第6布線部分113e連接，需要剝離出第5布線部分112d的上表面，而且進行鏡面精加工。
另一方面，在該實施形態(tài)中，在第6布線層100e的下表面不是使用上述鈍化膜進行覆蓋，而是形成高質(zhì)玻璃。該高質(zhì)玻璃也在粘貼前去除。對于這一點也在后面敘述。
例如，通過CMP進行鏡面精加工露出上述第5布線部分112d的上表面，形成粘貼面。在這樣形成的第1多層布線層區(qū)101的上表面的粘貼面上，按壓并粘接與在第2多層布線層區(qū)102中同樣形成的粘貼面。
這里，在上述第1多層布線層區(qū)101的上部粘貼的第2多層布線層區(qū)102與第1多層布線層區(qū)101分別形成。以下，說明其結(jié)構(gòu)。
第2多層布線層區(qū)102的第6布線層100e如在后面詳細敘述的那樣，在高質(zhì)玻璃襯底的上面按照腐蝕阻擋膜71a，層間絕緣膜72e，腐蝕阻擋膜73e以及銅擴散阻擋膜80e的順序，順序淀積形成。另外，在第6布線層100e的內(nèi)部，具有第6布線部分113e，獨立布線部分217e、218e。
如果第1多層布線層區(qū)101與第2多層布線層區(qū)102粘貼在一起，則形成在第6布線層100e內(nèi)的第6布線部分113e的底面與第5布線層區(qū)100d的第5布線部分112d的上表面連接。
第2多層布線層區(qū)102具備連續(xù)在第6布線層100e的上面的順序疊層形成的第7布線層區(qū)100f至第9布線層區(qū)100h。第7布線層區(qū)100f至第9布線層區(qū)100h與第6布線層區(qū)100e同樣構(gòu)成，分別具有層間絕緣膜72f～72h，腐蝕阻擋膜73f～73h，銅擴散阻擋膜80f～80g，第7～第9布線部分113f～113h以及獨立布線部分217f～217h、218f～218h。這里，第6布線部分113e至第9布線部分113h分列連接成導通狀態(tài)。另外，上述第9布線層100h與布線層100d相同，不具有銅擴散阻擋膜。
即，圖1所示的第2多層布線層區(qū)102的最上層是腐蝕阻擋膜73h。另外，在露出上述腐蝕阻擋膜73h的表面的狀態(tài)下，在多層布線層區(qū)102的最上部的布線層100h的表面部分中，形成第9布線部分113h，獨立布線部分217h、218h。
這里，根據(jù)需要，在最上層的腐蝕阻擋膜73h的表面，形成直到開始粘接作業(yè)為止一直保護布線層區(qū)100h的表面的被膜，例如鈍化膜。其中，由于在圖1中已經(jīng)進行了粘貼，因此去除掉了該鈍化膜，沒有進行圖示。即，在與單獨形成的第3多層布線層區(qū)103的粘貼時，消除鈍化膜，這是由于為了與形成在第10布線層區(qū)100i上的第10布線部分114i連接而需要剝離第9布線部分113h的上表面。
另外，雖然在后面敘述，但是在實施形態(tài)中，示出了不使用鈍化膜而使用高質(zhì)玻璃的保護膜的例子。在第2多層布線層區(qū)102上表面通過粘貼形成第3多層布線層區(qū)103。
其次，詳細地說明該第3多層布線層區(qū)103的結(jié)構(gòu)。
該第3多層布線層區(qū)103的第10布線層100i通過順序淀積腐蝕阻擋膜71b，層間絕緣膜94i，腐蝕阻擋膜95i，層間絕緣膜96i以及銅擴散阻擋膜97i而形成。另外，在第10布線層100i的預定位置，形成第10布線部分114i和獨立布線部分219i。這里，在第10布線層區(qū)100i內(nèi)所形成的第10布線114i的底面從腐蝕阻擋膜71b的底面露出，形成為與第9布線層100h的第9布線113h的上表面連接。
在第3多層布線層區(qū)103中，具備連接在第10布線層區(qū)100i的上面的同樣順序淀積形成的第1布線層100j。第1布線層100j與第10布線層100i同樣形成，具有順序疊層了層間絕緣膜94j，腐蝕阻擋膜95r，層間絕緣膜96j，銅擴散阻擋膜97j，第1布線部分114j以及獨立布線部分219j。這里，相互連接使得第10的布線部分114i的上表面與第11布線部分114j的底面成為導通狀態(tài)。
另外，在上述形成的第3多層布線層區(qū)103的第11布線部分100j的銅擴散阻擋膜97j的上表面上，順序形成鈍化膜90、91以及高質(zhì)玻璃83b。
這樣，分別形成作為基底的第1多層布線層區(qū)101，作為第1上部構(gòu)造體的第2多層布線層區(qū)102以及作為第2上部構(gòu)造體的第3多層布線層區(qū)103。在形成具有在圖1所示的半導體襯底10上形成的11層布線層110，100a～100j的多層布線層構(gòu)造的半導體器件時，通過簡單地按壓上述第1～第3多層布線層區(qū)101、102、103的分別鏡面精加工了的粘貼面，能夠容易而且牢固地粘貼。
這樣，晶體管108的源/漏區(qū)17c連接成使得從與基底布線層110的接點22連接的第1布線部分111到作為第2上部構(gòu)造體的第3多層布線層區(qū)103的第11布線層100j的第11布線部分114j成為導通狀態(tài)。
其次，參照圖2A～圖3B對于圖1所示的作為半導體器件的基底的第1多層布線層區(qū)101詳細地說明其制造工藝。
首先，在圖2中，在半導體襯底10上形成P阱11a以及N阱11b、11c。在半導體襯底10上部的不同導電類型的阱11a、11b以及11a、11c的邊界部分分別形成元件分離絕緣膜12a、12b。
在元件分離絕緣膜12a、12b之間的P阱11a的上部，順序形成柵極氧化膜13b，柵極電極14b，絕緣層15b。在該狀態(tài)下，在與上述柵極氧化膜13b鄰接的半導體襯底10的上方，以上述絕緣層15b作為掩模，通過離子注入法等形成源/漏區(qū)的LDD區(qū)。
在柵極氧化膜13b，柵極電極14b以及絕緣層15b的兩端，在形成了上述LDD區(qū)以后形成各個柵極側(cè)壁絕緣膜16c、16d。然后，源/漏區(qū)17b、17c以上述柵極側(cè)壁絕緣膜16c、16d作為掩模，通過離子注入法等形成。
這樣，在P阱11a的上部形成MOS晶體管108。
同樣，在用元件分離絕緣膜12b分離了的N阱1b的上部形成MOS晶體管109。MOS晶體管109與MOS晶體管108相同，具有柵極氧化膜13c，柵極電極14c，絕緣層15c，柵極側(cè)壁絕緣膜16e、16f以及具有LDD區(qū)的源/漏區(qū)17d、17e。
另外，在元件分離絕緣膜12a上與MOS晶體管108相同，生成具有柵極氧化膜13c，柵極電極14a、絕緣層15a以及柵極側(cè)壁絕緣膜16a、16b的電極構(gòu)造。該電極構(gòu)造由于形成在元件分離絕緣膜12a的上部，因此不形成源/漏區(qū)。即，在元件分離絕緣膜12a上形成的柵極電極14a例如用作為布線。這里，雖然在N阱11c上形成了源/漏區(qū)17a，但是示出未圖示的MOS晶體管的源/漏區(qū)的一方。
薄膜狀柵極絕緣膜18形成在包括MOS晶體管108、109的半導體襯底10的整個表面上。進而，在柵極絕緣膜18的上部整體中，形成層間絕緣膜20以及銅的擴散阻擋膜21。
在該狀態(tài)下，由于在MOS晶體管108的源/漏區(qū)17c的上方形成金屬勢壘層22以及接點23，因此腐蝕層間絕緣膜20以及銅的擴散阻擋膜21。然后，例如使用單金屬鑲嵌法形成金屬勢壘層22以及接點23。在形成了這些金屬勢壘層22以及接點23以后，用CMP研磨擴散阻擋膜21，使得這些金屬勢壘層22，接點23精加工成與擴散阻擋膜21成為相同的平面。
進而，在上述形成的擴散阻擋膜21的上部順序淀積層間絕緣膜(低k膜)24以及腐蝕阻擋膜25。圖2A示出該狀態(tài)。
接著，如圖2B所示，在腐蝕阻擋膜25的上表面上淀積絕緣膜26，進而在絕緣膜26上形成抗蝕劑膜27。抗蝕劑膜27用通常的光刻法構(gòu)圖。接著，把該構(gòu)圖了的抗蝕劑膜27作為腐蝕掩模，在預定的位置腐蝕層間絕緣膜24，腐蝕阻擋膜25以及絕緣膜26，形成具有到達擴散阻擋膜21的深度的布線槽28a、28b、28a以及28d。
其結(jié)果，在布線槽28d的底部露出接點23的上表面。另外，布線槽28a、28b、28c也在例如沒有形成晶體管108、109的元件分離絕緣膜12a上方的位置形成。如果形成上述布線槽28a～28d，則剝離抗蝕劑膜27以及絕緣膜26。
然后，如圖2C所示，在上述形成的布線槽28d的內(nèi)壁形成金屬勢壘層30，進而在該金屬勢壘層30內(nèi)淀積金屬層，形成第1布線35。另外，同時還在布線槽28a、28b、28c中形成各個金屬勢壘層31、32、33以及布線36、37、38。
這里，把金屬勢壘層22，接點23，金屬勢壘層30以及第1布線35統(tǒng)稱為第1布線部分111。同樣，把金屬勢壘層31和布線36統(tǒng)稱為布線部分211，把金屬勢壘層32和布線37統(tǒng)稱為獨立布線部分212，把金屬勢壘層33和獨立布線38統(tǒng)稱為獨立布線部分213。
在腐蝕阻擋膜25，第1布線部分111，布線部分211，獨立布線部分212以及獨立布線部分213的上表面形成銅擴散阻擋膜39，形成基底101的第1布線層110。
接著，如圖3A所示，在層間絕緣膜39的上部，順序淀積層間絕緣膜41a，腐蝕阻擋膜42a以及絕緣膜43a。進而，為了使用雙金屬鑲嵌法，淀積用預定的第1圖形形成的抗蝕劑膜44。以該第1圖形的抗蝕劑膜44為腐蝕掩模進行腐蝕，在層間絕緣膜41a，腐蝕阻擋膜42a以及絕緣膜43a的預定位置形成通孔40a、40b。上述通孔40a形成在布線部分211的上部，通孔40b形成在第1布線部分111的上部。
接著，為了形成預定的布線槽51a、51b、51c、51d，上述抗蝕劑膜44如圖3A所示，形成為用于形成布線槽的第2圖形形狀。把該抗蝕劑膜44作為腐蝕掩模，再次進行腐蝕，在一方的形成了通孔40a的位置形成布線槽51a，在另一方的形成了通孔40b的位置形成布線槽51b。在其它的2個預定位置，這里是在與布線槽51a鄰接的位置分別形成布線槽51c、51d。如果形成各個布線槽，則剝離抗蝕劑膜44以及絕緣膜43a。
然后，如圖3B所示，在上述形成的一方的通孔40b以及布線槽51b的內(nèi)面上形成勢壘層46a，進而在該勢壘層46a的內(nèi)部淀積導電體形成第2布線50a。在另一方的通孔40a以及布線槽51a的內(nèi)面同樣地形成勢壘層46b和布線47a。另外，在布線槽51c、51d中分別形成勢壘層44a、45a以及布線48a、49a。
這里，把金屬勢壘層46b和布線47a統(tǒng)稱為從屬布線部分214a，把金屬勢壘層46a和第2布線50a統(tǒng)稱為第2布線部分112a。另外，把金屬勢壘層44a和布線48a統(tǒng)成為獨立布線部分215a，把金屬勢壘層45a和布線49a統(tǒng)稱為獨立布線部分216a。這樣，上述從屬布線部分214a以及第2布線部分112a例如通過雙金屬鑲嵌法形成。
上述形成的從屬布線部分214a與布線部分211，獨立布線部分216a與第1布線部分111分別處于導通狀態(tài)。
上述腐蝕阻擋膜42a，從屬布線部分214a，獨立布線部分215a，獨立布線部分216a以及獨立布線部分216a的每一個與腐蝕阻擋膜42a一起通過CMP法平面化，在其平面的上面形成銅擴散阻擋膜60a。這樣如圖3B所示，形成第2基底布線層100a。
如在圖1中說明過的那樣，作為基底的第1多層布線層區(qū)101具備在半導體襯底10上順序淀積形成的第1至第5基底布線層110以及100a～100d。這里，第3至第5基底布線層100b～100d與第2基底布線層100a同樣構(gòu)成，分別具有包括層間絕緣膜41b～41d，腐蝕阻擋膜42b～42d，銅擴散阻擋膜60b～60d，金屬勢壘層43b～43d的從屬布線47b～47d的從屬布線部分214b～214d，分別包括金屬勢壘層44b～44d和布線48b～48d的獨立布線部分215b～215d，分別包括金屬勢壘層45b～45d和布線49b～49d的獨立布線部分216b216d，分別包括金屬勢壘層46b～46d和第3～第5布線50b～50d的第3～第5布線部分112b～112d。
其中，在形成于半導體襯底10上的第1多層布線層區(qū)101的最上部沒有形成上述的銅擴散阻擋膜。即，在作為第1多層布線層區(qū)101的最上部的腐蝕阻擋膜42d，從屬布線部分214d，獨立布線部分215d、216d以及第5布線部分112d的上面形成未圖示的高質(zhì)玻璃。為了確保與第2多層布線層區(qū)102粘貼的第1多層布線層區(qū)101的機械強度，根據(jù)需要安裝該高質(zhì)玻璃。另外，在晶體管108的源/漏區(qū)17c的正上方的位置沿著垂直方向順序形成第1布線部分至第5布線部分111，112a～112d，使得成為相互導通狀態(tài)。
另外，高質(zhì)玻璃由SiN，SiC等形成。另外，關(guān)于在第1多層布線層區(qū)101上制造高質(zhì)玻璃的方法由于使用以往已知的技術(shù)，因此省略說明。
這里，在用于形成上述柵極氧化膜13a、13b、13c的材料方面能夠使用例如SiO2等，為了形成柵極電極14a、14b、14c，例如能夠使用多晶硅等。
這樣，在圖1的實施形態(tài)中，形成在半導體襯底10上的第1多層布線層區(qū)101包括5層基底布線層區(qū)110，100a～100d。在特定的IP(知識產(chǎn)權(quán))，例如DRAM中，為了在存儲器芯中使用3～4層布線層，使用在襯底上順序進行淀積，形成布線層的方法是妥當?shù)?，一般不使用粘貼面進行存儲器芯部分的形成。由此，需要粘貼的是要順序地在襯底上形成在存儲器芯中使用的3～4層以上的更多布線層的半導體器件。
在該實施狀態(tài)下，由于總體疊層11層布線層，因此基底的布線層僅做成5層，其余6層布線層分為2個多層布線層區(qū)，即，4層結(jié)構(gòu)的第1上部構(gòu)造體以及2層結(jié)構(gòu)的第2上部構(gòu)造體形成，最后通過把它們每一個粘貼而形成。
其次，參照圖4，說明在圖1所示的第1多層布線層區(qū)101的上部粘貼的作為第1上部構(gòu)造體的第2多層布線層區(qū)102形成在另外制備的硅襯底上的狀態(tài)的多層布線構(gòu)造。
圖4中，作為與圖1的硅襯底10另外制備的半導體襯底的硅襯底70a上，形成具有腐蝕阻擋膜71a，層間絕緣膜72e，腐蝕阻擋膜73e以及銅擴散阻擋膜80e第6布線層100e。
在第6布線層區(qū)100e內(nèi)，形成具有金屬勢壘層76e和第6布線79e的第6布線部分113e，同時，在預定的位置形成具有金屬勢壘層74e和布線77e的獨立布線部分217e，以及具有金屬勢壘層75e和布線78e的獨立布線部分218e。這里，第6布線部分113e與布線部分112a相同，能夠通過在用雙金屬鑲嵌法形成的布線槽中淀積銅形成，另外，獨立布線部分217e、218e能夠通過在用單金屬鑲嵌法形成的布線槽中淀積銅形成。
這里，構(gòu)成為在硅襯底70a上，預先形成例如未圖示的對位標記，使得在以后的工藝中當粘貼第1多層布線層區(qū)101和第2多層布線層區(qū)102時，使用該對位標記，第6布線部分113e正確地與多層布線層區(qū)101一側(cè)的第5布線部分113d連接。
第2多層布線層區(qū)102具有4層布線層，具備在第6布線層100e的上面順序疊層形成的第7至第9布線層100f～100h。第7至第9布線層100f～100h與第6布線層100e同樣構(gòu)成，分別具有包括層間絕緣膜72f～72h，腐蝕阻擋膜73f～73h，銅擴散阻擋膜80f～80g，金屬勢壘層74f～74h和布線77f～77h的獨立布線部分217f～217h，包括金屬勢壘層75f～75h和布線78f～78h的獨立布線部分218f～218h，包括金屬勢壘層76f～76h和第7至第9布線79f～79h的第7至第9布線部分217f～217h。
這里，在形成于硅襯底70a的第2多層布線層區(qū)102的最上部，即第9布線層100h的上面，沒有形成在其它的布線層100e～100g上形成的銅擴散阻擋膜。代替該膜，在作為第2多層布線層區(qū)102的最上部的腐蝕阻擋膜73h，以及露出到與該腐蝕阻擋膜73h同一平面內(nèi)的獨立布線部分217h、218h以及第9布線部分113h的用CMP平坦化了的上面形成高質(zhì)玻璃83a。為了提高粘貼的第2多層布線層區(qū)102的機械強度而安裝該高質(zhì)玻璃83a。另外，形成為使得第6布線部分至第9布線部分113e～113h成為相互導通狀態(tài)，而且在襯底70a的上面沿著垂直方向直線形排列。
另外，關(guān)于制造在圖4所示的硅襯底70a上部形成的第2多層布線層區(qū)102以及高質(zhì)玻璃83a的方法由于使用以往已知的技術(shù)，因此省略其說明。
其次，參照圖5，說明作為圖1所示的第3多層布線層區(qū)103形成在硅襯底上的多層布線構(gòu)造。
圖5中，在作為另外制備的半導體襯底的硅襯底70b上形成具有腐蝕阻擋膜71b，層間絕緣膜94i，腐蝕阻擋膜95i，層間絕緣膜96i以及銅擴散阻擋膜97i的第10布線層100i。在第10布線層100i內(nèi)，在各個預定的位置形成具有金屬勢壘層86i和第10布線88i的第10布線部分114i，具有金屬勢壘層85i和布線87i的獨立布線部分219i。
這里，第10布線部分114i與布線部分112a相同，能夠在用雙金屬鑲嵌法形成的布線槽中淀積銅形成，另外，獨立布線部分87i能夠通過在用單金屬鑲嵌法形成的布線層區(qū)中淀積銅形成。
這里，在硅襯底70b上與圖4相同，預先形成例如未圖示的對位標記，構(gòu)成為使得在后面的工藝中，當在第2多層布線層區(qū)102上粘貼第3多層布線層區(qū)103時，使用該對位標記，第10布線部分114i與多層布線層區(qū)102一側(cè)的第9布線部分11h正確地連接。
第3多層布線層區(qū)103具備在第10布線層區(qū)100i上疊層形成的第1布線層區(qū)100j。第11布線層區(qū)100j與第10布線層區(qū)100i同樣構(gòu)成，具有包括層間絕緣膜94j，腐蝕阻擋膜95j，層間絕緣膜96j，銅擴散阻擋膜97j，金屬勢壘層86j和第1布線88j的第11布線部分114j，包括金屬勢壘層85j和布線87j的獨立布線部分219j。形成在預定的位置使得第10布線部分11i和第11布線部分114j成為導通狀態(tài)。
在上述銅擴散阻擋膜97j的上面，順序形成鈍化膜90、91以及高質(zhì)玻璃層83b。該實施例的情況下，由于第3多層布線層區(qū)103是半導體器件的最上層，因此形成鈍化膜90、91。另外，該高質(zhì)玻璃層83b與圖4的多層布線層區(qū)102相同，為了提高機械強度而安裝。其中，由于在該多層布線層區(qū)103上沒有粘貼的布線層，因此也可以在通過粘貼形成了半導體器件以后，用研磨去除。
另外，關(guān)于制造在圖5所示的硅襯底70b的上部形成的第3區(qū)域103，鈍化膜90、91以及高質(zhì)玻璃層83b的方法使用以往已知的技術(shù)，因此省略其說明。
以下說明在圖1至圖5所示的各個接點、通孔以及布線部分中作為導電性的金屬淀積了例如銅的情況，而也能夠使用銅以外的例如包含銅的導電性材料等各種材料。另外，作為腐蝕阻擋膜，例如使用SiO2絕緣膜，作為銅擴散阻擋膜，例如使用SiN形成。進而，作為層間絕緣膜，例如以包含磷或者硼的SiO2為材料形成，而除去SiO2以外也可以使用FSG等其它的材料形成。
除此以外，例如層間絕緣膜等也可以代替使用單一層構(gòu)造，做成由多種材料形成的疊層構(gòu)造。
在以上說明的實施形態(tài)中，分別單獨地形成在圖1所示的半導體襯底10上所形成的第1多層布線層區(qū)101～103。使用這些形成的第1多層布線層區(qū)101～103，通過粘貼形成圖1所示的半導體器件。以下，使用圖6A至圖7B說明多層布線層的粘貼技法。
圖6A中示出在圖4所示的硅襯底70a上形成第2多層布線層區(qū)102和高質(zhì)玻璃層83a以后，除去硅襯底70a露出了腐蝕阻擋膜71a的狀態(tài)。
另外圖6A中還示出應該與該第2多層布線層區(qū)102粘貼的基底多層布線層區(qū)101的最上部分。即，根據(jù)需要剝離形成在半導體襯底10上部的第1多層布線層區(qū)101的上部所形成的高質(zhì)玻璃層，露出第5布線層區(qū)100d的腐蝕阻擋膜42d的同時，還示出在同一個面上露出了第5布線部分50d，從屬布線部分214d以及獨立布線層215d、216d的各個上表面的狀態(tài)。
這里，把在腐蝕阻擋膜71a的下面內(nèi)露出了第6布線部分113e的面作為第2粘貼面2，把腐蝕阻擋膜42d，第5布線部分112d，從屬布線部分214d以及獨立布線層215d、216d露出的面作為第1粘貼面1。
這些第1、第2粘貼面1、2例如通過CMP研磨，進行鏡面精加工。另外，也可以在通過CMP粗研磨了以后，進而，使用進行通過藥品或者濕法處理實施的鏡面精加工的CMP法，進行粘貼用的研磨。
研磨圖4所示的硅襯底70a露出腐蝕阻擋膜71a的下面的研磨，以及使基底的腐蝕阻擋膜42d的上面露出的研磨不限于CMP，只要能夠進行鏡面精加工，例如也可以使用腐蝕等其它方法。
圖6A中，在預定的位置對位的狀態(tài)下相互按壓進行了鏡面精加工的第1、第2粘貼面1、2。由此，不使用任何粘接劑等，兩者牢固地粘貼在一起。
圖6B示出該狀態(tài)的粘貼部分。這里，粘接成使得第5布線部分112d以及第6布線部分113e成為導通狀態(tài)。其結(jié)果，作為基底的第1多層布線層區(qū)101與作為第1上部構(gòu)造體的第2多層布線層區(qū)102粘接在一起。其次，參照圖7A、7B說明使其與作為第2上部構(gòu)造體的第2多層布線層區(qū)103粘貼的工藝。
圖7A中示出研磨去除在圖4所示的第2多層布線層區(qū)102的最上層形成的高質(zhì)玻璃層83A，露出了腐蝕阻擋膜73h的狀態(tài)。進而，還示出在圖5所示的第3多層布線層區(qū)103中，研磨去除硅襯底70b，露出了腐蝕阻擋膜71b的狀態(tài)。這里，在與腐蝕阻擋膜73h相同的面內(nèi)露出了第9布線部分113h，布線部分217h以及布線部分218h的每一個的面是第3粘貼面3。另外，把在與腐蝕阻擋膜71b相同的面內(nèi)露出了第10布線部分114i的面作為第4粘貼面4。
這里，作為研磨去除圖4所示的高質(zhì)玻璃層83a以及圖5的硅襯底70b的方法除去CMP以外，還有以按照預定腐蝕速率的腐蝕等方法。另外，第3、第4粘貼面3、4的鏡面精加工與第1、第2粘貼面1、2的鏡面精加工同樣進行。
如果進行上述鏡面精加工，則第3、第4粘貼面3、4在預定位置被加壓，粘貼在一起。圖7B示出該粘貼部分的狀態(tài)。這里，粘貼成使得第9布線部分113h與第10布線部分114i成為導通狀態(tài)。其結(jié)果，完成具有圖1所示構(gòu)造的11層布線層110，100a～100j的半導體器件。
如以上說明的那樣，把第1、第2粘貼面1、2進行鏡面精加工粘貼在一起，把第3、第4粘貼面3、4進行鏡面精加工粘貼在一起的方法并不需要過多的時間。因此，與以往為了形成多層布線的半導體器件所需要的時間相比較，能夠縮短大量的制造時間。
例如，通過使用該實施形態(tài)的粘貼技法，直到形成在圖1所示的襯底10上形成的多層布線了11層的半導體器件的試制時間是大約40天。即，在襯底10上形成基底的第1布線層區(qū)110需要大約20天，形成在其上面所形成的布線層100a～100d的各層需要大約5天，4層共需要大約20天，因此形成基底101需要大約40天。
另一方面，由于第2多層布線層區(qū)102是4層構(gòu)造，因此其制作需要大約20天，由于第3多層布線層區(qū)103是2層構(gòu)造，因此其制作需要大約10天。從而，如果同時開始這3個區(qū)域101、102、103的生成，則由于在它們的粘貼時不需要時間，因此總體的制造需要40天。
在以往的方法中，制造具有第1布線層區(qū)110的基底需要大約20天，形成在其上面形成的布線層區(qū)100a～100j的各層需要大約5天，10層共需要大約50天。從而，以往由于需要20天與50天合計的70天的天數(shù)，因此在上述實施形態(tài)的方法中，與以往相比較能夠縮短30天左右的試制或者制造的時間。
這種情況下，如果把本發(fā)明適用在基底需要20天，10層的上部構(gòu)造體需要50天的半導體器件的制造中，則能夠用50天制造總體的半導體器件。這種情況下由于用以往的方法是70天，因此需要大約1.4倍的天數(shù)。
進而，在制造圖1結(jié)構(gòu)的半導體器件時，如果分別用20天形成1層的基底，把10層的上部構(gòu)造體分開為2個各5層的上部構(gòu)造體分別用25天制作，則總體的制造僅用25天就可完成。這種情況下由于用以往的方法是70天，因此需要大約2.8倍的天數(shù)。
本發(fā)明的粘貼技法在最少粘貼2個以上的多層布線層時是有效的。另外，在布線層等的金屬面露出用SiN等絕緣膜形成的腐蝕阻擋膜的面內(nèi)的狀態(tài)下粘貼上述實施形態(tài)的第1至第4粘貼面1～4的每一個。在該粘貼的情況下，可知如果粘貼界面相互含有40％以上的金屬部分，則能夠?qū)嵤┝己玫恼迟N。從而，通過在該條件下進行，能夠進行粘接強度高的粘貼。
另外，如圖1至圖6B所示那樣，在半導體襯底10上成為導通狀態(tài)那樣形成第1布線部分111至第11布線部分114j中，越是上層的布線部分越粗地形成布線部分。即，較粗地生成布線部分是因為越是上層越需要降低形成布線部分的電阻。另外，該布線部分粗意味著增加上述粘貼部分的金屬部分的比例，在實現(xiàn)牢固地粘貼方面也是有效的。
另外，在圖1的實施形態(tài)中，在形成了基底的多種布線層區(qū)101以后，在粘貼之前檢查是否按照設(shè)計形成了該部分。同樣，在形成了第1、第2上部構(gòu)造體102、103以后，在粘貼之前檢查是否按照設(shè)計形成了這些部分。其結(jié)果，例如如果知道區(qū)域103不良，則僅再次生成該部分只需要大約10天就可以完成，而不需要再次重新制作半導體器件總體。
另一方面，在以往的半導體襯底上順序多層地形成布線層的情況下，在已知由于工藝的不理想，與上述區(qū)域103相對應的部分是不良時，在從最初開始計算已經(jīng)達到60天以上，即，在已經(jīng)完成了八成的階段，需要從最初開始重做。
在上述實施形態(tài)中，在進行粘貼時，在粘接面上使布線層自身露出，通過使用把該露出的布線層之間直接粘貼的技法，形成多層布線的半導體器件。但是，并不限于上述實施形態(tài)，如果在粘貼部分的布線上連接其它大面積的金屬，在其上面進行粘貼，則能夠具有余量地進行布線連接部分(接點)的對位。
圖8A至圖10C是基于這種考慮的實施形態(tài)的剖面圖。以下，以單獨制作圖1的第2多層布線層區(qū)102和第3多層布線層區(qū)103進行粘貼的情況為例進行說明。這里，在第1多層布線層區(qū)101與第2部分布線層區(qū)102的粘貼中當然也能夠得到相同的效果。
首先，如圖5所示，在硅襯底70b上形成第3多層布線層區(qū)103。然后，在該圖5的結(jié)構(gòu)中，研磨硅襯底70b以及腐蝕阻擋膜71b。進而，研磨腐蝕阻擋膜71b的全部以及金屬勢壘層86j的下部使得露出第1布線部分114i的第10布線88i的下部。這里，假設(shè)在完全除去了腐蝕阻擋膜71b的位置結(jié)束研磨。
然后，溶融在與層間絕緣膜94i的下面同一個平面露出的第10布線88i以及金屬勢壘層86i的下部，浸漬在成為液體狀的焊錫中以后取出。其結(jié)果，形成為圖8A所示那樣橢圓形的焊錫球98粘接在第10布線114i的下部。
然后，如圖8B所示，在層間絕緣膜94i的下方按照遮擋焊錫球98的厚度形成層間絕緣膜99。
接著，如圖8C所示，直到在上述形成的焊錫球98的接合中使用剖面積最寬的位置，即焊錫球98的最大直徑的位置，用例如CMP法除去焊錫球98和層間絕緣膜99，進而進行鏡面精加工。在進行該鏡面精加工時例如也使用CMP法。
其結(jié)果，在同一個面上形成具有構(gòu)成預定的微突點電極接點的半球形的焊錫接點98c和層間絕緣膜99下方表面的粘貼面5。
另一方面，研磨在圖4所示的多層布線層區(qū)102的最上部中形成的高質(zhì)玻璃83a，進行鏡面精加工，如圖8C所示制備形成了在腐蝕阻擋膜73h的表面露出了第9布線部分113h，布線部分217h、218h的狀態(tài)的粘貼面3的第2多層布線層區(qū)102。
這些進行了鏡面精加工的粘貼面3、粘貼面5在預定的位置對位后接合，加壓并且粘合在一起。圖8D示出其粘合部分。其結(jié)果，第9布線部分113h以及第10布線部分114i粘合在一起，使得借助焊錫接點98c成為導通狀態(tài)。
由于這樣作為微突點電極接點形成的焊錫接點98c形成在布線部分114i的下部，因此與圖1所示的實施形態(tài)相比較能夠保證粘貼的余量。
另外，在上述實施形態(tài)中，通過形成作為微突點電極接點所形成的焊錫接點98c，使得拓寬第10布線部分114i的下部的接合面積，能夠保證粘貼的余量，而不使用焊錫接點98c，通過較粗地形成在第10布線部分114i的下部形成的粘貼面的支承部分也能夠保證粘貼的余量。
另外，在上述實施形態(tài)中，作為布線部分114i的粘貼面，在支承部分的下部形成焊錫接點98c，拓寬接合面積，而也可以形成為在作為布線部分14i的粘貼面的支承部分下部的硅襯底70b中預先形成與焊錫接點98c相當?shù)牟季€部分，通過把該布線部分用作為接合面，拓寬接合面積。
圖9A至圖9C是示出其一個例子的實施形態(tài)的剖面圖，在圖5中的布線部分114i的下部的硅襯底70b中，如圖9A所示，生成布線部分122，拓寬了粘貼時的接合面積。這里，與上述實施形態(tài)相同的部分使用相同的符號并且省略其詳細的說明。
首先，在圖9A中，在硅襯底70b中形成布線槽，在該布線槽中形成具有金屬勢壘層120和銅布線部分121的布線部分122。
如果形成了布線部分122，則用CMP把表面平坦化以后，用與圖5所示的相同的工藝形成第3多層布線層區(qū)103。
接著，如圖9B所示，用CMP等腐蝕硅襯底70b直到露出布線部分122的金屬勢壘層120的下部。然后，用CMP通過鏡面精加工處理金屬勢壘層120下部的露出面和硅襯底70b的腐蝕面，形成粘貼面6。在圖9B中示出進行了鏡面精加工的上述粘貼面6和第2多層布線城區(qū)120上面的粘貼面3。
接著，如圖9C所示，通過在預定的位置接合粘貼面3與粘貼面6，進行加壓，粘合在一起。其結(jié)果，第2多層布線層區(qū)102的第9布線部分113h以及第3多層布線層區(qū)103的第10布線部分114i經(jīng)過布線部分122粘貼成導通狀態(tài)。這樣，由于形成提供比使布線部分114i下部的支承部分露出粘貼面還大的接合面積的布線部分122，因此能夠進一步保證粘貼的余量。
圖10A至圖10C示出另一個實施形態(tài)。在該實施形態(tài)中，是圖4所示的高質(zhì)玻璃83a具有銅擴散防止效果的情況。在圖9A至圖9C的實施形態(tài)中完全除去高質(zhì)玻璃83a使得露出腐蝕阻擋膜73h，而在圖10A至圖10C的實施形態(tài)中不削除高質(zhì)玻璃83a，而如圖10B所示那樣，在內(nèi)部形成布線部分125使得與第9布線部分113h連接。這里，與上述實施形態(tài)相同的部分標注相同的符號并且省略其詳細的說明。
首先，在完成了圖4所示的第2多層布線層區(qū)102以后，如圖10A所示，在高質(zhì)玻璃83a上面形成預定的抗蝕劑圖形130。該抗蝕劑圖形130用通常的光刻法形成。
如果完成抗蝕劑圖形130，則以該抗蝕劑圖形130為掩模進行高質(zhì)玻璃層83a的腐蝕，使得露出第9布線部分113h的除去金屬勢壘層76h的布線部分79h的上表面。其結(jié)果，如圖10A所示，在高質(zhì)玻璃層83a的布線部分79h的上面形成布線槽123。
如果形成布線槽123，則剝離抗蝕劑圖形130，在布線槽123內(nèi)如圖10B所示，形成金屬勢壘層124和具有銅布線125的布線部分126。然后，通過CMP法的研磨以及鏡面精加工形成由布線部分126的上表面與高質(zhì)玻璃層83a的上表面構(gòu)成的粘貼面7。在圖10B中示出進行了鏡面精加工的上述粘貼面7與第3多層布線層區(qū)103的下表面的粘貼面4。
接著，如圖10C所示，粘貼面4與粘貼面7在預定的位置接合，加壓后粘貼在一起。由此，第9布線部分113h以及第10布線部分114i經(jīng)過大面積的布線部分126粘接成導通狀態(tài)。
這樣，在高質(zhì)玻璃層83a具有銅擴散防止效果的情況下，也可以不除去高質(zhì)玻璃，而在高質(zhì)玻璃層中形成布線部分126，上部的布線部分在這里與第10布線部分114i連接。由此，能夠得到提高粘貼時的接合強度、導電性等效果的同時，由于能夠用高質(zhì)玻璃層保持機械強度，因此能夠容易處理粘合時的第2多層布線層區(qū)120。
另外，在半導體器件的布線形成時，如已經(jīng)說明過的那樣，使用銅布線或者包含銅的材料的布線。特別是在使用了銅布線的情況下，在與銅布線鄰接的布線層中需要形成銅擴散阻擋膜。
例如，著眼于圖6B所示的第5布線層區(qū)100d與第6布線層區(qū)100e的粘合部分。這里，在第5布線部分112d與第6布線部分113e之間不形成銅擴散阻擋膜。這種情況下，例如能夠把腐蝕阻擋膜71a形成為銅擴散阻擋膜。
或者，根據(jù)需要，當然也可以在第5布線部分112d與第6布線部分113e之間形成銅擴散阻擋膜。如果舉出一個例子，則在圖6A中，在剝離第5布線層100d的上部形成的高質(zhì)玻璃83c形成了粘貼面1的狀態(tài)下，能夠在該粘貼面1的上面形成銅擴散阻擋膜。
這種情況下，由于第5布線部分112d用該銅擴散阻擋膜覆蓋而絕緣，因此在該部分中需要形成連接孔。即，使得與第5布線部分112d連接那樣在該連接孔中埋入導電體，形成未圖示的接點。然后，通過CMP法把該連接孔上表面和銅擴散阻擋膜的上表面進行鏡面精加工、形成粘合面。
另外，在粘貼面1～7中，如果粘貼的界面中的金屬面對于絕緣物的比例是40％以上，則能夠?qū)嵤┝己玫恼澈希鶕?jù)情況，當然該比例也可以是40％以下。
另外，本發(fā)明并不限定于上述各實施形態(tài)，在實施階段不脫離其宗旨范圍內(nèi)，能夠進行各種變形。
本領(lǐng)域普通技術(shù)人員容易得出附加的優(yōu)點和改進。因此，本發(fā)明在更寬的方面不限于文中所描述和示出的特定細節(jié)和代表性實施例。因此，可以做出各種改進而不會脫離后附權(quán)利要求書及其等價物所限定總的發(fā)明概念的精神和范圍。
權(quán)利要求
1.一種具有多層布線層的半導體器件的制造方法，包括形成在襯底上至少具有1個基底布線層的基底，其中，該基底具有第1粘貼面，形成至少具有1個上部布線層的至少1個上部構(gòu)造體，其中，該上部構(gòu)造體具有第2粘貼面，由上述第1、第2粘貼面把上述上部構(gòu)造體以及上述基底在預定的位置粘合在一起。
2.根據(jù)權(quán)利要求1所述的半導體器件的制造方法，特征在于在進行了鏡面精加工的狀態(tài)下，使上述基底布線層的布線的一部分以及上部布線層的布線的一部分在上述第1、第2粘貼面露出。
3.根據(jù)權(quán)利要求1所述的半導體器件的制造方法，特征在于上述基底布線層以及上部布線層的布線由銅布線形成。
4.根據(jù)權(quán)利要求2所述的半導體器件的制造方法，特征在于上述基底布線層以及上部布線層的布線由銅布線形成。
5.根據(jù)權(quán)利要求1所述的半導體器件的制造方法，特征在于上述第1、第2粘貼面通過加壓粘合在一起。
6.根據(jù)權(quán)利要求2所述的半導體器件的制造方法，特征在于上述第1、第2粘貼面通過加壓粘合在一起。
7.根據(jù)權(quán)利要求2所述的半導體器件的制造方法，特征在于在上述第2粘貼面上形成焊錫突點電極的接點。
8.根據(jù)權(quán)利要求2所述的半導體器件的制造方法，特征在于在上述第2粘貼面的預定位置形成布線部分。
9.根據(jù)權(quán)利要求2所述的半導體器件的制造方法，特征在于上述上部構(gòu)造體具有在預定的加強構(gòu)件上形成的上部布線層，通過研磨上述加強構(gòu)件形成上述第2粘貼面。
10.根據(jù)權(quán)利要求9所述的半導體器件的制造方法，特征在于在上述加強構(gòu)件內(nèi)的預定位置具有通過上述研磨露出的導電部分。
11.根據(jù)權(quán)利要求9所述的半導體器件的制造方法，特征在于用保護膜覆蓋上述上部構(gòu)造體的最上層。
12.一種具有多層布線層的半導體器件，包括在襯底上至少形成了1個基底布線層的基底，其中，基底具有第1粘貼面；至少包括1個上部布線層的至少1個上部構(gòu)造體，其中，上部構(gòu)造體具有與上述第1粘貼面接合的第2粘貼面。
13.根據(jù)權(quán)利要求12所述的具有多層布線層的半導體器件，特征在于在進行了鏡面精加工的狀態(tài)下，上述基底布線層的布線的一部分以及上部布線層的布線的一部分在上述第1、第2粘貼面中相互接合。
14.根據(jù)權(quán)利要求12所述的具有多層布線層的半導體器件，特征在于上述基底布線層以及上部布線層的布線由銅布線形成。
15.根據(jù)權(quán)利要求12所述的具有多層布線層的半導體器件，特征在于在上述第2粘貼面上具有焊錫突點電極的接點。
16.根據(jù)權(quán)利要求12所述的具有多層布線層的半導體器件，特征在于在上述第2粘貼面的預定位置具有布線部分。
17.根據(jù)權(quán)利要求12所述的具有多層布線層的半導體器件，特征在于上述上部構(gòu)造體具有預定的加強構(gòu)件以及在該加強構(gòu)件上形成的上部布線層，在上述加強構(gòu)件內(nèi)的預定位置具有露出上述第2粘貼面的導電部分。
18.根據(jù)權(quán)利要求17所述的具有多層布線層的半導體器件，特征在于具有覆蓋上述上部構(gòu)造體的最上層的保護膜。
19.根據(jù)權(quán)利要求14所述的具有多層布線層的半導體器件，特征在于沿著上述銅布線的表面還進一步形成有用于防止形成上述銅布線的銅擴散的擴散阻擋膜。
20.根據(jù)權(quán)利要求12所述的具有多層布線層的半導體器件，特征在于上述第1粘貼面和第2粘貼面分別具有40％以上的金屬面。
21.根據(jù)權(quán)利要求13所述的具有多層布線層的半導體器件，特征在于上述第1粘貼面和第2粘貼面分別具有40％以上的金屬面。
22.根據(jù)權(quán)利要求14所述的具有多層布線層的半導體器件，特征在于上述第1粘貼面和第2粘貼面分別具有40％以上的金屬面。
23.根據(jù)權(quán)利要求15所述的具有多層布線層的半導體器件，特征在于上述第1粘貼面和第2粘貼面分別具有40％以上的金屬面。
24.根據(jù)權(quán)利要求16所述的具有多層布線層的半導體器件，特征在于上述第1粘貼面和第2粘貼面分別具有40％以上的金屬面。
25.根據(jù)權(quán)利要求17所述的具有多層布線層的半導體器件，特征在于上述第1粘貼面和第2粘貼面分別具有40％以上的金屬面。
26.根據(jù)權(quán)利要求18所述的具有多層布線層的半導體器件，特征在于上述第1粘貼面和第2粘貼面分別具有40％以上的金屬面。
27.根據(jù)權(quán)利要求19所述的具有多層布線層的半導體器件，特征在于上述第1粘貼面和第2粘貼面分別具有40％以上的金屬面。
全文摘要
形成在襯底上至少具有1個基底布線層的基底，其中，基底具有第1粘貼面；形成至少具有1個上部布線層的至少1個上部構(gòu)造體，其中，上部構(gòu)造體具有第2粘貼面，由上述第1、第2粘貼面在預定的位置把上述上部構(gòu)造體以及上述基底粘合在一起。
文檔編號H01L23/52GK1519912SQ0315507
公開日2004年8月11日 申請日期2003年8月27日 優(yōu)先權(quán)日2003年1月30日
發(fā)明者宮本浩二 申請人:株式會社東芝