專利名稱：制造高效半導體器件的方法
技術(shù)領域：
本發(fā)明涉及一種制造半導體器件的方法，尤其涉及一種制造高效半導體器件的方法，其將缺陷的產(chǎn)生減至最小。
背景技術(shù)：
如眾所周知的那樣，在利用傳統(tǒng)白光LED制造紫外線發(fā)光二極管(UV-LED)時，襯底的高缺陷密度降低了LED的光學效率。通常，當在藍寶石襯底上生長GaN系化合物半導體時，因點陣失配而出現(xiàn)螺位錯(threadingdislocation)，并且貫穿而抵達半導體表面，而不消失。在螺位錯的傳播過程中，其還延伸到InGaN有源層中，并成為非輻射復合中心，于是降低發(fā)光效率。據(jù)報道，包括具有高濃度In的InGaN有源層的藍光LED或綠光LED對螺位錯是不敏感的，但公知的是具有低濃度In的UV-LED對螺位錯敏感。
通常，為了通過抑制點陣失配來將GaN層中起始生長的缺陷減至最少，用AlN、AlGaN、InGaN、ZnO或SiC形成緩沖層，或生長用于控制應力的多層結(jié)構(gòu)。作為選擇地，利用諸如外延橫向附生(epitaxial lateral overgrowth)(ELOG)、PENDEO和LEPS的橫向生長來選擇性形成不受缺陷影響的區(qū)域。
圖1和2分別為利用ELOG生長的傳統(tǒng)LED的透視圖和剖視圖。
參見圖1和2，第一GaN層13疊置在襯底11上，然后掩模層15在其上形成為條紋圖案。掩模層15遮蔽了部分第一GaN層13，并防止了缺陷D的垂直生長，該缺陷因藍寶石襯底11和第一GaN層13之間產(chǎn)生的點陣失配而出現(xiàn)。接著，在第一GaN層13和掩模層15上再生長第二GaN層17。
缺陷D的一部分未被掩模層15遮蔽，并在垂直方向上生長，如圖1和2所示?？拷谀?5生長的缺陷D環(huán)繞掩模層15，并在橫向方向上生長。缺陷D在橫向方向上自掩模層15的兩側(cè)向掩模層15的中心生長，然后再在垂直方向上自掩模層15中心周圍生長。由于這種生長圖案，缺陷D在掩模層15中心到其兩側(cè)的區(qū)域內(nèi)受到抑制，于是局部提高了發(fā)光效率。
然而，根據(jù)傳統(tǒng)的ELOG外延生長，缺陷D仍然保留在形成于掩模層15中的開口處。因此，在掩模層15的低缺陷區(qū)和其它高缺陷區(qū)之間出現(xiàn)發(fā)光效率的差異，于是降低了整個發(fā)光分布。此外，除了LEDs外的半導體器件也應利用將點陣失配降低到最小的技術(shù)制造。

發(fā)明內(nèi)容
本發(fā)明提供了一種制造半導體器件的方法，其具有降低的點陣密度和均勻一致的缺陷分布。
根據(jù)本發(fā)明的一個方面，提供一種制造半導體器件的方法，其包括(a)在襯底上順序疊置第一半導體層、掩模層和金屬層；(b)使金屬層陽極氧化，以將金屬層轉(zhuǎn)變成包括多個納米孔的金屬氧化物層；(c)利用金屬氧化物層作為蝕刻掩模蝕刻掩模層，直到納米孔延伸到第一半導體層的表面；(d)通過蝕刻去除金屬氧化物層；以及(e)在掩模層和第一半導體層上沉積第二半導體層。
優(yōu)選地，每個孔具有約10nm至500nm的直徑，并占據(jù)整個面積的不到50％。
掩模層優(yōu)選地形成至約50nm至500nm厚。
第一半導體層具有不同于襯底的點陣常數(shù)。
襯底由包括藍寶石、Si、SiC、MgAl2O4、NdGaO3、LiGaO2、ZnO或MgO的無機晶體，包括GaP或GaAs的III-V族化合物半導體，以及包括GaN的III族氮化物半導體中的一種形成。
第一和第二半導體層由氮化物半導體形成，該氮化物為GaN、InGaN、AlGaN、AlInGaN或InGaNAs。
掩模層由多晶半導體、介電材料或金屬形成。優(yōu)選地，多晶半導體層為多晶硅或多晶氮化物，且介電材料為氧化硅、氧化鈦或氧化鋯。此外，金屬為鈦或鎢，其具有1200℃或更高的熔點。
在步驟(c)中，蝕刻工藝為干蝕刻工藝，且還可以在納米孔中沉積電荷存儲材料。
在步驟(e)中，還在納米孔中沉積電荷存儲材料。
在本發(fā)明中，利用陽極氧化氧化鋁技術(shù)形成納米圖案的掩模層。于是，缺陷密度降低，且可以獲得均勻的缺陷分布。


通過參照附圖詳細說明本發(fā)明的優(yōu)選實施例，本發(fā)明的以上和其它特征和優(yōu)點將變得更清楚，其中圖1是傳統(tǒng)LED的示意性透視圖；圖2是圖1的傳統(tǒng)LED的示意性剖視圖；圖3A至3E是剖視圖，示出根據(jù)本發(fā)明實施例的制造半導體器件的方法；圖4是根據(jù)本發(fā)明實施例形成的LED的透視圖；以及圖5是根據(jù)本發(fā)明另一實施例形成的LED的剖視圖。
具體實施例方式
現(xiàn)在將參照附圖更全面地說明本發(fā)明，圖中示出了本發(fā)明的優(yōu)選實施例。
圖3A至3E為剖視圖，示出了根據(jù)本發(fā)明一實施例的制造半導體器件的一種方法，其能抑制缺陷的產(chǎn)生。
如圖3A所示，在襯底31上順序疊置第一半導體層33、掩模層35和金屬層39。襯底31由自包括藍寶石、Si、SiC、MgAl2O4、NdGaO3、LiGaO2、ZnO或MgO的無機晶體，包括GaP或GaAs的III-V族化合物半導體，以及包括GaN的III族氮化物半導體構(gòu)成的組中選出的一種形成。由例如Ti形成的犧牲層可以間插在掩模層35和金屬層39之間，以輔助掩模層35與金屬層39的粘著。
如圖3B所示，金屬層39被陽極氧化，以形成其中排列有多個納米孔的金屬氧化物層39a。金屬層39通常由鋁形成，其通過陽極氧化變成氧化鋁，允許在其表面上形成多個納米孔。此處，每個孔優(yōu)選地形成至100nm或更小的直徑。
圖3示出了干蝕刻工藝。即，將金屬氧化物層39a用作蝕刻掩模來干蝕刻掩模層35。于是，金屬氧化物層39a中排列的孔可延伸至第一半導體層33的表面。
在進行干蝕刻工藝后，利用蝕刻去除該金屬氧化物層。結(jié)果，如圖3D所示，僅具有納米圖案的掩模層35保留在第一半導體33上。掩模層35可以由多晶半導體、介電材料或金屬形成。優(yōu)選地，多晶半導體層為多晶硅或多晶氮化物，且介電材料為氧化硅、氧化鈦或氧化鋯。此外，該金屬為鈦或鎢，其具有1200℃或更高的熔點。
第二半導體層38沉積在掩模層35和第一半導體層33上。于是，如圖3E所示，完成了半導體器件。在利用具有納米圖案的掩模層35作為掩模來再生長第二半導體層38時，可以用選擇性生長來防止缺陷的傳播。此外，如果隨后在納米圖案上再生長第二半導體層38，則可將在第二半導體層38和納米圖案之間的界面處的非正常缺陷分布減至最小，于是維持半導體器件的穩(wěn)定結(jié)構(gòu)。而第一和第二半導體層33和38可以由諸如GaN的氮化物半導體形成，但是可以根據(jù)半導體器件的類型使用各種材料。作為選擇地，多個其它半導體層可以沉積在第二半導體層38上。
圖4為如圖3A至3E所示根據(jù)本發(fā)明實施例形成的LED的透視圖。
參見圖4，GaN緩沖層42疊置在藍寶石襯底41上，且其中納米孔排列成條紋形或六角形的SiO2層40構(gòu)圖在GaN緩沖層42上。n-GaN層43沉積在SiO2層40上。用于掩模層的SiO2層40防止了螺位錯的傳播，該位錯在襯底41和GaN緩沖層42之間的界面上發(fā)生。于是，缺陷密度降低，且納米孔均勻分布，使得能夠有均勻的缺陷分布。用于下蓋層的n-AlGaN層44、用于有源層的InGaN層45、以及用于上蓋層的p-AlGaN層46順序疊置在n-GaN層43上。n型電極48形成在n-GaN層43的臺階上，p型電極49形成在p-AlGaN層46上。
由于間插在GaN緩沖層42和n-GaN層43之間的SiO2層40防止了缺陷的傳播，所以有源層45的發(fā)光效率增大。在本實施例中，SiO2層40形成為GaN緩沖層42和n-GaN層43之間的掩模層。然而，可以在n-GaN層43和n-AlGaN層44之間、或任何半導體層之間的界面上設置掩模層。在于每兩個半導體層之間的界面上構(gòu)圖多個掩模層時，所得的上部和下部圖案可以形成得彼此交叉。結(jié)果，缺陷密度可以顯著減少，且可以獲得均勻的缺陷分布。例如，通過穿過包括多個孔的第一掩模層的一部分而傳播的位錯不再傳播且因構(gòu)圖成與第一掩模層和孔交叉的第二掩模層而被切斷。通過使掩模層的納米圖案彼此交叉，缺陷密度可以大為降低，于是使得能夠形成高效發(fā)光器件。
圖5為根據(jù)本發(fā)明另一實施例的LED的剖視圖，其中納米孔用作量子點。
如圖5所示，通過在下蓋層54上構(gòu)圖掩模層55，然后對掩模層55的納米孔填入電荷存儲材料50，可制造具有量子點的發(fā)光器件。此處，附圖標記51表示襯底，52表示緩沖層，53表示第一化合物半導體層，56表示上蓋層，57表示第二化合物半導體層，58表示n型電極，59表示p型電極。
在有源層由根據(jù)本發(fā)明的具有量子點的掩模層形成的情形下，由于量子點中俘獲的電子數(shù)目小，所以即使在低驅(qū)動電壓下發(fā)光器件也可以發(fā)光。此外，缺陷生長可以被抑制，于是提高了發(fā)光效率。
雖然本發(fā)明已經(jīng)參照其優(yōu)選實施例得以具體顯示和說明，但是本領域技術(shù)人員理解，在不脫離如所附權(quán)利要求所定義的本發(fā)明的精神和范圍的情況下，可對其作各種形式和細節(jié)上的改變。例如，本領域技術(shù)人員可制造具有各種形狀納米圖案的掩模層。
權(quán)利要求
1.一種制造半導體器件的方法，該方法包括(a)在襯底上順序疊置第一半導體層、掩模層和金屬層；(b)使該金屬層陽極氧化以將該金屬層轉(zhuǎn)變成包括多個納米孔的金屬氧化物層；(c)利用該金屬氧化物層作為蝕刻掩模蝕刻該掩模層，直到該納米孔延伸到該第一半導體層的表面；(d)通過蝕刻去除該金屬氧化物層；以及(e)在該掩模層和該第一半導體層上沉積第二半導體層。
2.如權(quán)利要求1所述的方法，其中，每個孔具有約10nm至500nm的直徑。
3.如權(quán)利要求1所述的方法，其中，每個孔占據(jù)整個面積的不到50％。
4.如權(quán)利要求1所述的方法，其中，該掩模層形成至約50nm至500nm厚。
5.如權(quán)利要求1所述的方法，其中，該第一半導體層具有不同于該襯底的點陣常數(shù)的點陣常數(shù)。
6.如權(quán)利要求1所述的方法，其中，該襯底由包括藍寶石、Si、SiC、MgAl2O4、NdGaO3、LiGaO2、ZnO或MgO的無機晶體，包括GaP或GaAs的III-V族化合物半導體，以及包括GaN的III族氮化物半導體中的一種形成。
7.如權(quán)利要求1所述的方法，其中，該第一半導體層和該第二半導體層由氮化物半導體形成。
8.如權(quán)利要求7所述的方法，其中，該氮化物半導體為GaN、InGaN、AlGaN、AlInGaN和InGaNAs中的一種。
9.如權(quán)利要求1所述的方法，其中，該掩模層由多晶半導體、介電材料和金屬中的一種形成。
10.如權(quán)利要求9所述的方法，其中，該多晶半導體層為多晶硅和多晶氮化物中的一種。
11.如權(quán)利要求9所述的方法，其中，該介電材料為氧化硅、氧化鈦和氧化鋯中的一種。
12.如權(quán)利要求9所述的方法，其中，該金屬具有1200℃或更高的熔點。
13.如權(quán)利要求12所述的方法，其中，該金屬為鈦和鎢中的一種。
14.如權(quán)利要求1所述的方法，其中，該金屬層由鋁形成。
15.如權(quán)利要求1所述的方法，其中，在步驟(c)中，該蝕刻工藝為干蝕刻工藝。
16.如權(quán)利要求1所述的方法，其中，在步驟(e)中，還在該納米孔中沉積電荷存儲材料。
全文摘要
本發(fā)明公開了一種制造高效半導體器件的方法。該方法包括(a)在襯底上順序疊置第一半導體層、掩模層和金屬層；(b)使金屬層陽極氧化以將金屬層轉(zhuǎn)變成包括多個納米孔的金屬氧化物層；(c)利用金屬氧化物層作為蝕刻掩模蝕刻掩模層，直到納米孔延伸到第一半導體層的表面；(d)去除金屬氧化物層；以及(e)在掩模層和第一半導體層上沉積第二半導體層。本發(fā)明減小了缺陷密度，并促進了均勻的缺陷分布。
文檔編號H01L21/20GK1518134SQ03158948
公開日2004年8月4日 申請日期2003年9月17日 優(yōu)先權(quán)日2003年1月21日
發(fā)明者李庭旭, 劉址范, 孫哲守, 成演準 申請人:三星電子株式會社