專利名稱：帶有倒焊晶片的無引線半導(dǎo)體封裝結(jié)構(gòu)及制造方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及半導(dǎo)體裝置、集成電路或混合晶片的封裝，更具體地說，本發(fā)明涉及具有很高空間效率的封裝結(jié)構(gòu)的半導(dǎo)體封裝，同時還公開了制造這些封裝的若干方法。
背景技術(shù)：
以下三個美國專利與半導(dǎo)體芯片的封裝結(jié)構(gòu)有關(guān)。
1997年2月18日授權(quán)給W.R.Hamburgen等人的美國專利No.5,604,376顯示了模制半導(dǎo)體芯片的引線結(jié)合在引線框上，而芯片的背面露出以增強(qiáng)散熱。
1998年7月7日授予W.R.Hamburgen等人的美國專利No.5,776,800介紹了用于制備模制半導(dǎo)體封裝的方法，其中半導(dǎo)體芯片用引線結(jié)合(邦定)在引線框上并進(jìn)行模制，同時芯片的背面被露出。
1999年11月16日授予S.G.Lee的題為“具有輕便、簡單和緊湊結(jié)構(gòu)的半導(dǎo)體封裝”的美國專利No.5,986,334，描述了四種用于使半導(dǎo)體芯片與帶有用于增強(qiáng)散熱的倒裝晶片結(jié)構(gòu)的引線框互連的結(jié)構(gòu)。
隨著半導(dǎo)體領(lǐng)域中的超大規(guī)模集成電路VLSI技術(shù)的發(fā)展以及將此項(xiàng)技術(shù)應(yīng)用到要求節(jié)省空間的元件的產(chǎn)品和系統(tǒng)上，對具有緊湊結(jié)構(gòu)的半導(dǎo)體芯片封裝的需要也開始占主導(dǎo)地位。
半導(dǎo)體芯片封裝，或一級的封裝，需要為各應(yīng)用提出以下要求●提供所需數(shù)量的連到半導(dǎo)體芯片的電信號互連。
●提供所需數(shù)量的連到半導(dǎo)體芯片上的電源互連。
●具有必要的布線結(jié)構(gòu)，其用于使信號和電源線互連到芯片上，并從芯片互連到下一級別的封裝，即典型地為印刷電路板上。
●提供可消除由半導(dǎo)體芯片電路所產(chǎn)生的熱能的手段。
●提供可進(jìn)行機(jī)械支撐并保護(hù)芯片免受環(huán)境污染物污染的結(jié)構(gòu)。
各種一級封裝結(jié)構(gòu)已能滿足這些要求。陶瓷和塑料材料被用作基本結(jié)構(gòu)，并帶有用于互連的金屬引線框和/或引線接合(wire bonding)。引線接合到芯片端上，已成為與芯片端子互連的主要方法。采用銅、金或焊塊的倒裝晶片結(jié)構(gòu)也已經(jīng)用于與芯片端子互連。
如圖1(現(xiàn)有技術(shù))所示的最初的雙列直插式DIP封裝同時采用陶瓷和塑料結(jié)構(gòu)，而在背面接合的半導(dǎo)體芯片引線接合到引線框上。此設(shè)計(jì)的主要缺點(diǎn)是采用封裝的兩側(cè)來進(jìn)行互連，并且在下一級別的封裝中使用了要求有鍍通孔的引線。此封裝結(jié)構(gòu)在節(jié)省空間方面是非常低效的，導(dǎo)致了較高的時間延遲并對系統(tǒng)性能造成負(fù)面影響。
同樣要求有鍍通孔的半導(dǎo)體封裝是如圖2(現(xiàn)有技術(shù))所示的針柵陣列PGA封裝。PGA封裝主要采用陶瓷主體，其內(nèi)部金屬結(jié)構(gòu)使芯片端子與外部引腳相連。接合引線和倒裝晶片焊接芯片被用于芯片互連。PGA封裝的主要優(yōu)點(diǎn)是，由于它是天線陣列互連結(jié)構(gòu)，因此高效率地利用了互連區(qū)域。
隨著表面組裝技術(shù)SMT的來臨，一級封裝到印刷電路插件或板上的互連不需要鍍通孔，從而使采用用于如圖3(現(xiàn)有技術(shù))所示的互連引線的封裝的整個周邊的封裝得到發(fā)展。如圖3(現(xiàn)有技術(shù))示出的四邊扁平封裝QFP結(jié)構(gòu)同時采用陶瓷和塑料主體結(jié)構(gòu)以及引線接合或倒裝晶片以安裝和互連半導(dǎo)體芯片。表面組裝和用于互連的封裝四邊的使用使空間利用及電性能得到增強(qiáng)。
為了進(jìn)一步增強(qiáng)空間利用及改善電性能，封裝的外部引線被包含在陶瓷或塑料的主體結(jié)構(gòu)中。無引線的芯片外殼LCC的陶瓷型式如圖4(現(xiàn)有技術(shù))所示。LCC結(jié)構(gòu)具有增強(qiáng)的空間特性和電性能。該結(jié)構(gòu)缺乏以增強(qiáng)散熱的方式與半導(dǎo)體芯片接觸的能力。此外，陶瓷主體要求提供氣密式金屬密封以便為半導(dǎo)體芯片提供環(huán)境保護(hù)。陶瓷LCC的制造方法復(fù)雜，造成產(chǎn)品成本高。

發(fā)明內(nèi)容
因此，本發(fā)明的一個或多個實(shí)施例的一個目的是為半導(dǎo)體芯片提供一級封裝，其具有外包、機(jī)械支撐和互連半導(dǎo)體芯片信號及電源端子到可從外部接近以與下一級封裝互連的端子上。
本發(fā)明的一個或多個實(shí)施例的另一目的是具有提供額外的增強(qiáng)散熱的能力，這是通過與用于需要增強(qiáng)散熱的應(yīng)用場合即熱沉的芯片的背面接觸而實(shí)現(xiàn)的。
本發(fā)明的另一目的是所形成的封裝結(jié)構(gòu)具有緊湊的結(jié)構(gòu)，可增加空間利用率以及提供系統(tǒng)水平級的更好的系統(tǒng)性能。
封裝結(jié)構(gòu)還應(yīng)具有使半導(dǎo)體芯片互連的能力，這些半導(dǎo)體芯片已經(jīng)設(shè)計(jì)有引線接合的互連，而不需要重新設(shè)計(jì)半導(dǎo)體芯片或封裝布線。
本發(fā)明的另一目的是提供用于制造半導(dǎo)體封裝的方法，簡單、經(jīng)濟(jì)高效并提供合格產(chǎn)品。
本發(fā)明上述目的這樣實(shí)現(xiàn)，提供帶有全密封的倒裝晶片的半導(dǎo)體芯片封裝結(jié)構(gòu)的結(jié)構(gòu)和制造方法，以及提供作為第二實(shí)施例的帶有露出的倒裝晶片背面的半導(dǎo)體芯片封裝的結(jié)構(gòu)和制造方法。
本發(fā)明的一個實(shí)施例如圖5A、5B所示。圖5A是封裝結(jié)構(gòu)的剖視圖，其中半導(dǎo)體芯片10是接合到隱藏式引線框14上的倒焊晶片。半導(dǎo)體芯片及引線框組件被封裝在模制化合物16內(nèi)。引線框14具有用于互連到如圖5B所示的下一級封裝上的外露觸點(diǎn)。
本發(fā)明的另一實(shí)施例如圖6A、6B所示。半導(dǎo)體芯片10是接合到隱藏式引線框14上的倒焊晶片。半導(dǎo)體芯片和引線框組件密封在模塑料16中。此實(shí)施例允許半導(dǎo)體芯片10的背面外露以用于增強(qiáng)散熱。這是通過制備過程中的不同方法來實(shí)現(xiàn)的。
本發(fā)明的一個或多個實(shí)施例的優(yōu)點(diǎn)包括一種半導(dǎo)體芯片封裝結(jié)構(gòu)，其空間可高度節(jié)省，可提供改進(jìn)的電性能，可增強(qiáng)散熱，可用于封裝不同尺寸的半導(dǎo)體芯片，是一種在封裝先前已進(jìn)行引線接合的半導(dǎo)體芯片時的顯而易見的結(jié)構(gòu)。這種結(jié)構(gòu)的制造方法簡單而經(jīng)濟(jì)有效。


通過以下介紹并結(jié)合附圖，可以更清楚地理解本發(fā)明。在附圖中，類似的標(biāo)號表示類似的或?qū)?yīng)的部件、區(qū)域和部分。在附圖中圖1是現(xiàn)有技術(shù)的傳統(tǒng)的DIP模塊。
圖2是現(xiàn)有技術(shù)的傳統(tǒng)的PGA模塊。
圖3是現(xiàn)有技術(shù)的傳統(tǒng)的QFP模塊。
圖4是現(xiàn)有技術(shù)的傳統(tǒng)的LCC模塊。
圖5A是本發(fā)明的倒焊晶片封裝的第一優(yōu)選實(shí)施例的剖視圖。
圖5B是本發(fā)明的倒焊晶片封裝的第一優(yōu)選實(shí)施例的底視圖。
圖6A是本發(fā)明的倒焊晶片封裝的第二優(yōu)選實(shí)施例的剖視圖。
圖6B是本發(fā)明的倒焊晶片封裝的第二優(yōu)選實(shí)施例的底視圖。
圖7示出了使半導(dǎo)體芯片連接到本發(fā)明的第一優(yōu)選實(shí)施例的隱藏式引線框上的方法。
圖8示出了本發(fā)明的第一優(yōu)選實(shí)施例的半導(dǎo)體芯片和引線框組件的模制。
圖9示出了本發(fā)明的第一優(yōu)選實(shí)施例的研磨過程。
圖10示出了使使半導(dǎo)體芯片連接到本發(fā)明的第二優(yōu)選實(shí)施例的隱藏式引線框上的方法。
圖11示出了本發(fā)明的第二優(yōu)選實(shí)施例的半導(dǎo)體芯片和引線框組件的模制。
圖12示出了本發(fā)明的第二優(yōu)選實(shí)施例的研磨過程。
圖13示出了制造本發(fā)明的第二優(yōu)選實(shí)施例的另一方法。
具體實(shí)施例方式
VLSI半導(dǎo)體芯片在電子商品例如相機(jī)、可攜式攝象機(jī)、DVD播放機(jī)等上面的應(yīng)用，要求半導(dǎo)體封裝在設(shè)計(jì)上要高度節(jié)省空間。另外，軍事領(lǐng)域的應(yīng)用要求重量輕、節(jié)省空間的封裝結(jié)構(gòu)。
為了滿足這些要求，已經(jīng)開發(fā)出半導(dǎo)體封裝結(jié)構(gòu)可以提供對輸入-輸出的互連不斷增長的要求，半導(dǎo)體芯片的高熱度下的使用，同時保護(hù)半導(dǎo)體芯片免受環(huán)境影響。這些封裝結(jié)構(gòu)同時采用陶瓷和塑料材料作為封裝的主體結(jié)構(gòu)，并采用引線接合、焊塊和引線框來使半導(dǎo)體芯片輸入-輸出和電源端子與外部接頭相連。
本發(fā)明公開了一種半導(dǎo)體封裝結(jié)構(gòu)及制造方法，其采用了帶有與隱藏式引線框相連的輸入-輸出和電源端子的半導(dǎo)體芯片，并且組件封裝在塑料化合物中。
本發(fā)明如圖5A和5B所示。包括有用于互連結(jié)構(gòu)12的焊塊、焊點(diǎn)或銅觸點(diǎn)的半導(dǎo)體芯片10被連接到隱藏式引線框14上，并封裝在塑膠化合物16中。以可允許引線框14的外部引線可接近以便互連到下一級的方式對封裝物進(jìn)行模制。
本發(fā)明的第二實(shí)施例如圖6A和6B所示。包括有用于互連結(jié)構(gòu)12的焊塊、焊點(diǎn)或銅觸點(diǎn)的半導(dǎo)體芯片10被連接到隱藏式引線框14上，并封裝在塑膠化合物16中。以允許引線框14的外部引線可接近以便互連到下一級的方式對封裝物進(jìn)行模制。本發(fā)明的此實(shí)施例還允許半導(dǎo)體芯片的背面是可接近的，以提供額外的增強(qiáng)散熱。
公開于本發(fā)明的第一和第二實(shí)施例中的半導(dǎo)體芯片封裝的倒焊芯片結(jié)構(gòu)滿足了電子系統(tǒng)對節(jié)省空間的半導(dǎo)體封裝的要求。此外，緊湊的結(jié)構(gòu)還提供了增強(qiáng)的電性能例如低的信號飛行時間。倒焊芯片封裝結(jié)構(gòu)還允許利用專為使用引線接合封裝的半導(dǎo)體芯片而無需重新設(shè)計(jì)半導(dǎo)體芯片的信號和電源走線。所公開的封裝結(jié)構(gòu)可通過改變引線框中的凹入處的深度而用于不同厚度的半導(dǎo)體芯片中。此特征使得整個封裝結(jié)構(gòu)的厚度小于1毫米。
本發(fā)明的以及本文中所公開的倒焊晶片半導(dǎo)體封裝的制造方法包括以下步驟
在本發(fā)明的第一實(shí)施例中，倒焊晶片半導(dǎo)體如圖5A所示進(jìn)行完全封裝。帶有隱藏式內(nèi)引線的導(dǎo)電性金屬引線框17，如圖7，被金屬接合到凸起的半導(dǎo)體芯片10上。組件模制在塑膠化合物16中，如圖8所示。在制模化合物固化后，采用研磨工序從引線框14的外部引線上除去制模化合物，如圖9。
在本發(fā)明的第二實(shí)施例中，如圖6A所示的倒焊晶片式半導(dǎo)體芯片以與完全封裝的實(shí)施例相類似的形式進(jìn)行加工，但圖10和圖11中的引線框14具有比較淺的凹入處，并且允許半導(dǎo)體芯片10的背面在研磨工序中被露出，如圖12所示。
用于獲得如本發(fā)明的第二實(shí)施例所述結(jié)構(gòu)的另一方法是在模制工序(如圖13)中采用薄膜20，其限制制?；衔锔采w住半導(dǎo)體芯片的背面和引線框的外觸點(diǎn)。
雖然已經(jīng)參考本發(fā)明的示例性特定實(shí)施例來介紹和顯示了本發(fā)明，但本發(fā)明并不限于這些示例性實(shí)施例。本領(lǐng)域的技術(shù)人員可以理解，在不偏離本發(fā)明的實(shí)質(zhì)的前提下可進(jìn)行各種變動和修改。因此，在所附權(quán)利要求及其等效者的范圍內(nèi)的所有這些變動和修改都包含在本發(fā)明內(nèi)。
權(quán)利要求
1一種半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，包括倒置安裝的半導(dǎo)體芯片；互連到所述半導(dǎo)體芯片的輸入-輸出和電源端子上的隱藏式導(dǎo)電性金屬合金引線框；完全包圍所述半導(dǎo)體芯片和所述引線框的模制的封裝物；以及用于所述隱藏式金屬引線框的，用于外部互連結(jié)構(gòu)的可焊接引線。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述引線框包括銅Cu合金。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述半導(dǎo)體芯片的互連結(jié)構(gòu)包括成形為焊球或柱的焊料合金。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述半導(dǎo)體芯片與半導(dǎo)體芯片互連結(jié)構(gòu)包括銅Cu或金屬的柱。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述引線框以可變的深度凹入到芯片互連區(qū)域中。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述結(jié)構(gòu)的整個厚度小于大約1毫米。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所用的半導(dǎo)體芯片設(shè)計(jì)成引線接合的應(yīng)用場合。
8.一種半導(dǎo)體芯片封裝結(jié)構(gòu)，包括倒置安裝的半導(dǎo)體芯片；互連到所述半導(dǎo)體芯片的輸入-輸出和電源端子上的隱藏式導(dǎo)電性金屬合金引線框；包圍所述半導(dǎo)體芯片和所述引線框組件的模制的封裝物；其中所述半導(dǎo)體芯片的背面以及外部的輸入-輸出和電源引線是暴露的。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述引線框是銅Cu合金。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述半導(dǎo)體芯片的互連結(jié)構(gòu)包括成形為焊球或柱的焊料合金。
11.根據(jù)權(quán)利要求8所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述半導(dǎo)體芯片與半導(dǎo)體芯片互連結(jié)構(gòu)包括銅Cu或金屬柱。
12.根據(jù)權(quán)利要求8所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述引線框以可變的深度凹入到芯片互連區(qū)域中。
13.根據(jù)權(quán)利要求8所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述結(jié)構(gòu)的整個厚度小于大約1毫米。
14.根據(jù)權(quán)利要求8所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所用的半導(dǎo)體芯片設(shè)計(jì)成可用于引線接合的應(yīng)用場合。
15.一種產(chǎn)生倒置安裝的半導(dǎo)體芯片封裝的方法，其特征在于，包括步驟提供隱藏式引線框；使半導(dǎo)體芯片與所述隱藏式引線框互連；完全封裝所述芯片和隱藏式引線框以形成引線框組件；研磨所述引線框組件以暴露出外部引線框輸入-輸出和電源觸點(diǎn)；以及電焊式涂鍍所暴露的所述外部引線輸入-輸出和電源觸點(diǎn)。
16.一種產(chǎn)生倒置安裝的半導(dǎo)體芯片封裝的方法，其特征在于，包括以下步驟提供隱藏式引線框；使半導(dǎo)體芯片與所述隱藏式引線框互連；完全封裝所述芯片和隱藏式引線框以形成引線框組件；研磨所述引線框組件以暴露出所述半導(dǎo)體芯片的背面和所述引線框的外部觸點(diǎn)；以及電焊式涂鍍所暴露的引線框觸點(diǎn)。
17.根據(jù)權(quán)利要求16所述的方法，其特征在于，將塑料薄膜用于所述模制工序中，以允許所述半導(dǎo)體芯片的背面和所述引線框的外部觸點(diǎn)得以暴露。
全文摘要
公開了一種半導(dǎo)體芯片封裝結(jié)構(gòu)。此結(jié)構(gòu)包括與隱藏式引線框互連的半導(dǎo)體芯片，所產(chǎn)生的組件封裝在制模化合物中。最終的產(chǎn)品是無引線的四邊扁平封裝結(jié)構(gòu)的倒置安裝的半導(dǎo)體芯片。第二實(shí)施例允許半導(dǎo)體芯片的背面暴露出以增強(qiáng)散熱。還說明了用于所公開的兩個實(shí)施例的制造方法。
文檔編號H01L23/498GK1507041SQ0317855
公開日2004年6月23日 申請日期2003年7月15日 優(yōu)先權(quán)日2002年12月9日
發(fā)明者陳錦輝, 羅曼·佩雷斯, 劉奇光, 阿歷克斯·周, 安東尼奧·迪瑪諾, 佩雷斯, 奧 迪瑪諾, 斯 周 申請人:先進(jìn)封裝解決方案私人有限公司