專利名稱：倒裝芯片封裝基板的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種倒裝芯片封裝基板(flip chip package substrate)，且特別是涉及一種可提升底膠填充制作工藝(underfill dispensing process)的優(yōu)良率及可靠度的倒裝芯片封裝基板。
背景技術(shù)：
芯片倒裝焊技術(shù)(Flip Chip Bonding Technology)主要是利用面陣列(areaarray)的排列方式，在芯片(die)的有源表面(active surface)上配置多個芯片墊(die pad)，并分別在這些芯片墊上形成凸塊(bump)，接著在將芯片翻面(flip)之后，可利用芯片的芯片墊上的凸塊來電(electrically)連接及結(jié)構(gòu)(structurally)連接至載體(carrier)的表面上的凸塊墊(bump pad)，其中載體例如是基板(substrate)或是印刷電路板(print circuit board，PCB)等。值得注意的是，由于芯片倒裝焊技術(shù)可應用于高管腳數(shù)(High Pin Count)的芯片封裝結(jié)構(gòu)，并具有縮小封裝面積及縮短訊號傳輸路徑等諸多優(yōu)點，使得芯片倒裝焊技術(shù)目前已被廣泛地應用在芯片封裝領(lǐng)域。
請參考圖1，其示出了現(xiàn)有技術(shù)中的一種倒裝芯片封裝結(jié)構(gòu)的剖面示意圖。倒裝芯片封裝結(jié)構(gòu)100主要包括芯片110、倒裝芯片封裝基板120、多個凸塊130及一底膠層(underfill layer)140。芯片110具有一有源表面112、多個芯片墊114及一保護層116，其中有源表面112泛指芯片110的具有有源組件(active component)的一面，且這些芯片墊114分別配置于芯片110的有源表面112之上，而保護層116亦配置于芯片110的有源表面112之上，并暴露出這些芯片墊114，且凸塊底金屬層(Under Bump Metallurgy layer，UBM layer)118分別配置于這些芯片墊114的表面，用以作為這些芯片墊114與這些凸塊130之間的接合媒介。
請同樣參考圖1，倒裝芯片封裝基板120具有一基板表面122、已構(gòu)圖的一導電層124及一焊罩層(solder mask layer)126，其中導電層124配置于倒裝芯片封裝基板120的基板表面122，且導電層124還形成多個凸塊墊124a及多條導線(trace)124b，而焊罩層126亦配置于倒裝芯片封裝基板120的基板表面122，并覆蓋這些線路124b，但藉由焊罩層126的多個開口126a來分別暴露出這些凸塊墊124a。因此，芯片110將可經(jīng)由這些凸塊130，而電連接及結(jié)構(gòu)連接至倒裝芯片封裝基板120的這些凸塊墊124a。然后，進行一底膠填充制作工藝，利用毛細現(xiàn)象(capillarity)，將底膠材料(underfillmaterial)緩慢地填入(dispense)芯片110、倒裝芯片封裝基板120及這些凸塊130所圍成的空間，從而形成一底膠層140，用以緩沖芯片110與倒裝芯片封裝基板120之間所產(chǎn)生熱應力(thermal stress)。
請同樣參考圖1，當導電層124的凸塊墊124a的型態(tài)為非焊罩層限定(Non-Solder Mask Defined，NSMD)時，此種類型的凸塊墊124a所暴露的表面積并未由焊罩層126的開口126a所限定，使得凸塊130的底部能夠完全地包覆凸塊墊124a的頂面及側(cè)面。然而，當凸塊130接合至凸塊墊124a之后，焊罩層126的開口126a的側(cè)壁與凸塊墊124a之間將形成多個縫隙128。因此，在進行底膠填充制作工藝的期間，將底膠材料填入芯片110、倒裝芯片封裝基板120及這些凸塊130之間所構(gòu)成的空間時，底膠材料將不易流入這些縫隙128之內(nèi)，如此將導致底膠層140容易在這些縫隙128的處產(chǎn)生空孔(void)，從而降低底膠填充制作工藝的優(yōu)良率。此外，非焊罩層定義(NSMD)型態(tài)的凸塊墊124a需要面積較大的開口126a，如此將會導致這些凸塊墊124a的排列密度的降低。另外，受到熱膨脹系數(shù)差異的影響，焊罩層126與底膠層140之間可能會產(chǎn)生剝離(delamination)的現(xiàn)象，因而降低倒裝芯片封裝結(jié)構(gòu)100的可靠度。
實用新型內(nèi)容有鑒于此，本實用新型的目的在于提出一種倒裝芯片封裝基板，可藉由在倒裝芯片封裝基板的頂面形成一平整面，使得底膠材料在注入芯片與倒裝芯片封裝基板之間時，能夠讓底膠材料的流動更加地平順，因而提高底膠填充制作工藝的優(yōu)良率及可靠度。
為達到本實用新型的上述目的，本實用新型提出一種倒裝芯片封裝基板，其至少包括一迭合層、已構(gòu)圖的一導電層及一介電層，其中已構(gòu)圖的第一導電層配置于迭合層的頂面，并構(gòu)成多個凸塊墊及多個導線，而已構(gòu)圖的介電層亦配置于迭合層的頂面，并覆蓋迭合層的由導電層所暴露出的局部表面，但未覆蓋導電層的表面，且導電層所形成的多個凸塊墊的表面與介電層的表面共同形成一平整面。
因此，本實用新型平坦化倒裝芯片封裝基板的表面，特別是平坦化倒裝芯片封裝基板的與作為倒裝芯片的芯片接合的局部表面，故當?shù)啄z材料注入芯片與倒裝芯片封裝基板所圍成的空間而形成底膠層時，上述的平整面將有助于讓底膠材料的流動更為平順，因而降低底膠層的內(nèi)部形成空孔的機率，進而提高底膠填充制作工藝的優(yōu)良率。此外，本實用新型還可在形成介電層于倒裝芯片封裝基板時，同時將介電材料一并填入迭合層的多個通孔，而形成多個介電柱，如此將可省略現(xiàn)有技術(shù)中的填充通孔的步驟，且可省略現(xiàn)有技術(shù)中的焊罩層與凸塊墊之間的對位要求，因而簡化倒裝芯片封裝基板的制作工藝，進而降低倒裝芯片封裝基板的制作成本。
為讓本實用新型的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉一優(yōu)選實施例，并配合所附圖式，作詳細說明如下。


圖1示出了現(xiàn)有技術(shù)中的一種倒裝芯片接合型態(tài)的芯片封裝于倒裝芯片封裝基板的剖面示意圖。
圖2A～2G分別示出了本實用新型的優(yōu)選實施例的四層導電層倒裝芯片封裝基板的制作流程的局部剖面圖。
圖3示出了本實用新型的一種倒裝芯片接合型態(tài)的芯片封裝于倒裝芯片封裝基板的剖面示意圖。
具體實施方式
請參考圖2A～2G，其分別示出了本實用新型的優(yōu)選實施例的四層導電層倒裝芯片封裝基板的制作流程的局部剖面圖。本優(yōu)選實施例并不限于四層導電層的倒裝芯片封裝基板，亦可應用于其它多層導電層的倒裝芯片封裝基板。首先，如圖2A所示，提供一迭合介電層212a及二迭合導電層214a、214b，其中迭合導電層214a、214b分別配置于迭合介電層212a的兩面，并且達合導電層214a、214b均已構(gòu)圖，用以形成線路。
如圖2B所示，接著分別形成迭合介電層212b及迭合介電層212c于迭合介電層212a的兩面，并分別覆蓋迭合導電層214a、214b。這些迭合介電層212a、212b、212c及迭合導電層214a、214b將共同構(gòu)成一迭合層210。其中，迭合介電層212a的材質(zhì)例如是添加玻璃纖維(glass fiber)的樹脂(resin)，用以提升迭合介電層212a的本身的結(jié)構(gòu)強度，而另二迭合介電層212b、212c的材質(zhì)則例如是高分子聚合物(polymer)、聚醯亞胺(polyimide，PI)或液晶聚合物(Liquid Crystal Polymer)等介電材質(zhì)，而已構(gòu)圖的迭合導電層214a、214b的材質(zhì)為例如銅、其它金屬或合金。
如圖2C所示，接著利用機械鉆孔(mechanical drilling)或雷射鉆孔(laserdrilling)等方式，形成多個通孔216于迭合層210，其中這些通孔216連接迭合層210的第一面210a及第二面210b。
如圖2D所示，接著利用例如電鍍(plating)等方式，將導電材料形成至迭合層210的第一面210a及第二面210b，用以形成導電層220a、220b，并同時將導電材料形成至這些通孔216的內(nèi)壁面，用以形成多個通孔導電層220c，其中這些導電層220a、220b可經(jīng)由這些通孔導電層220c，而彼此電連接。
如圖2E所示，接著例如以光刻(photolithography)及蝕刻(etching)的方式，構(gòu)圖導電層220a、220b，其中已構(gòu)圖的導電層220a形成多個凸塊墊222a及多條導線224a，而已構(gòu)圖的導電層220b則形成多個接合墊222b及多條導線224b，其中這些接合墊222b用以連接外界的接點，例如導電球、導電針腳或?qū)щ妷K等。
如圖2F所示，接著將介電材料填充或覆蓋于迭合層210的由導電層220a所暴露出的局部表面，也就是將介電材料填充或覆蓋于迭合層210的未受到導電層220a所遮蓋的局部表面，而得到已構(gòu)圖的一介電層230a，且介電層230a并未覆蓋到導電層220a的較遠離迭合層210的表面。值得注意的是，導電層220a及介電層230a分別形成的圖案剛好互補，并且導電層220a的這些凸塊墊222a的表面與介電層230a的較遠離迭合層210的表面形成一平整面202a。
同樣如圖2F所示，在形成介電層230a的同時，還可將介電材料一并填充于迭合層210的由導電層220b所暴露出的局部表面，而得到已構(gòu)圖的一介電層230b，且介電層230b并未覆蓋到導電層220b的較遠離迭合層210的表面。同樣地，導電層220b及介電層230b所分別形成的圖案剛好互補，并且導電層220b的這些凸塊墊222b的表面與介電層230b的較遠離迭合層210的表面形成一平整面202b。
同樣如圖2F所示，在形成介電層230a及介電層230b的同時，還可將介電材料一并填入這些通孔導電層220c所圍成的多個柱狀空間，用以形成多個介電柱230c。值得注意的是，為了預防在介電層230a、介電層230b及介電柱230c的內(nèi)部產(chǎn)生空孔，特別是在介電柱230c的內(nèi)部產(chǎn)生空孔，上述的介電材料例如是環(huán)氧樹脂(epoxy)，或是具有自我消泡能力的樹脂等。
同樣如圖2F所示，在形成介電層230a及介電層230b之后，若局部的介電層230a覆蓋至導電層220a的頂面，可利用例如以機械研磨或等離子蝕刻的方式，移除局部的介電層230a，直到完全暴露出導電層220a的這些凸塊墊222a的頂面。同樣地，若局部的介電層230b覆蓋至導電層220b的表面，也可利用例如以機械研磨或等離子蝕刻的方式，移除局部的介電層230b，直到完全暴露出導電層220b的這些接合墊222b的頂面。值得注意的是，在本優(yōu)選實施例的中，介電層230a、介電層230b及這些介電柱230c可一并形成。
如圖2G所示，為了保護在芯片接合區(qū)域A以外的局部導電層220a，還可選擇性地形成一介電層240a于平整面202a上，且介電層240a具有一開口242，以暴露出芯片接合區(qū)域A，而介電層240a用以保護在芯片接合區(qū)域A以外的局部導電層220a。此外，還可選擇性地形成一介電層240b于平整面202b上，且介電層240b具有多個開口，以分別暴露出導電層220b的這些接合墊222b的局部表面，其中介電層240b可為一焊罩層。最終，利用本優(yōu)選實施例的倒裝芯片封裝基板制作工藝可制作出倒裝芯片封裝基板200。
請參考圖3，其示出了本實用新型的優(yōu)選實施例的一種倒裝芯片封裝基板，其應用于倒裝封裝一芯片的剖面示意圖。在芯片310經(jīng)由這些凸塊330而連接至倒裝芯片封裝基板200之后，接著進行一底膠填充制作工藝，將底膠材料緩慢地填入芯片310、倒裝芯片封裝基板200及這些凸塊330所圍成的空間，因而形成一底膠層340，用以緩沖芯片310與倒裝芯片封裝基板200之間所產(chǎn)生熱應力。值得注意的是，由于倒裝芯片封裝基板200的位于芯片接合區(qū)域A(如圖2G所示)的頂面為一平整面202a，故當?shù)啄z材料在注入芯片310與倒裝芯片封裝基板200之間時，倒裝芯片封裝基板200的平整面202a能夠讓底膠材料的流動更加地平順，因而大幅降低底膠層340的內(nèi)部產(chǎn)生空孔的機率，進而提高底膠填充制作工藝的優(yōu)良率。
綜上所述，本實用新型的倒裝芯片封裝基板至少具有下列優(yōu)點(1)本實用新型的倒裝芯片封裝基板并非利用焊罩層來限定凸塊墊，來占據(jù)基板表面的過多面積，而是利用圖案與導電層互補的介電層來電隔絕相鄰的凸塊墊或?qū)Ь€，如此將有助于提高倒裝芯片封裝基板的布線密度。
(2)本實用新型的倒裝芯片封裝基板利用介電層取代焊罩層的限定凸塊墊的作用，由于介電層的可靠度優(yōu)于焊罩層，所以本實用新型的倒裝芯片封裝基板的表面與底膠層之間的接合性較好。
(3)由于本實用新型平坦化倒裝芯片封裝基板的表面，特別是平坦化倒裝芯片封裝基板的與作為倒裝芯片的芯片接合的局部表面，故當?shù)啄z材料注入芯片與倒裝芯片封裝基板所圍成的空間而形成底膠層時，上述的平整面將有助于讓底膠材料的流動更為平順，因而降低底膠層的內(nèi)部形成空孔的機率，進而提高底膠填充制作工藝的優(yōu)良率。
(4)本實用新型的倒裝芯片封裝基板利用介電層來隔絕由導電層所形成的這些凸塊墊，在倒裝芯片接合的過程中，此介電層將可有效地電隔絕鄰近的凸塊墊。
(5)本實用新型在形成介電層于倒裝芯片封裝基板的兩面的過程中，可同時將介電材料一并填入迭合層的由多個通孔導電層的內(nèi)面所圍成的多個柱狀空間，而形成多個介電柱，如此將可省略現(xiàn)有技術(shù)中的填充通孔的步驟，因而簡化倒裝芯片封裝基板的制作工藝，進而降低倒裝芯片封裝基板的制作成本。
雖然本實用新型已以一優(yōu)選實施例揭露如上，然其并非用以限定本實用新型，任何本領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本實用新型的精神和范圍的情況下，可作各種的改動與改進，因此本實用新型的保護范圍應以后附的權(quán)利要求所界定的范圍為準。
權(quán)利要求1.一種倒裝芯片封裝基板，其特征在于至少包括一迭合層，具有一第一面及對應的一第二面，具有至少一通孔，其貫穿所述迭合層，而連接所述迭合層的所述第一面及所述第二面；已構(gòu)圖的一第一導電層，配置于所述迭合層的所述第一面，且所述第一導電層構(gòu)成多個凸塊墊及多個第一導線；一第一介電層，配置于所述迭合層的所述第一面，并覆蓋所述迭合層的由所述第一導電層所暴露出的局部表面，但未覆蓋所述第一導電層的表面，且所述第一導電層的表面與所述第一介電層的較遠離所述迭合層的表面共同形成一第一平整面；以及已構(gòu)圖的一第二導電層，配置于所述迭合層的所述第二面，且所述第二導電層構(gòu)成多個接合墊及多個第二導線。
2.如權(quán)利要求1所述的倒裝芯片封裝基板，其特征在于所述迭合層至少包括一迭合介電層。
3.如權(quán)利要求1所述的倒裝芯片封裝基板，其特征在于所述迭合層至少包括一迭合介電層及已構(gòu)圖的一迭合導電層，其中所述些迭合介電層配置介于所述迭合導電層及所述第一導電層之間。
4.如權(quán)利要求1所述的倒裝芯片封裝基板，其特征在于還包括一第一焊罩層，其配置于所述第一介電層及所述第一導電層之上，且所述第一焊罩層還具有一開口，以完全暴露出所述第一凸塊墊。
5.如權(quán)利要求1所述的倒裝芯片封裝基板，其特征在于還包括已構(gòu)圖的一第二焊罩層，其覆蓋于所述迭合層的所述第二面，且所述第二焊罩層還具有多個開口，以分別暴露出所述接合墊的至少局部表面。
6.如權(quán)利要求1所述的倒裝芯片封裝基板，其特征在于所述迭合層至少包括一迭合介電層。
7.如權(quán)利要求1所述的倒裝芯片封裝基板，其特征在于所述迭合層至少包括一迭合介電層及已構(gòu)圖的一迭合導電層，且所述迭合介電層配置介于所述迭合導電層、所述第一導電層及所述第二導電層所組成族群的任二相鄰者之間。
8.如權(quán)利要求1所述的倒裝芯片封裝基板，其特征在于還包括一第二介電層，其配置于所述迭合層的所述第二面，并覆蓋所述迭合層的由所述第二導電層所暴露出的局部表面，但未覆蓋所述第二導電層的表面，且所述第二導電層的表面與所述第二介電層的表面共同形成一第二平整面。
9.如權(quán)利要求1所述的倒裝芯片封裝基板，其特征在于還包括一通孔導電層，配置于所述通孔的內(nèi)面，且所述通孔導電層的內(nèi)面圍成一柱狀空間；以及至少一介電柱，容納于所述柱狀空間。
10.如權(quán)利要求1所述的倒裝芯片封裝基板，其特征在于所述第一介電層的材質(zhì)為具有自我消泡能力的樹脂。
專利摘要本實用新型公開了一種倒裝芯片封裝基板，其至少包括一迭合層、已構(gòu)圖的一導電層及一介電層，其中已構(gòu)圖的導電層配置于迭合層的頂面，并構(gòu)成多個凸塊墊及多個導線，而介電層亦配置于迭合層的頂面，并覆蓋迭合層的由導電層所暴露出的局部表面，但未覆蓋導電層的表面，且導電層的表面與介電層的表面共同形成一平整面。因此，在芯片倒裝芯片接合至倒裝芯片封裝基板之后，并且當?shù)啄z材料填入芯片與倒裝芯片封裝基板之間的空間時，上述的平整面能讓底膠材料的流動更為平順，因而減少空孔發(fā)生的機會，進而提高底膠填充制作工藝的優(yōu)良率及可靠度。
文檔編號H01L23/12GK2672857SQ03264920
公開日2005年1月19日 申請日期2003年6月13日 優(yōu)先權(quán)日2003年6月13日
發(fā)明者何昆耀, 宮振越 申請人:威盛電子股份有限公司