專利名稱：具有改進(jìn)溝槽結(jié)構(gòu)的溝槽dmos晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及MOSFET晶體管，更一般涉及具有溝槽結(jié)構(gòu)的DMOS晶體管。
背景技術(shù)：
DMOS(雙擴(kuò)散MOS)晶體管是使用擴(kuò)散形成晶體管區(qū)域的MOSFET(半導(dǎo)體上的金屬場(chǎng)效應(yīng)晶體管)的一種類型。DMOS晶體管一般用作功率晶體管，以提供用于功率集成電路應(yīng)用的高壓電路。當(dāng)需要低的正向壓降時(shí)，DMOS晶體管每一單位面積提供更高的電流。
一般的分立DMOS電路包括并行制造的兩個(gè)或更多單個(gè)DMOS晶體管單元。單個(gè)DMOS晶體管單元共享公共漏極接觸(襯底)，而它們的源區(qū)全部與金屬短接在一起，以及它們的柵極通過(guò)多晶硅短接在一起。因此，盡管分立DMOS電路由較小的晶體管矩陣構(gòu)成，但是它們?nèi)缤瑔蝹€(gè)大的晶體管。對(duì)于分立DMOS電路，當(dāng)通過(guò)柵極導(dǎo)通晶體管矩陣時(shí)，希望最大化每一單位面積的導(dǎo)電性。
DMOS晶體管的一種具體的類型是所謂的溝槽DMOS晶體管，其中垂直地形成溝道，以及在源區(qū)和漏區(qū)之間延伸的溝槽中形成柵極。該溝槽用薄氧化層內(nèi)襯，并填充多晶硅，允許較小的阻塞電流，且由此提供更低的特定導(dǎo)通電阻值。美國(guó)專利號(hào)5,072,266、5,541,425和5,866,931中公開了溝槽DMOS晶體管的例子。
決定DMOS晶體管質(zhì)量的一個(gè)重要性能是在多晶硅柵極和襯底之間產(chǎn)生的漏電流。不利地影響器件性能的這些電流部分地取決于內(nèi)襯溝槽的柵氧化層的擊穿電壓。不幸地，由于溝槽的相鄰側(cè)壁一般以銳角會(huì)合，即，90度的角度，因此在多晶硅和襯底之間產(chǎn)生大的電場(chǎng)。這些電場(chǎng)又大大地減小柵氧化層的擊穿電壓，因此增加器件的漏電流。
由此，需要一種增加擊穿電壓的柵氧化層的溝槽DMOS晶體管。

發(fā)明內(nèi)容
本發(fā)明提供一種溝槽DMOS晶體管單元，該溝槽DMOS晶體管單元包括第一導(dǎo)電性類型的襯底和位于襯底上的體區(qū)，體區(qū)具有第二導(dǎo)電性類型。至少一個(gè)溝槽貫穿體區(qū)和襯底。絕緣層內(nèi)襯溝槽，導(dǎo)電電極位于溝槽中覆蓋絕緣層。第一導(dǎo)電性類型的源區(qū)位于鄰近溝槽的體區(qū)中。溝槽具有在襯底平面中限定多邊形的側(cè)壁，以便相鄰的側(cè)壁以大于90度的角度相互接觸。
根據(jù)本發(fā)明的另一方面，由溝槽側(cè)壁限定的多邊形是六角形以及通過(guò)相鄰側(cè)壁形成的角度等于135度。
根據(jù)本發(fā)明的另一方面，溝槽在至少兩個(gè)垂直平面中具有一般的矩形截面形狀。DMOS晶體管單元還包括在與體區(qū)相對(duì)的襯底表面上布置的漏電極。
根據(jù)本發(fā)明的另一方面，絕緣層可以是氧化層，以及導(dǎo)電電極可以包括多晶硅。
根據(jù)本發(fā)明的又一方面，形成導(dǎo)電電極的多晶硅包括不摻雜的多晶硅層和摻雜的多晶硅層。
根據(jù)本發(fā)明的另一實(shí)施例，溝槽側(cè)壁的圓潤(rùn)拐角具有約等于溝槽寬度的曲率半徑。


圖1示出了常規(guī)DMOS晶體管的平面圖。
圖2示出了說(shuō)明圖1的常規(guī)晶體管中的單個(gè)單元的放大平面圖。
圖3示出了沿圖2的線A-A′的圖1-2所示的DMOS晶體管的示意性剖面圖。
圖4示出了根據(jù)本發(fā)明構(gòu)成的DMOS晶體管單元的平面圖。
圖5是圖4所示的DMOS晶體管的選擇性實(shí)施例。
圖6(a)-6(f)圖示了形成圖4-5的DMOS晶體管工序步驟的順序。
圖7示出了根據(jù)本發(fā)明構(gòu)成的具有開放單元幾何形狀的DMOS晶體管結(jié)構(gòu)的平面圖。
圖8示出了根據(jù)本發(fā)明構(gòu)成的具有開放單元幾何形狀的DMOS晶體管結(jié)構(gòu)的選擇性實(shí)施例的平面圖。
具體實(shí)施例方式
圖1-3圖示了常規(guī)溝槽DMOS結(jié)構(gòu)20的一個(gè)實(shí)施例，其中單個(gè)單元21的水平剖面形狀是矩形。在該實(shí)施例中，該結(jié)構(gòu)包括n+襯底100，其上生長(zhǎng)輕n-摻雜的外延層104。在摻雜的外延層104內(nèi)，提供相反導(dǎo)電性的體區(qū)116。覆蓋大多數(shù)體區(qū)116的n-摻雜外延層140用作源區(qū)。在外延層中提供矩形溝槽124，外延層在結(jié)構(gòu)的上表面被開口，并限定晶體管單元的周界。柵氧化層130內(nèi)襯溝槽124的側(cè)壁。溝槽124填有多晶硅，即多晶體硅。漏電極連接到半導(dǎo)體襯底100的背面，源電極連接到兩個(gè)源區(qū)140和體區(qū)116，以及柵電極連接到填充溝槽124的多晶硅。如圖1所示，在結(jié)構(gòu)20的表面上連續(xù)地連接內(nèi)襯溝槽124的多晶硅。此外，多晶硅接觸129延伸超出結(jié)構(gòu)20的表面，以用作互連。
如所示，圖1中所示的MOSFET具有在垂直定向的溝槽中設(shè)置的柵極。該結(jié)構(gòu)常常稱作溝槽垂直DMOSFET。它是“垂直的”，因?yàn)樵谝r底的后面或下側(cè)出現(xiàn)漏極接觸，以及因?yàn)閺脑磪^(qū)到漏區(qū)的溝道電流流動(dòng)是近似垂直的。這些最小化與彎曲或曲線的電流路徑相關(guān)的較高電阻或與寄生場(chǎng)效應(yīng)結(jié)構(gòu)相關(guān)的較高電阻。該器件也是雙擴(kuò)散(由前綴“D”表示)，因?yàn)樵谙喾磳?dǎo)電類型的部分先前-擴(kuò)散的體區(qū)上源區(qū)擴(kuò)散到外延材料中。該結(jié)構(gòu)使用用于通過(guò)柵極控制電流的溝槽側(cè)壁區(qū)，以及具有與其相關(guān)的基本上垂直的電流流動(dòng)。如前面所述，該器件特別適于用作功率開關(guān)晶體管，其中穿過(guò)給定橫向硅面積的載送電流被最大化。
應(yīng)當(dāng)指出對(duì)于基本晶體管工作，晶體管單元21不必具有矩形形狀，而更普遍地可以具有任意多邊形形狀。但是，對(duì)于布局來(lái)說(shuō)，規(guī)則的矩形形狀和規(guī)則的六角形形狀是最方便的。另外，除具有如圖所繪的閉合-單元幾何形狀之外，晶體管單元可以具有開放或條紋幾何形狀。在先前提及的參考文獻(xiàn)中示出了各種晶體管單元幾何形狀的例子。
如前面所述，內(nèi)襯溝槽124的柵氧化層130的統(tǒng)一性是限定晶體管單元21質(zhì)量的重要性能。不幸地，水平平面中的溝槽銳角135在填充溝槽的多晶硅和襯底之間產(chǎn)生大的電場(chǎng)。結(jié)果，在溝槽拐角135的附近中柵氧化層130的擊穿電壓大大地減小。
根據(jù)本發(fā)明，通過(guò)使溝槽的銳角鈍化提高柵氧化層130的統(tǒng)一性。在圖4的正方形單元中，通過(guò)用短內(nèi)襯部分代替溝槽側(cè)壁的90度拐角，有利地使拐角鈍化，短內(nèi)襯部分使兩個(gè)連續(xù)的內(nèi)襯部分成135度角度。例如，部分137a使部分137e和137f成135度角；部分137b使部分137g和137f成135度角；部分137c使部分137g和137h成135度角；以及部分137d使部分137h和137e成135度角。亦即，如圖4所示，布置垂直延伸穿過(guò)襯底的溝槽側(cè)壁，以便相鄰側(cè)壁不以垂直方式相互接觸。相反，溝槽側(cè)壁限定六角形形狀。通過(guò)以此方式鈍化溝槽拐角，減小拐角附近中的電場(chǎng)濃度，有利地增加器件的擊穿電壓。在本發(fā)明的某些實(shí)施例中，與圖4所示相比，溝槽側(cè)壁可以采用附加側(cè)壁，以便相鄰側(cè)壁形成小于135度的角度，但是超過(guò)90度。
圖5示出了本發(fā)明的選擇性實(shí)施例，其中圍繞晶體管的周邊提供附加多晶硅溝槽140，互連圖1描繪的接觸129。該附加多晶硅溝槽有效地用作保護(hù)環(huán)，以減小由接觸129的銳角另外產(chǎn)生的電場(chǎng)。以圖4所示的方式通過(guò)使它們成六角形形狀鈍化多晶硅溝槽140的拐角。
如前面所述，晶體管單元21可以具有如圖1-5所示的閉合-單元幾何形狀，另外，可以具有開放或條形幾何形狀。圖7示出了具有開放幾何形狀的溝槽DMOS結(jié)構(gòu)的平面圖，其中根據(jù)本發(fā)明鈍化溝槽224的銳角。圖8示出了具有包括如圖5所繪的溝槽保護(hù)環(huán)的開放單元幾何形狀的結(jié)構(gòu)。
可以根據(jù)任意常規(guī)工藝技術(shù)制造圖4-5所示的創(chuàng)造性DMOS器件。而且，下面論述在同一天申請(qǐng)的、名稱為“Trench DMOS TransistorHaving Reduced Punch-Through”的共同待審專利申請(qǐng)中公開的一種示例性技術(shù)。但是，應(yīng)當(dāng)理解本發(fā)明的制造不局限于該技術(shù)，提出該技術(shù)僅作為例示。
圖6(a)-6(f)示出了執(zhí)行一系列示例性步驟以形成圖4所繪的DMOS器件。在圖6(a)中，在常規(guī)N+摻雜襯底100上生長(zhǎng)N-摻雜的外延層104。對(duì)于30V器件，外延層104一般為5.5微米厚。接下來(lái)，在注入和擴(kuò)散步驟中形成P體區(qū)116。由于注入的P體區(qū)均勻橫穿襯底，因此不需要掩模。以40至60KeV，約5.5×1013/cm3的劑量將硼注入P體區(qū)。
在圖6(b)，通過(guò)用氧化層覆蓋外延層104的表面形成掩模層，然后通常露出氧化層并構(gòu)圖，以留下掩模部分120。掩模部分120用來(lái)限定溝槽的位置。構(gòu)圖的掩模部分120限定圖4所繪的鈍溝槽側(cè)壁。通過(guò)反應(yīng)離子刻蝕穿過(guò)掩模開口干刻蝕溝槽124至一般為1.5至2.5微米范圍的深度。
在圖6(c)中，平滑每個(gè)溝槽的側(cè)壁。首先，可以使用干化學(xué)刻蝕從溝槽側(cè)壁除去薄氧化層(一般地約500-1000)，以消除由反應(yīng)離子刻蝕工藝引起的損壞。接著，在溝槽124和掩模部分120上生長(zhǎng)犧牲二氧化硅層150。通過(guò)緩沖氧化刻蝕或HF刻蝕除去犧牲層150和掩模部分120，以便所得的溝槽側(cè)壁盡可能的平滑。
如圖6(d)所示，然后在整個(gè)結(jié)構(gòu)上淀積柵氧化層130，以便它覆蓋溝槽壁和p-體區(qū)116的表面。柵氧化層130一般具有500-800埃厚度。接下來(lái)，用多晶硅152，即多晶體硅，填充溝槽124。在淀積之前，一般用氯化磷摻雜多晶硅或注入砷或磷，以減小其電阻率，電阻率一般地在20Ω/m的范圍內(nèi)。在本發(fā)明的某些實(shí)施例中，可以以兩個(gè)步驟工藝淀積多晶硅。在第一步驟中，淀積不摻雜的多晶硅層，以內(nèi)襯溝槽的側(cè)壁。在淀積不摻雜的多晶硅層之后淀積摻雜的多晶硅層。一般，摻雜多晶硅層的厚度大于不摻雜多晶硅層的厚度。例如，對(duì)于約8,000的總厚度，摻雜多晶硅層的厚度與不摻雜多晶硅層的厚度比可以是7∶1。不摻雜的多晶硅層有利地用作緩沖層，禁止摻雜材料滲透通過(guò)柵氧化層并進(jìn)入p-體區(qū)，因此進(jìn)一步減小穿通現(xiàn)象。
在圖6(e)中，刻蝕多晶硅層152，以優(yōu)化其厚度和露出在p體區(qū)116表面上延伸的部分柵氧化層130。接下來(lái)，使用光刻膠掩膜工藝形成構(gòu)圖的掩模層160。構(gòu)圖的掩模層160限定源區(qū)140。然后通過(guò)注入和擴(kuò)散工藝形成源區(qū)140。例如，可以在80KeV下用砷注入源區(qū)至一般在8×1015至1.2×1016的濃度范圍內(nèi)。注入之后，砷擴(kuò)散到大約0.5微米的深度。最后，用常規(guī)方法除去掩模層160，以形成圖6(f)所繪的結(jié)構(gòu)。
通過(guò)在結(jié)構(gòu)上形成和構(gòu)圖BPSG層以限定與源和柵電極有關(guān)的BPSG區(qū)，以常規(guī)方法完成溝槽雙擴(kuò)散MOS晶體管。此外，在襯底的底表面上形成漏極接觸層。最后，使用焊盤掩模限定焊盤接觸。
盡管在此具體圖示和描述了各種實(shí)施例，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和想要的范圍條件下，對(duì)本發(fā)明的改進(jìn)和改變都被上述教導(dǎo)所覆蓋，且落在附加權(quán)利要求的范圍內(nèi)。例如，本發(fā)明的方法可以用來(lái)形成溝槽DMOS，其中各個(gè)半導(dǎo)體區(qū)的導(dǎo)電性與在此描述的相反。
權(quán)利要求
1.一種溝槽DMOS晶體管單元，包括第一導(dǎo)電類型的襯底；襯底上的體區(qū)，所述體區(qū)具有第二導(dǎo)電類型；貫穿體區(qū)和襯底的至少一個(gè)溝槽；內(nèi)襯溝槽的絕緣層；覆蓋絕緣層的溝槽中的導(dǎo)電電極；鄰近溝槽的體區(qū)中的第一導(dǎo)電性類型的源區(qū)；以及其中所述溝槽具有在襯底平面中限定多邊形的側(cè)壁，以便相鄰的側(cè)壁以大于90度的角度相互接觸。
2.根據(jù)權(quán)利要求1的DMOS晶體管單元，其中所述溝槽在至少兩個(gè)垂直平面中具有一般矩形截面形狀。
3.根據(jù)權(quán)利要求1的DMOS晶體管單元，還包括在與體區(qū)相對(duì)的襯底表面上布置的漏電極。
4.根據(jù)權(quán)利要求1的DMOS晶體管單元，其中所述絕緣層是氧化層。
5.根據(jù)權(quán)利要求1的DMOS晶體管單元，其中所述導(dǎo)電電極包括多晶硅。
6.根據(jù)權(quán)利要求5的DMOS晶體管單元，其中所述多晶硅包括摻雜材料。
7.根據(jù)權(quán)利要求5的DMOS晶體管單元，其中所述多晶硅包括不摻雜的多晶硅層和摻雜的多晶硅層。
8.根據(jù)權(quán)利要求1的DMOS晶體管單元，其中所述的多邊形是六角形和所述的角度等于135度。
9.根據(jù)權(quán)利要求7的DMOS晶體管單元，其中所述的多邊形是六角形和所述的角度等于135度。
10.一種溝槽DMOS晶體管結(jié)構(gòu)，包括在第一導(dǎo)電類型的襯底上形成多個(gè)單個(gè)溝槽DMOS晶體管單元，每個(gè)所述的單個(gè)溝槽DMOS晶體管單元包括襯底上的體區(qū)，所述體區(qū)具有第二導(dǎo)電類型；貫穿體區(qū)和襯底的至少一個(gè)溝槽；內(nèi)襯溝槽的絕緣層；覆蓋絕緣層的溝槽中的導(dǎo)電電極；鄰近溝槽的體區(qū)中的第一導(dǎo)電性類型的源區(qū)；以及其中所述溝槽具有在該襯底平面中限定多邊形的側(cè)壁，以便相鄰的側(cè)壁以大于90度的角度相互接觸。
11.根據(jù)權(quán)利要求10的DMOS晶體管結(jié)構(gòu)，其中所述溝槽在至少兩個(gè)垂直平面中具有一般矩形截面形狀。
12.根據(jù)權(quán)利要求10的DMOS晶體管結(jié)構(gòu)，還包括在與體區(qū)相對(duì)的襯底表面上布置的漏電極。
13.根據(jù)權(quán)利要求10的DMOS晶體管結(jié)構(gòu)，其中所述絕緣層是氧化層。
14.根據(jù)權(quán)利要求10的DMOS晶體管結(jié)構(gòu)，其中所述導(dǎo)電電極包括多晶硅。
15.根據(jù)權(quán)利要求14的DMOS晶體管結(jié)構(gòu)，其中所述多晶硅包括摻雜材料。
16.根據(jù)權(quán)利要求14的DMOS晶體管結(jié)構(gòu)，其中所述多晶硅包括不摻雜的多晶硅層和摻雜的多晶硅層。
17.根據(jù)權(quán)利要求10的DMOS晶體管結(jié)構(gòu)，其中至少一個(gè)所述的溝槽DMOS晶體管單元具有閉合的單元幾何形狀。
18.根據(jù)權(quán)利要求10的DMOS晶體管結(jié)構(gòu)，其中至少一個(gè)所述的溝槽DMOS晶體管單元具有開放的單元幾何形狀。
19.根據(jù)權(quán)利要求10的DMOS晶體管結(jié)構(gòu)，還包括分別連接到沿結(jié)構(gòu)的周邊設(shè)置的晶體管單元的多個(gè)多晶硅接觸。
20.根據(jù)權(quán)利要求19的DMOS晶體管結(jié)構(gòu)，還包括將所述多個(gè)多晶硅接觸耦接在一起的多晶硅溝槽保護(hù)環(huán)。
21.根據(jù)權(quán)利要求17的DMOS晶體管結(jié)構(gòu)，還包括分別連接到沿結(jié)構(gòu)的周邊設(shè)置的晶體管單元的多個(gè)多晶硅接觸。
22.根據(jù)權(quán)利要求21的DMOS晶體管結(jié)構(gòu)，還包括將所述多個(gè)多晶硅接觸耦接在一起的多晶硅溝槽保護(hù)環(huán)。
23.根據(jù)權(quán)利要求18的DMOS晶體管結(jié)構(gòu)，還包括分別連接到沿結(jié)構(gòu)的周邊設(shè)置的晶體管單元的多個(gè)多晶硅接觸。
24.根據(jù)權(quán)利要求23的DMOS晶體管結(jié)構(gòu)，還包括將所述多個(gè)多晶硅接觸耦接在一起的多晶硅溝槽保護(hù)環(huán)。
25.根據(jù)權(quán)利要求10的DMOS晶體管結(jié)構(gòu)，其中所述的多邊形是六角形和所述的角度等于135度。
26.根據(jù)權(quán)利要求16的DMOS晶體管結(jié)構(gòu)，其中所述的多邊形是六角形和所述的角度等于135度。
全文摘要
提供一種溝槽DMOS晶體管單元，該溝槽DMOS晶體管單元包括第一導(dǎo)電性類型的襯底(104)和位于襯底上的體區(qū)(116)，體區(qū)(116)具有第二導(dǎo)電性類型。至少一個(gè)溝槽(124)貫穿體區(qū)和襯底。絕緣層(150)內(nèi)襯溝槽，導(dǎo)電電極(152)位于溝槽中覆蓋絕緣層。第一導(dǎo)電性類型的源區(qū)(140)位于鄰近溝槽的體區(qū)中。溝槽具有在襯底平面中限定多邊形的側(cè)壁，以便相鄰的側(cè)壁以大于90度的角度相互接觸。
文檔編號(hào)H01L31/062GK1910757SQ03805814
公開日2007年2月7日 申請(qǐng)日期2003年3月11日 優(yōu)先權(quán)日2002年3月11日
發(fā)明者蘇根政, 石甫淵, 崔炎曼 申請(qǐng)人:通用半導(dǎo)體公司