專利名稱：垂直nrom的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及半導(dǎo)體集成電路，尤其涉及垂直NROM，該NROM具有每1.0平版特征平方(lithographic feature squared)(1F2)單位區(qū)域1比特的存儲(chǔ)密度。
背景技術(shù)：
許多電子產(chǎn)品都需要各種不同數(shù)量的存儲(chǔ)器，用于存儲(chǔ)信息，例如，數(shù)據(jù)。一種通用類型的高速度、低成本存儲(chǔ)器包括動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)，該DRAM是由以陣列形式排列的各個(gè)DRAM單元所構(gòu)成。DRAM單元包括與電容器單元相耦合的存取晶體管，例如，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。隨著DRAM芯片的成功生產(chǎn)，重點(diǎn)是繼續(xù)增加陣列的密度以及使得芯片的實(shí)際狀態(tài)最大化，同時(shí)使得制造的成本最小化。另外，還希望在少量或者不改動(dòng)DRAM最佳工藝流程的條件下，增加陣列的密度。
對(duì)現(xiàn)有存儲(chǔ)器的需求是只希望進(jìn)行有限次的編程，例如，對(duì)于在攝像機(jī)中所使用的電子膠片。如果存儲(chǔ)器陣列具有非常之高的密度，就能夠在攝像機(jī)中存儲(chǔ)大量的非常高分辨率的圖像。如果存儲(chǔ)器是廉價(jià)的，則可以用于取代在常規(guī)攝像機(jī)中用于存儲(chǔ)圖像的光敏膠片。
于是，就需要改進(jìn)可與高密度存儲(chǔ)器單元相兼容的DRAM技術(shù)。希望能夠在少量或者不改動(dòng)DRAM處理流程的條件下在DRAM芯片上制造出這類存儲(chǔ)器單元。還希望這類存儲(chǔ)器單元能夠以常規(guī)攝像機(jī)所使用的較低的編程電壓進(jìn)行工作，且同時(shí)能夠保持足夠的電荷來耐受由于電路工作所產(chǎn)生的寄生電容和噪聲效應(yīng)。
發(fā)明概述本發(fā)明主要針對(duì)以上所提及的用于建立DRAM技術(shù)高密度存儲(chǔ)單元的問題以及其他問題，通過閱讀和研究以下說明將會(huì)進(jìn)一步得到理解。本揭示教授了一種使用MOSFET器件作為DRAM集成電路中的多比特存儲(chǔ)器單元的結(jié)構(gòu)和方法。該結(jié)構(gòu)和方法采用了適用于DRAM技術(shù)中的MOSFET的現(xiàn)有處理流程。
特別是，本發(fā)明所說明的實(shí)施例包括一種垂直多比特存儲(chǔ)器單元。該垂直多比特存儲(chǔ)器單元可包括從基片向外延伸的垂直金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。該MOSFET具有第一源極/漏極區(qū)域，第二源極/漏極區(qū)域，在第一和第二源極/漏極區(qū)域之間的溝道區(qū)域，以及通過柵極絕緣體而與溝道區(qū)域相隔開的柵極。第一傳輸線與第一源極/漏極區(qū)域相耦合，第二傳輸線與第二源極/漏極區(qū)域相耦合。MOSFET可以用于編程，使得在柵極絕緣體中的第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域中至少有一個(gè)區(qū)域具有捕獲的電荷并且使得第一源極/漏極區(qū)域或者第二源極/漏極區(qū)域可以作為源極區(qū)域工作。
本發(fā)明的上述以及其它實(shí)施例、方面、優(yōu)點(diǎn)以及特征將在以下討論部分中進(jìn)行闡述，對(duì)于本領(lǐng)域中熟練的技術(shù)來說，通過參考下列本發(fā)明的說明和附圖或者通過實(shí)現(xiàn)本發(fā)明這些將變得顯而易見。通過在所附權(quán)利要求書中特別指出的手段、過程和組合來實(shí)現(xiàn)和獲得本發(fā)明的各個(gè)方面、優(yōu)點(diǎn)和特征。
附圖簡(jiǎn)述

圖1A是根據(jù)現(xiàn)有技術(shù)的指導(dǎo)在基片中的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的方框圖；圖1B圖示說明了圖1A所示MOSFET的正向工作狀態(tài)，并顯示了由于逐漸使用在漏極區(qū)域附近的柵極氧化層中俘獲的電子而導(dǎo)致器件某種程度的退化；圖1C顯示了常規(guī)MOSFET漏極區(qū)域所產(chǎn)生的電流信號(hào)(Ids)的平方根對(duì)于在柵極和源極區(qū)域之間所建立的電勢(shì)的圖形；圖2A是根據(jù)本發(fā)明教導(dǎo)用作多比特單元的可編程MOSFET的示意圖；圖2B是用于解釋對(duì)本發(fā)明多比特單元的MOSFET進(jìn)行編程以獲得本發(fā)明實(shí)施例的方法的示意圖；圖2C是描繪在漏極區(qū)域所檢測(cè)到的電流信號(hào)(Ids)對(duì)于在漏極區(qū)域和源極區(qū)域之間所建立的電勢(shì)或漏極電壓(VDS)(Ids對(duì)VDS)的示意圖；圖3A圖示說明了根據(jù)本發(fā)明教導(dǎo)的垂直NROM 301，該NROM具有每一光刻特征平方(photolithographic feature squared)(1F2)單位區(qū)域1比特的存儲(chǔ)密度；圖3B圖示說明了用于圖3A所示垂直NROM器件的電等效電路；圖4A圖示說明了根據(jù)本發(fā)明教導(dǎo)的存儲(chǔ)器陣列400的一部分；圖4B圖示說明了用于圖4A所示的一部分存儲(chǔ)器陣列的電等效電路400；圖5A-5B圖示說明了根據(jù)本發(fā)明教導(dǎo)所形成的新穎垂直多比特單元的工作；圖6圖示說明了常規(guī)DRAM單元的操作；圖7圖示說明了根據(jù)本發(fā)明教導(dǎo)的存儲(chǔ)器件；和，圖8是使用根據(jù)本發(fā)明所構(gòu)成的使用垂直多比特單元的電氣系統(tǒng)或者基于處理器的系統(tǒng)的方框圖。
較佳實(shí)施例描述在下列本發(fā)明的詳細(xì)描述中，通過參考構(gòu)成本發(fā)明一部分的附圖以及附圖的顯示和說明，就可以實(shí)現(xiàn)本發(fā)明的特定實(shí)施例。在附圖中，類似的數(shù)字描述附圖中基本類似的元件。以充分詳細(xì)的方式討論了這些實(shí)施例，使得本領(lǐng)域技術(shù)人士都能夠?qū)崿F(xiàn)本發(fā)明。也可以采用其它實(shí)施例，并且可以在沒有脫離本發(fā)明范圍的條件下進(jìn)行結(jié)構(gòu)、邏輯和電氣的改變。
在以下討論中所使用的術(shù)語“晶片”和“基片”包括具有可形成本發(fā)明集成電路(IC)結(jié)構(gòu)的外延表面的任何結(jié)構(gòu)。術(shù)語基片可以理解成包括半導(dǎo)體晶片。術(shù)語基片也可以用來指在處理過程中的半導(dǎo)體結(jié)構(gòu)，并且可以包括其表面上已經(jīng)制成的其它層。晶片和基片都包括了摻雜和不摻雜的半導(dǎo)體，有基礎(chǔ)半導(dǎo)體或絕緣體所支撐的外延半導(dǎo)體層，以及其它半導(dǎo)體結(jié)構(gòu)，這些都是本領(lǐng)域中技術(shù)人士所熟知的。術(shù)語“導(dǎo)體”可以理解成包括半導(dǎo)體，而術(shù)語“絕緣體”可定義成包括任何其導(dǎo)電性比稱為導(dǎo)體的材料的導(dǎo)電性差的材料。因此，下列詳細(xì)描述并不能限制范圍，而是本發(fā)明范圍僅僅是由后附的權(quán)利要求以及所賦予等效于權(quán)利要求的整個(gè)范圍所限定。
圖1A用于圖示說明諸如在DRAM陣列中所使用的MOSFET的常規(guī)工作。圖1A圖示說明了正常熱電子注入和正向工作器件的性能下降。正如以下所說明的，由于電子被俘獲在漏極附近，因此它們不能非常有效地改變器件的特性。
圖1A是在基片100中的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的方框圖。MOSFET 101包括源極區(qū)域102、漏極區(qū)域104、在源極區(qū)域102和漏極區(qū)域104之間的基片100中的溝道區(qū)域106。柵極108利用柵極氧化層110與溝道區(qū)域108相隔開。源線112與源極區(qū)域102相耦合，位線114與漏極區(qū)域104相耦合，字線116與柵極108相耦合。
在常規(guī)的工作中，在漏極區(qū)域104和源極區(qū)域102之間建立漏極至源極的電勢(shì)(Vds)。隨后，通過字線116向柵極108施加一電勢(shì)。一旦施加于柵極108的電勢(shì)超過MOSFET的特征電壓閾值(Vt)，就在漏極區(qū)域104和源極區(qū)域102之間的基片100中形成溝道106。溝道106的形成允許在漏極區(qū)域104和源極區(qū)域102之間導(dǎo)通，并且能夠在漏極區(qū)域104檢測(cè)到電流信號(hào)(Ids)。
在圖1A所示的常規(guī)MOSFET的工作中，由于電子117俘獲在漏極區(qū)域104附近的柵極氧化層110中，所以正向工作的MOSFET就會(huì)逐漸發(fā)生某種程度的器件退化。圖1B圖示說明了這種效應(yīng)。然而，由于電子117被俘獲在漏極區(qū)域104附近，所以它們就不能夠非常有效地改變MOSFET的特性。
圖lC說明了這一點(diǎn)。圖1C是顯示在漏極區(qū)域中所取得的電流信號(hào)(Ids)的平方根對(duì)于在柵極108和源極區(qū)域102之間所建立的電勢(shì)(VGS)之間關(guān)系的圖形。 與VGS曲線的斜率變化表示在溝道106中的電荷載流子遷移率的變化。
在圖1C中，ΔVT表示在正常操作中由于器件退化引起的由漏極區(qū)域104附近的柵極氧化物中所俘獲電子逐漸產(chǎn)生的MOSFET閾值電壓中的最小變化。這就產(chǎn)生了漏極區(qū)域104附近柵極氧化層110中固定的俘獲電荷。斜率1表示了圖1A在柵極氧化110中沒有俘獲電子時(shí)溝道106中的電荷載流子的遷移率。斜率2表示在圖1B所示常規(guī)MOSFET在漏極區(qū)域104附近的柵極氧化層110中具有俘獲電子117時(shí)溝道116中的電荷載流子的遷移率。正如圖1C的斜率1和斜率2的比較所示，在常規(guī)MOSFET的漏極區(qū)域104附近的柵極氧化物110中所俘獲的電子并沒有明顯改變?cè)跍系?16中的電荷遷移率。
存在著兩部分應(yīng)力和熱電子注入的效應(yīng)。一部分包括由于俘獲電子所引起的閾值電壓的漂移，第二部分包括由于該俘獲電荷和其它表面狀態(tài)產(chǎn)生的載流子電子的額外散射所引起的遷移率下降。當(dāng)常規(guī)MOSFET退化時(shí)，或者在正向工作中“受到應(yīng)力”時(shí)，電子就逐漸注入并被俘獲在漏極附近的柵極氧化層中。在常規(guī)的MOSFET的這一部分中，在柵極氧化層下實(shí)質(zhì)上沒有垂直的溝道。于是，所俘獲得電子就只能夠些微調(diào)制閾值電壓和電荷遷移率。
本發(fā)明原先已經(jīng)討論了根據(jù)常規(guī)CMOS加工工藝和技術(shù)中MOSFET反向應(yīng)力的可編程存儲(chǔ)器件和功能，以便于形成可編程地址解碼和校正(見，L.forbes，W.P.Noble和E.H.Cloud的發(fā)明，題為“MOSFET technology forprogrammable address decode and correction”，美國(guó)專利申請(qǐng)序列號(hào)09/383,804，現(xiàn)公布為美國(guó)專利No.6,521,958)。然而，該披露沒有討論垂直多比特單元的解決方案，只是討論了地址譯碼和校正的問題。
根據(jù)本發(fā)明的教導(dǎo)，常規(guī)的MOSFET都可以通過反向工作并且使用雪崩熱電子注入而在MOSFET的柵極氧化層中俘獲電子來進(jìn)行編程。當(dāng)MOSFET隨后以正向方式工作時(shí)，在氧化層中所俘獲得電子就在源極附近，并且會(huì)產(chǎn)生具有兩種不同閾值電壓區(qū)域的溝道。本發(fā)明的新穎可編程MOSFET明顯地比常規(guī)MOSFET傳導(dǎo)更小的電流，特別是在低漏極電壓的情況下。除非施加負(fù)的柵極電壓，這些電子將一直都保持俘獲在柵極氧化層中。當(dāng)施加正的或者零柵極電壓時(shí)，這些電子不能夠從柵極氧化層中去除。通過施加負(fù)的柵極電壓和/或隨所施加的負(fù)的柵極偏置增加溫度使得所俘獲的電子重新激發(fā)返回到MOSFET的硅溝道中，來完成擦除(見L.Forbes，E.Sun，R.Alder和J.Moll發(fā)表的，題為“Field induced re-emission of electrons trapped in SiO2”，IEEE Trans.ElectronDevice，vol.ED-26，no.11，pp.1816-1818，1979年11月)；S.S.B.Or，N.Hwang和L.Forbes發(fā)表的，題為“Tunneling and Thermal emission from a distribution ofdeep traps in SiO2”，IEEE Trans.on Electron Device，vol.40，no.6，pp.1100-1103(1993年6月)；S.A.Abbas和R.C.Dockerty發(fā)表的，題為“N-channel IGFETdesign limitations due to hot electron trapping”，IEEE Int.Electron Devices Mtg.，Wahshington D.C.，1975年12月，pp.35-38)。
圖2A-2C的圖示說明適用于本發(fā)明的說明，其中，通過以反向?qū)ζ骷M(jìn)行編程并隨后以正向?qū)ζ溥M(jìn)行操作讀取器件的方式獲得在器件特性中的較大變化。
圖2A是根據(jù)本發(fā)明教導(dǎo)用作多比特單元的可編程MOSFET的示意圖。正如圖2A所示，多比特單元201包括在基片200中的MOSFET，其中基片具有第一源極/漏極區(qū)域202，第二源極/漏極區(qū)域204，以及在第一和第二源極/漏極區(qū)域202和204之間的溝道區(qū)域206。在一個(gè)實(shí)施例中，第一源極/漏極區(qū)域202包括MOSFET的源極區(qū)域，并且第二源極/漏極區(qū)域204包括MOSFET的漏極區(qū)域204。圖2A還圖示說明了通過柵極氧化層210與溝道區(qū)域206相隔開的柵極208。第一傳輸線212與第一源極/漏極區(qū)域202相耦合，第二傳輸線214與第二源極/漏極區(qū)域204相耦合。在一個(gè)實(shí)施例中，第一傳輸線包括源線212以及第二傳輸線包括位線214。
正如以上所闡述的，多比特單元201是由可編程的MOSFET所構(gòu)成。該可編程MOSFET具有在鄰近第一源極/漏極區(qū)域202的柵極氧化層210中所俘獲的電荷217，使得溝道區(qū)域206具有在溝道206中具有第一電壓閾值區(qū)域(Vt1)和第二電壓閾值區(qū)域(Vt2)。在一個(gè)實(shí)施例中，在鄰近第一源極/漏極區(qū)域202的柵極氧化層210中所俘獲的電荷217包括所俘獲的電子電荷217。根據(jù)本發(fā)明的教導(dǎo)以及以下更詳細(xì)的討論，可以對(duì)多比特單元進(jìn)行編程，使之在柵極絕緣體210的第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域中的至少一個(gè)區(qū)域中存儲(chǔ)電荷，并且第一源極/漏極區(qū)域202或者第二源極/漏極區(qū)域204可以作為源極區(qū)域進(jìn)行工作，從而多比特單元201可具有第一電壓閾值區(qū)域(Vt1)和第二電壓閾值區(qū)域(Vt2)并且可編程的多比特單元可以減小的漏源電流進(jìn)行工作。
圖2A圖示說明了在溝道206中的Vt2接近于第一源極/漏極區(qū)域202和在溝道206中的Vt1接近于第二源極/漏極區(qū)域204。然而，本發(fā)明并不限制于此。在一個(gè)實(shí)施例中，Vt1可接近于第一源極/漏極區(qū)域。根據(jù)本發(fā)明的教導(dǎo)，Vt2和Vt1都可以根據(jù)多比特單元的工作方向而變化。采用這樣一種方式，就可以將多個(gè)比特存儲(chǔ)于多比特單元201中。
圖2B是適用于解釋通過對(duì)本發(fā)明的多比特單元201的MOSFET的編程以獲得本發(fā)明實(shí)施例的方法的示意圖。正如圖2B所示，該方法包括以反向?qū)OSFET進(jìn)行編程。以反向?qū)OSFET進(jìn)行編程包括將第一電勢(shì)V1施加于MOSFET的漏極區(qū)域204。在一個(gè)實(shí)施例中，將第一電勢(shì)V1施加于MOSFET的漏極區(qū)域204包括將MOSFET的漏極區(qū)域204接地，正如圖2B所示。將第二電勢(shì)V2施加于MOSFET的源極區(qū)域202。在一個(gè)實(shí)施例中，將第二電壓勢(shì)V2施加于MOSFET的源極區(qū)域202包括將高的正電勢(shì)(VDD)施加于MOSFET的源極區(qū)域202，正如圖2B所示。將柵極電勢(shì)VGS施加于MOSFET的柵極208。在一個(gè)實(shí)施例中，柵極電勢(shì)VGS包括小于第二電壓勢(shì)V2但足以在漏極區(qū)域204和源極區(qū)域202之間的MOSFET溝道206中建立傳導(dǎo)的電勢(shì)。正如圖2B所示，向MOSFET施加第一、第二和柵極電勢(shì)(分別為V1、V2和VGS)就會(huì)使得熱電子注入于鄰近源極區(qū)域202的MOSFET的柵極氧化層210中。換句話說，施加第一、第二和柵極電勢(shì)(分別為V1、V2和VGS)就為在溝道206中流動(dòng)的電荷載流子(即，電子)提供了足夠的能量，一旦電荷載流子積聚在源極區(qū)域200附近，就使得大量電荷載流子激發(fā)進(jìn)入鄰近源極區(qū)域202的柵極氧化層210中。于是，電荷載流子就變成俘獲的載流子。
在本發(fā)明的一個(gè)實(shí)施例中，上述方法通過隨后在讀取操作編程狀態(tài)中以正向?qū)OSFET進(jìn)行操作來繼續(xù)。因此，讀取操作包括將源極區(qū)域202接地并以VDD的一部分電壓對(duì)漏極區(qū)域進(jìn)行預(yù)充電。如果器件可以采用與柵極相耦合的字線尋址的話，則它的導(dǎo)電性可以根據(jù)在柵極絕緣體中是否存儲(chǔ)電荷來確定。即，柵極電勢(shì)可以通過字線216施加于柵極208，以便于在源極和漏極區(qū)域之間形成導(dǎo)通的溝道，正如尋址和讀取常規(guī)DRAM單元所進(jìn)行的。
然而，現(xiàn)在處于編程狀態(tài)中，MOSFET的導(dǎo)通溝道206將具有鄰近漏極區(qū)域204的第一電壓閾值區(qū)域(Vt1)和鄰近源極區(qū)域202的第二電壓閾值區(qū)域(Vt2)，正如結(jié)合圖2A所作的詳細(xì)解釋和討論那樣。根據(jù)本發(fā)明的教導(dǎo)，Vt2具有大于Vt1的電壓閾值，這是由于熱電子217注入到鄰近源極區(qū)域202的MOSFET的柵極氧化層210中的緣故。
圖2C是表示在第二源極/漏極區(qū)域204處檢測(cè)的電流信號(hào)(Ids)對(duì)于在第二源極/漏極區(qū)域204和第一源極/漏極區(qū)域202之間所建立的電勢(shì)或者漏極電壓(VDS)之間的關(guān)系圖形。在一個(gè)實(shí)施例中，VDS表示在漏極區(qū)域204和源極區(qū)域202之間所建立的電勢(shì)。在圖2C中，曲線D1表示常規(guī)MOSFET的導(dǎo)通行為，該常規(guī)MOSFET不是根據(jù)本發(fā)明所教導(dǎo)的進(jìn)行編程。曲線D2表示根據(jù)本發(fā)明所教導(dǎo)的可編程MOSFET的導(dǎo)通行為，正如結(jié)合圖2A所討論的。正如圖2C所示，對(duì)于特定的漏極電壓VDS來說，在可編程MOSFET(曲線D2)的第二源極/漏極區(qū)域204所檢測(cè)到的電流信號(hào)(IDS2)明顯小于在沒有根據(jù)本發(fā)明教導(dǎo)進(jìn)行編程的常規(guī)MOSFET(曲線D1)的第二源極/漏極區(qū)域204所檢測(cè)到的電流信號(hào)(IDS1)。這還是由于在本發(fā)明的可編程MOSFET的溝道206具有兩個(gè)電壓閾值區(qū)域以及由于電荷俘獲于鄰近第一源極/漏極區(qū)域202的柵極氧化層217中，使得鄰近第一源極/漏極區(qū)域202的電壓閾值Vt2高于鄰近第二源極/漏極區(qū)域的電壓閾值Vt1這些事實(shí)而產(chǎn)生的。
最近，已經(jīng)研究將上述部分效應(yīng)應(yīng)用于不同的器件結(jié)構(gòu)，例如，閃存中的NROM。在以色列和德國(guó)所開展的研究工作是基于采用在非常規(guī)閃存器件結(jié)構(gòu)中的氮化硅層中所俘獲的電荷(見，B.Eitan等人所發(fā)表的、題為“Characterizationof Channel Hot Electron Injection by the Subthreshold slope of NROM device”，IEEE Electron Device Lett.，Vol.22，No.11，pp.556-558，(2001年11月)；B.Etian等人發(fā)表的、題為“NROMA novel localized Trapping，2Bit Nonvolatile MemoryCell”，IEEE Electron Device Lett.，Vol.21，No.11，pp.543-545，(2000年11月)。電荷在氮化硅柵極絕緣體中的俘獲是MNOS存儲(chǔ)器件中所使用的基本機(jī)制(見，S.Sze所著的、題為“Physice ofSemiconductor Devices”，Wiley N.Y.1981年出版，pp.504-506)，電荷在氧化鋁柵極中的俘獲是MIOS存儲(chǔ)器件中所使用的機(jī)制(見，S.Sze所著的、題為“Physice of Semiconductor Devices”，WileyN.Y.1981年出版，pp.504-506)，以及本發(fā)明的發(fā)明人先前已經(jīng)討論的在柵極絕緣體中電荷在孤立點(diǎn)處俘獲的缺陷(見，L.Forbes和J.Geusic的、題為“Memoryusing insulator traps”的美國(guó)專利6,140,181，2000年10月31日公告)。
與上述工作相比較，本發(fā)明披露了對(duì)MOSFET進(jìn)行反向編程以在鄰近于第一或者第二源極/漏極區(qū)域的柵極絕緣體中的第一或者第二存儲(chǔ)區(qū)域中俘獲電荷。該MOSFET可以兩個(gè)方向進(jìn)行編程和工作，使得MOSFET可以具有1bit/1F2的存儲(chǔ)密度。該MOSFET可以第一或者第二源極/漏極區(qū)域中的一個(gè)區(qū)域作為源極來工作，使得在鄰近于作為源極所使用的第一或第二源極/漏極區(qū)域的第一或第二存儲(chǔ)區(qū)域中的柵極絕緣體中所俘獲得電提供減小的漏源電流。具有1bit/1F2存儲(chǔ)密度的MOSFET是基于DRAM技術(shù)的改進(jìn)。
現(xiàn)有的DRAM技術(shù)一般都是采用氧化硅作為柵極絕緣體。此外，在常規(guī)DRAM器件中的重點(diǎn)在于試圖最小化在氧化硅柵極絕緣體中所俘獲的電荷。根據(jù)本發(fā)明的教導(dǎo)，可以使用多種絕緣體來俘獲電荷，它比氧化硅更加有效。即，在本發(fā)明中，垂直多比特存儲(chǔ)單元使用在柵極絕緣體中所俘獲的電荷，該柵極絕緣體可包括諸如濕的氧化硅、氮化硅、氮氧化硅SON、富氧化硅SRO、氧化鋁Al2O3、諸如氧化物以及氮化硅，或者氧化物以及氧化鋁之類絕緣體的復(fù)合層、或者諸如氧化物-氮化物-氧化物之類的多層。氧化硅的電荷俘獲效率可以低于不是氮化硅或者氧和氮化硅的復(fù)合層的情況。
圖3A根據(jù)本發(fā)明教導(dǎo)圖示說明了一種垂直NROM 301，它可具有每一光刻特征平方(1F2)單位區(qū)域1比特的存儲(chǔ)密度。正如圖3A所示，垂直NROM301包括從基片300向外延伸的垂直金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)301。該MOSFET 301具有第一源極/漏極區(qū)域302，其中在n溝道該實(shí)施例中包括與n型摻雜區(qū)域?qū)盈B的重?fù)诫s(n+)n型區(qū)域。MOSFET 301包括類似結(jié)構(gòu)的第二源極/漏極區(qū)域306。溝道區(qū)域305分別位于第一和第二源極/漏極區(qū)域302和306之間的垂直柱體中。正如在圖3A所示的實(shí)施例中，柵極309通過柵極絕緣體307與溝道區(qū)域305相隔開，柵極309位于溝道區(qū)域305的相反方向的沿著垂直柱體的一側(cè)。在圖3所示的實(shí)施例中，柵極絕緣體307包括由氧化物-氮化物-氧化物(ONO)組合物所形成的柵極絕緣體307。在以下所討論的另一選擇實(shí)施例中，柵極絕緣體307包括選自由濕氧化法所形成的二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SON)、富氧化硅(SRO)和富氧化鋁(Al2O3)硅所組成的組中的柵極絕緣體。在一個(gè)實(shí)施例中，柵極絕緣體307具有的厚度大約為10納米(nm)。在其它實(shí)施例中，柵極絕緣體307包括選自由富氧化鋁硅絕緣體，包括納米顆粒硅的富氧化硅、包括納米顆粒碳化硅的二氧化硅絕緣體，以及碳氧化硅絕緣體所組成的組中的柵極絕緣體307。在還有一個(gè)實(shí)施例中，柵極絕緣體307包括選自由氧化物-氧化鋁(Al2O3)-氧化物復(fù)合層，以及氧化物-碳氧化硅-氧化物復(fù)合層所組成的組中的復(fù)合層的柵極絕緣體307。在還有一個(gè)實(shí)施例中，柵極絕緣體307包括具有選自硅(Si)、鈦(Ti)和鉭(Ta)材料中的兩個(gè)或多個(gè)材料的復(fù)合層或者非化學(xué)計(jì)量的單層的柵極絕緣體307。
圖3B圖示說明了圖3A所示的垂直NROM器件的電等效電路。正如圖3B所示，第一傳輸線304與第一源極/漏極區(qū)域302相耦合。第二傳輸線311與第二源極/漏極區(qū)域306相耦合。由317所示的圓圈表示在柵極絕緣體307中所俘獲的電荷。于是，在圖3A所示的實(shí)施例中，柵極絕緣體包括ONO層，阱317表示電子可存儲(chǔ)于ONO柵極絕緣體307的氮中的位置。
根據(jù)本發(fā)明的教導(dǎo)，垂直MOSFET是一個(gè)可編程MOSFET，它在柵極絕緣體307的第一存儲(chǔ)區(qū)域340和第二存儲(chǔ)區(qū)域350中至少一個(gè)區(qū)域中具有可編程的電荷。在圖3A所示的實(shí)施例中，第一存儲(chǔ)區(qū)域340鄰近于或者靠近第二源極/漏極區(qū)域306，而第二存儲(chǔ)區(qū)域350鄰近于或者靠近第一源極/漏極區(qū)域302。指定的第一或第二存儲(chǔ)區(qū)域提供在圖3A所示實(shí)施例中的特定關(guān)系的參考，但這并不試圖限制與此，而替換地，第一存儲(chǔ)區(qū)域可以與第一源極/漏極區(qū)域相關(guān)聯(lián)，第二存儲(chǔ)區(qū)域可以與第二源極/漏極區(qū)域有關(guān)。
根據(jù)本發(fā)明的教導(dǎo)和以下更加詳細(xì)的討論，垂直MOSFET 301可以第一或第二方向工作，即，第一和第二模式。也就是說，垂直MOSFET 301可以第一源極/漏極區(qū)域302或者源極/漏極區(qū)域306作為源極區(qū)域來工作。正如本領(lǐng)域中的技術(shù)人士閱讀本發(fā)明后所理解的那樣，當(dāng)讀取分別存儲(chǔ)于第一或者第二存儲(chǔ)區(qū)域340和350中的可編程電荷狀態(tài)時(shí)，垂直MOSFET可以減小的漏源電流來工作。
例如，在一個(gè)實(shí)施例中，第一操作模式中MOSFET的第一源極/漏極區(qū)域用作源極區(qū)域，而MOSFET的第二源極/漏極區(qū)域用作漏極區(qū)域，第二操作模式中MOSFET的第一源極/漏極區(qū)域用作漏極區(qū)域，而MOSFET的第二源極/漏極區(qū)域用作源極區(qū)域。
正如本領(lǐng)域中的技術(shù)人士閱讀本發(fā)明后所理解的那樣，以及根據(jù)本發(fā)明的教導(dǎo)，在一個(gè)實(shí)施例中，垂直MOSFET具有每一光刻特征平方(1F2)單位區(qū)域1比特的存儲(chǔ)密度，因?yàn)榭梢詫⒁槐忍貙懭牖蛘叽鎯?chǔ)于第一存儲(chǔ)區(qū)域340和第二存儲(chǔ)區(qū)域350，也可以從第一存儲(chǔ)區(qū)域340和第二存儲(chǔ)區(qū)域350讀取一比特。于是，在部分實(shí)施例中，MOSFET包括在第一存儲(chǔ)區(qū)域340和第二存儲(chǔ)區(qū)域350中編程的電荷。
正如本領(lǐng)域中的技術(shù)人士閱讀本發(fā)明后所理解的那樣，在MOSFET是以鄰近的第一源極/漏極區(qū)域302或者第二源極/漏極區(qū)域306作為源極區(qū)域工作時(shí)，在第一存儲(chǔ)區(qū)域340和第二存儲(chǔ)區(qū)域350中至少一個(gè)區(qū)域中編程的電荷可建立一個(gè)高的電壓閾值。也就是說，在本發(fā)明的一個(gè)實(shí)施例中，溝道區(qū)域具有鄰近于第一源極/漏極區(qū)域的第一電壓閾值區(qū)域(Vt1)，以及鄰近于第二源極/漏極區(qū)域的第二電壓閾值區(qū)域(Vt2)，這將隨著MOSFET的工作方向而變化，例如，現(xiàn)在是以第一還是以第二源極/漏極區(qū)域302和306作為源極區(qū)域而進(jìn)行操作。
在一個(gè)實(shí)施例中，在溝道中的第二電壓閾值區(qū)域(Vt2)接近于第一源極/漏極區(qū)域，而在溝道中的第一電壓閾值區(qū)域(Vt1)接近于第二源極/漏極區(qū)域。如果在圖3A所說明實(shí)施例中的第二存儲(chǔ)區(qū)域中存儲(chǔ)電荷，則在MOSFET以第一源極/漏極區(qū)域作為源極區(qū)域工作時(shí)Vt2所具有的電壓閾值比Vt1高。
于是，圖3A和3B以實(shí)施例圖示說明了從原先垂直晶體管到現(xiàn)在沿著具有ONO柵極結(jié)構(gòu)(一實(shí)施例中)形成NROM型器件的變化。當(dāng)對(duì)器件施加反向應(yīng)力時(shí)，氮化層用作第一和第二電荷存儲(chǔ)區(qū)域。晶體管可以正向?qū)ǖ姆较驅(qū)ぶ泛妥x取，在作為源極使用的第一或第二源極/漏極區(qū)域附近，存儲(chǔ)于第一或第二存儲(chǔ)區(qū)域中的電荷將會(huì)使正向電流產(chǎn)生很大的變化。以任一方向?qū)τ傻刃щ娐?B所表示的這些晶體進(jìn)行施加應(yīng)力或進(jìn)行測(cè)試，從而電荷可以存儲(chǔ)于溝道的任一端。這就使得各個(gè)晶體管都具有存儲(chǔ)兩比特?cái)?shù)據(jù)的能力和以每單位區(qū)域比特而論的高存儲(chǔ)密度。
圖4A圖示說明了根據(jù)本發(fā)明教導(dǎo)的部分存儲(chǔ)器陣列400。圖4A所示的存儲(chǔ)器顯示了根據(jù)本發(fā)明教導(dǎo)形成的多個(gè)垂直柱體、垂直多比特存儲(chǔ)單元，和/或垂直MOSFET 401-1和401-2。正如本領(lǐng)域中的技術(shù)人士閱讀本發(fā)明后所意識(shí)到的那樣，以從基片403向外延伸的列和行的形式來形成多個(gè)垂直柱體。正如圖4A所示，多個(gè)垂直支柱，401-1和402-2由多個(gè)溝430相隔開。根據(jù)本發(fā)明的教導(dǎo)，多個(gè)垂直支柱401-1和402-2可作為晶體管使用，并分別包括第一源極/漏極區(qū)域402-1和402-2。第一源極/漏極區(qū)域402-1和402-2與第一傳輸線404相耦合。正如圖4A的實(shí)施例所示，第一傳輸線404包括形成在垂直晶體管401-1和401-2的列之下的嵌入式第一傳輸線。第二源極/漏極區(qū)域406-1和406-2分別與第二傳輸線411相耦合。于是，這些器件就可以諸如DRAM陣列的陣列結(jié)構(gòu)來形成，并采用位線或者數(shù)據(jù)線作為公用的源線和公用的金屬引線。
正如圖4A所示，溝道區(qū)域405設(shè)置在第一和第二源極/漏極區(qū)域之間。柵極407可以通過沿著垂直支柱401-1和401-2的列的溝430中的柵極絕緣體407與溝道區(qū)域405相隔開。在一個(gè)實(shí)施例中，根據(jù)本發(fā)明的教導(dǎo)，柵極絕緣體407包括選自由濕氧化法所形成的二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SON)、富氧化硅(SRO)和氧化鋁(Al2O3)所組成的組中的柵極絕緣體407。在另一實(shí)施例中，根據(jù)本發(fā)明的教導(dǎo)，柵極絕緣體407包括選自由富氧化鋁硅絕緣體，包括納米顆粒硅的富氧化硅、包括納米顆粒碳化硅的二氧化硅絕緣體，以及碳氧化硅絕緣體所組成的組中的柵極絕緣體407。在另一實(shí)施例中，根據(jù)本發(fā)明的教導(dǎo)，柵極絕緣體407包括復(fù)合層407。在該實(shí)施例中，復(fù)合層407包括選自由氧化物-氧化鋁(Al2O3)-氧化物復(fù)合層，以及氧化物-碳氧化硅-氧化物復(fù)合層所組成的組中的復(fù)合層407。在另一實(shí)施例中，復(fù)合層407包括選自硅(Si)、鈦(Ti)和鉭(Ta)材料中的兩個(gè)或多個(gè)材料的復(fù)合層407或者非化學(xué)計(jì)量的單層。在另一個(gè)實(shí)施例中，根據(jù)本發(fā)明的教導(dǎo)，柵極絕緣體407包括氧化物-氮化物-氧化物(ONO)的柵極絕緣體407。
圖4B圖示說明了圖4A所示部分存儲(chǔ)器陣列的電等效電路400。正如圖4B所示，形成了多個(gè)垂直多比特單元401-1、401-2、401-3，...，401-N。各個(gè)垂直多比特單元401-1、40-2、401-3，...，401-N都包括第一源極/漏極區(qū)域402，第二源極/漏極區(qū)域406，以及在第一和第二源極/漏極區(qū)域之間的溝道區(qū)域405，以及通過柵極絕緣體407與溝道區(qū)域相隔開的柵極409。由417所顯示的第一和第二存儲(chǔ)區(qū)域存在于柵極絕緣體中，正如本文所描述的。
圖4B還圖示說明了多個(gè)第一和第二傳輸線、位線或數(shù)據(jù)線404和411，它們分別與各個(gè)垂直多比特單元401-1、40-2、401-3，...，401-N的第一和第二源極/漏極區(qū)域402和406相耦合。在一個(gè)實(shí)施例中，正如圖4B所示，多個(gè)第一和第二傳輸線、位線或數(shù)據(jù)線404和411分別沿著存儲(chǔ)器陣列的列方向與第一和第二源極/漏極區(qū)域402和406相耦合。多個(gè)字線，例如，在圖4B中的字線413-1、413-2、413-3，...，413-N沿著存儲(chǔ)陣列的行方向與各個(gè)多比特單元的柵極409相耦合。
圖4B所示的電等效電路顯示了在陣列中的電連接。多個(gè)第一和第二傳輸線、位線或者數(shù)據(jù)線，404和411，形成實(shí)質(zhì)的地，其中根據(jù)晶體管的工作方向?qū)⑵渲兄唤拥?。晶體管被通過使一條線接地并施加?xùn)艠O和漏極電壓來對(duì)晶體管施加應(yīng)力。為了能讀取這一狀態(tài)，漏極和地可以互換，并且可以確定晶體管的導(dǎo)電性。另外，可以相反的方向?qū)ζ骷┘討?yīng)力和進(jìn)行讀取。
例如，在一個(gè)實(shí)施例中，第一寫入模式，即，以第一方向編程，包括使得熱電子注入一個(gè)或多個(gè)垂直MOSFET的柵極絕緣體并且在鄰近于第二源極/漏極區(qū)域的柵極絕緣體中的第一存儲(chǔ)區(qū)域中俘獲電荷。在該實(shí)例中，數(shù)據(jù)線411可以采用高的電勢(shì)VDD來驅(qū)動(dòng)，而其它數(shù)據(jù)線則保持接地電勢(shì)。當(dāng)使用與單元向關(guān)聯(lián)的字線，如，413-1、413-2、413-3，...，413-N，來尋址所指定的多比特單元401-1、401-1、401-3，...，401-N時(shí)，就會(huì)產(chǎn)生熱電子注入，從而在鄰近于第二源極/漏極區(qū)域406的柵極絕緣體407中的第一存儲(chǔ)區(qū)域417中俘獲電荷。隨后，當(dāng)以第一方向讀取多比特單元401-1、401-1、401-3，...，401-N時(shí)，數(shù)據(jù)線404可預(yù)充電至VDD的一部分電壓，數(shù)據(jù)線411接地，以及使用單元相關(guān)聯(lián)的字線，如，413-1、413-2、413-3，...，413-N，來尋址單元?，F(xiàn)在，多比特單元401-1、401-1、401-3，...，401-N具有鄰近于第一源極/漏極區(qū)域402的第一閾值電壓區(qū)域(Vt1)和鄰近于第二源極/漏極區(qū)域406的第二閾值電壓區(qū)域(Vt2)，其中，Vt2大于Vt1，并且多比特單元401-1、401-1、401-3，...，401-N可以減小的漏源電流進(jìn)行工作，其反映了鄰近于第二源極/漏極區(qū)域406柵極絕緣體407中的第一存儲(chǔ)區(qū)域417中所俘獲到的存儲(chǔ)電荷。
相反，多比特單元401-1、401-1、401-3，...，401-N可通過與上述討論所相反的操作以第二方向來進(jìn)行編程或者寫入和讀取。即，當(dāng)以第二方向進(jìn)行編程時(shí)，將高的電勢(shì)(VDD)施加至垂直多比特單元的第一源極/漏極區(qū)域402，第二源極/漏極區(qū)域接地，而柵極電勢(shì)施加至柵極，以便于在垂直多比特單元的第一和第二源極/漏極區(qū)域之間創(chuàng)建導(dǎo)通溝道。正如本領(lǐng)域中的技術(shù)人士閱讀本發(fā)明后所意識(shí)到的那樣，以第二方向編程包括使得熱電子注入到第二存儲(chǔ)區(qū)域中的一個(gè)或多個(gè)垂直多比特單元的柵極絕緣體中。這就包括了在鄰近于第一源極/漏極區(qū)域的柵極絕緣體中的第二存儲(chǔ)區(qū)域中俘獲電荷，使得當(dāng)多比特單元以第二方向進(jìn)行讀取時(shí)，多比特單元具有鄰近于第一源極/漏極區(qū)域402的第一閾值電壓區(qū)域(Vt1)和鄰近于第二源極/漏極區(qū)域406的第二閾值電壓區(qū)域(Vt2)。這里，Vt1大于Vt2，并且當(dāng)?shù)谝辉礃O/漏極區(qū)域402作為源極區(qū)域工作時(shí)，MOSFET可以減小的漏源電流進(jìn)行工作。
采用這種方法，在溝道405任一端存儲(chǔ)電荷。正如本領(lǐng)域中的技術(shù)人士根據(jù)本發(fā)明的教導(dǎo)所能理解的那樣，在兩個(gè)不同存儲(chǔ)狀態(tài)之間并沒有任何沖突，因?yàn)楫?dāng)以飽和狀態(tài)工作時(shí)，存儲(chǔ)在漏極附近的電荷對(duì)晶體管的導(dǎo)電性沒有任何影響。可以通過向柵極施加大的負(fù)電壓并向第一和/或第二源極/漏極區(qū)域施加正電壓來對(duì)器件進(jìn)行擦除。在同一位置的柵極和第一或者第二源極/漏極偏置的一致性可以在該位置上的對(duì)晶體管進(jìn)行擦除，但是單獨(dú)的柵極偏置或者單獨(dú)的第一和第二源極/漏極區(qū)域偏置都不足以打亂或者擦除在該陣列中的其它晶體管的電荷存儲(chǔ)狀態(tài)。這就產(chǎn)生各個(gè)晶體管能夠存儲(chǔ)兩比特?cái)?shù)據(jù)的能力以及就單位區(qū)域的比特而論產(chǎn)生較高的存儲(chǔ)密度。
這里，當(dāng)尋址多比特單元401-1、401-2、401-3，...，401-N時(shí)，它的導(dǎo)電性是由通過測(cè)量在鄰近于作為源極區(qū)域的第一或第二源極/漏極區(qū)域的第一或第二存儲(chǔ)區(qū)域中是否存儲(chǔ)電荷來確定的，或者將其與參考或者虛擬單元相比較以及使用讀出放大器檢測(cè)來確定的。例如在美國(guó)專利No.5,627,785，5,280,205和5,042,011中討論了DRAM讀出放大器的工作，這些專利都授權(quán)轉(zhuǎn)讓Micron Technology有限公司，并通過參考合并與此。于是，可以采用在DRAM中所使用的常規(guī)方法來尋址和讀取陣列，但是對(duì)多比特單元的編程則采用新穎的模式來進(jìn)行。
寫入和可擦除的特征將用于制造和對(duì)初始編程所有單元或者器件的測(cè)試過程中，使之在現(xiàn)場(chǎng)使用之前可以具有類似或者相匹配的導(dǎo)電性。同樣，在參考或虛擬單元中的晶體管也都可以進(jìn)行初始編程，使之具有相同的導(dǎo)電狀態(tài)。根據(jù)本發(fā)明的教導(dǎo)，讀出放大器能夠檢測(cè)單元或者器件特性中的小的差異，這些差異可以是在寫入操作中在器件特性中的應(yīng)力變化所引起的。
在一個(gè)實(shí)施例中，在鄰近于第二源極/漏極區(qū)域的柵極絕緣體中俘獲電荷包括當(dāng)以第一方向讀取多比特單元時(shí)將Vt2中的標(biāo)稱閾值電壓增加大約0.5V。在一個(gè)實(shí)施例中，以第一和第二方向讀取一個(gè)或多個(gè)MOSFET包括使用讀出放大器來檢測(cè)在集成漏極電流中的變化。當(dāng)以第一方向讀取時(shí)，鄰近于第二源極/漏極區(qū)域406的第一存儲(chǔ)區(qū)域中沒有俘獲電荷，在經(jīng)過大約10ns的尋址時(shí)，多比特單元將在大約12.5μA的集成漏極電流中呈現(xiàn)出變化。
在一個(gè)實(shí)施例中，在鄰近于第一源極/漏極區(qū)域402的柵極絕緣體中俘獲電荷包括當(dāng)以第一方向讀取多比特單元時(shí)將Vt1中標(biāo)稱閾值電壓增加大約0.5V。在一個(gè)實(shí)施例中，以第一和第二方向讀取一個(gè)或多個(gè)MOSFET包括使用讀出放大器來檢測(cè)在集成漏極電流中的變化。當(dāng)以第二方向讀取時(shí)，鄰近于第一源極/漏極區(qū)域的第二存儲(chǔ)區(qū)域中沒有俘獲的電荷，因此在經(jīng)過大約10ns的尋址時(shí)，多比特單元將在大約12.5μA的集成漏極電流中呈現(xiàn)出變化。
正如本領(lǐng)域中的技術(shù)人士閱讀了本披露之后所能理解的那樣，這類多比特單元的陣列也便于采用改進(jìn)的DRAM技術(shù)來實(shí)現(xiàn)。根據(jù)本發(fā)明的教導(dǎo)，多比特單元的柵極絕緣體包括選自由濕氧化所產(chǎn)生較厚的SiO2層、SON氮氧化硅、SRO富氧化硅、Al2O3氧化鋁、復(fù)合層以及具有阱的移植氧化層所組成的組中的柵極絕緣體。(見，L.Forbes和J.Geusic的、題為“Momery using insulatortraps”，Micron揭示97-0049，美國(guó)專利號(hào)6,140,181，2000年10月31日)。適用于地址譯碼和讀出放大器的常規(guī)晶體管可以在使用氧化硅的正常薄的柵極絕緣體的步驟之后制造。
圖5A-B和圖6都用于圖示說明使用在柵極絕緣體中的電荷存儲(chǔ)來調(diào)制根據(jù)本發(fā)明教導(dǎo)的垂直多比特單元的導(dǎo)電性。也就是說，圖5A-5B圖示說明了根據(jù)本發(fā)明教導(dǎo)所制成的新穎多比特單元501的工作。同時(shí)，圖6圖示說明了傳統(tǒng)DRAM單元601的工作。正如圖5A所示，使柵極絕緣體502比常規(guī)DRAM單元中使用的厚，即，502等于或者大于10nm或者100(10-6cm)。在圖5所示的實(shí)施例中，所說明的垂直多比特單元具有的尺寸為0.1μm(10-5cm)×0.1μm。該結(jié)構(gòu)的電容，Ci，取決于介質(zhì)常數(shù)，εi，(這里定義為0.3×10-12F/cm)，以及絕緣層的厚度，t，(這里定義為10-6cm)，使得Ci＝εi/t，F(xiàn)arads/cm2或者3×10-7F/cm2。在一個(gè)實(shí)施例中，將1012電子/cm2的電荷編程到垂直多比特單元的柵極絕緣體中的第一或第二存儲(chǔ)區(qū)域。這就產(chǎn)生存儲(chǔ)電荷ΔQ＝1012電子/cm2×1.6×10-19庫(kù)侖。在該實(shí)施例中，在垂直多比特單元的閾值電壓(ΔVt)中的最終變化大約為0.5V(ΔVt＝ΔQ/Ci或者1.6×10-7/3×10-7＝1/2V)。實(shí)際上，可編程垂直多比特單元或者改進(jìn)的MOSFET是在鄰近于作為源極區(qū)域的第一或第二源極/漏極區(qū)域的柵極絕緣體中具有俘獲電荷的可編程的MOSFET，使得溝道區(qū)域具有第一電壓閾值區(qū)域(Vt1)和第二電壓閾值區(qū)域(Vt2)，其中Vt2大于Vt1，并且Vt2鄰近于作為源極區(qū)域的第一或第二源極/漏極區(qū)域，從而可編程MOSFET可以減小的漏源電流進(jìn)行工作。對(duì)于在上述給定尺寸下的ΔQ＝1012電子/cm2來說，本發(fā)明的該實(shí)施例包含根據(jù)多比特單元的工作方向在鄰近于第一或第二源極/漏極區(qū)域中任一個(gè)區(qū)域的垂直多比特單元的柵極絕緣體中俘獲大約100個(gè)電子的電荷。
圖5B有助于進(jìn)一步說明本發(fā)明的新穎垂直多比特單元的導(dǎo)電行為。正如本領(lǐng)域中技術(shù)人士閱讀本披露之后所能理解的那樣，如果多比特單元是以1.0V的柵極電壓驅(qū)動(dòng)的并且在沒有對(duì)柵極絕緣體充電情況下的標(biāo)稱閾值電壓是1/2V，則如果在鄰近于作為源極區(qū)域的第一或第二源極/漏極區(qū)域中的任意一個(gè)區(qū)域的柵極絕緣體中的存儲(chǔ)區(qū)域充電，本發(fā)明的晶體管就會(huì)截止或者不導(dǎo)通。即，通過在具有尺寸0.1μm(10-5cm)×0.1μm的垂直多比特單元的柵極絕緣體中俘獲大約100電子的電荷，就會(huì)使得垂直多比特單元的閾值電壓上升至1.0V，并且1.0V的柵極電勢(shì)不足以使得器件導(dǎo)通，即，Vt＝1.0V，I＝0。
相反，如果在沒有對(duì)柵極絕緣體充電情況下的標(biāo)稱閾值電壓是1/2V，則I＝μCox×(W/L)×((Vgs-Vt)2/2)或者12.5μA，而μCox＝μCi＝100μA/V2和W/L＝1。即，在鄰近于作為源極區(qū)域的第一或第二源極/漏極區(qū)域中的任意一個(gè)區(qū)域的柵極絕緣體中的電荷存儲(chǔ)區(qū)域沒有充電時(shí)，具有上述尺寸的本發(fā)明的垂直多比特單元就可以產(chǎn)生電流I＝100μA/V2×(1/4)×(1/2)＝12.5μA。這樣，在本發(fā)明中，鄰近于作為源極區(qū)域的第一或者第二源極/漏極區(qū)域中的任意一個(gè)區(qū)域的柵極絕緣體中的非寫入或者非編程存儲(chǔ)區(qū)域能夠傳導(dǎo)12.5μA量級(jí)的電流，并且在鄰近于作為源極區(qū)域的第一或第二源極/漏極區(qū)域中的任意一個(gè)區(qū)域的柵極絕緣體的其它存儲(chǔ)區(qū)域中所存儲(chǔ)的電荷將不會(huì)明顯影響傳導(dǎo)。如果在鄰近于作為源極區(qū)域的第一或第二源極/漏極區(qū)域中的任意一個(gè)區(qū)域的柵極絕緣體中的特定存儲(chǔ)區(qū)域充電，則垂直多比特單元就將不會(huì)導(dǎo)通。正如本領(lǐng)域中技術(shù)人士閱讀本披露之后所能理解的那樣，在DRAM陣列中所使用的讀出放大器可以方便地檢測(cè)在位線上這樣的電流差異，如以上所討論的。
通過比較，在常規(guī)DRAM中，將30fF(毫微微法拉)存儲(chǔ)電容充電至50fC(毫微微庫(kù)侖)，如果是以5ns讀取這些存儲(chǔ)器，則位線的平均電流僅為10μA。這可結(jié)合圖6加以說明。正如圖6所示，在存儲(chǔ)電容器中存儲(chǔ)電荷50fC相當(dāng)于存儲(chǔ)300,000個(gè)電子。
根據(jù)本發(fā)明的教導(dǎo)，在陣列中所使用的晶體管并不只是像DRAM陣列中傳遞器件這樣的無源導(dǎo)通或者截止的開關(guān)，而是作為提供增益的有源器件。在本發(fā)明中，對(duì)于0.1μm×0.1μm的面積來說，將晶體管編程為“截止”僅僅只需要在鄰近于作為源極區(qū)域的第一或第二源極/漏極區(qū)域中任意一個(gè)區(qū)域的柵極絕緣體的存儲(chǔ)區(qū)域中大約100個(gè)電子的存儲(chǔ)電荷。相反，如果垂直多比特單元的特定存儲(chǔ)區(qū)域沒有進(jìn)行編程，即，其中沒有存儲(chǔ)所俘獲的電荷，并且如果以10ns對(duì)晶體管進(jìn)行尋址，則可提供12.5μA的電流。那么，所合成的漏極電流具有125fC的電荷或者800,000電子。這可與DRAM電容器50fC電荷相比較，僅相當(dāng)于約300,000個(gè)電子。因此，在陣列中將晶體管用作具有增益的有源器件，而不僅僅用作開關(guān)，就可提供在柵極絕緣體中存儲(chǔ)電荷的放大，在10ns的讀取地址周期中可以從100放大到800,000個(gè)電子。
存儲(chǔ)器件的保持取決于遷移率的衰減，這是對(duì)于可能永久的主要目的以及在零或者正柵極偏置下沒有衰減的俘獲電荷。還有一些設(shè)計(jì)考慮包含了采用SON和/或SRO絕緣體容易編程將會(huì)導(dǎo)致較短的保持時(shí)間。
在圖7中，根據(jù)本發(fā)明教導(dǎo)圖示說明了存儲(chǔ)器件。該存儲(chǔ)器件740包含了存儲(chǔ)器陣列742、行和列的譯碼器744和748，以及讀出放大器電路746。存儲(chǔ)器陣列742是由根據(jù)本發(fā)明教導(dǎo)所制成的多個(gè)垂直多比特單元700所構(gòu)成，它的字線780和位線760一般都分別排列成行和列。存儲(chǔ)器陣列742的位線760連接著讀出放大器電路746，而它的字線780連接著行譯碼器744。在地址/控制線上將地址和控制信號(hào)輸入至存儲(chǔ)器件740并連接到列譯碼器748、讀出放大器電路746和行譯碼器744，并且用于在其它事件中獲取對(duì)存儲(chǔ)器陣列742讀取和寫入訪問。
列譯碼器748通過在列選擇線762上的控制和列選擇信號(hào)連接著讀出放大器電路746。讀出放大器電路746接收指定給存儲(chǔ)器陣列742的輸入數(shù)據(jù)，并且通過輸入/輸出(I/O)數(shù)據(jù)線763輸出從存儲(chǔ)器陣列742中讀取的數(shù)據(jù)。通過激勵(lì)字線780(通過行譯碼器744)就能夠從存儲(chǔ)器陣列742的單元中讀取數(shù)據(jù)，該字線將對(duì)應(yīng)于字線的所有存儲(chǔ)器單元與各個(gè)位線760相耦合，而位線定義了陣列的列。也可以激勵(lì)一個(gè)或多個(gè)位線760。當(dāng)特定的字線780和位線760被激勵(lì)時(shí)，連接著位線列的讀出放大器電路746就檢測(cè)和放大通過給定垂直多比特單元而檢測(cè)的傳導(dǎo)，其中在讀取工作中，給定單元的源極區(qū)域耦合著接地的陣列平面(未顯示)，并通過測(cè)量在激勵(lì)的位線760和參考線(可以是非激勵(lì)位線)之間的電勢(shì)差異在其位線760傳遞。例如，在美國(guó)專利No.5,727,785；5,280,205和5,042,011中討論了存儲(chǔ)器件讀出放大器的工作，這些專利都已轉(zhuǎn)讓于Micron Technology公司，在此通過引用并包括與此。
圖8是使用根據(jù)本發(fā)明所構(gòu)成的垂直多比特單元812的電子系統(tǒng)或者基于處理器系統(tǒng)的方框圖。也就是說，垂直多比特單元812使用改進(jìn)的DRAM單元，正如結(jié)合圖2至圖4所作的詳細(xì)解釋和討論的?；谔幚砥鞯南到y(tǒng)800可以是計(jì)算機(jī)系統(tǒng)，過程控制系統(tǒng)或者任何其它采用處理器和相關(guān)存儲(chǔ)器的系統(tǒng)。該系統(tǒng)800包括中央處理單元(CPU)802，即，微處理器，它可以通過總線820與垂直多比特單元812和I/O器件808通訊。必須注意到總線820可以是通常在基于處理器的系統(tǒng)中所使用的一系列總線和橋連，但為了便于說明，以單一總線來加以說明總線820。圖示說明了第二I/O器件810，但是這對(duì)實(shí)現(xiàn)本發(fā)明來說并不是必需的?；谔幚砥鞯南到y(tǒng)800還可以包括只讀存儲(chǔ)器(ROM)814，以及還可以包括諸如軟盤驅(qū)動(dòng)器804和光盤(CD)ROM驅(qū)動(dòng)器806之類的外圍設(shè)備，這些外圍設(shè)備也是通過總線820與CPU通訊的，正如本領(lǐng)域中所熟知的。
本領(lǐng)域中的技術(shù)人士應(yīng)該意識(shí)到的是，還可以提供其它電路和控制信號(hào)，并且存儲(chǔ)器件800可簡(jiǎn)化以有利于針對(duì)本發(fā)明。在NROM 812中至少一個(gè)垂直多比特單元包括了可編程MOSFET，該MOSFET具有在鄰近于作為源極區(qū)域的第一或第二源極/漏極區(qū)域中的一個(gè)區(qū)域的柵極絕緣體中的電荷存儲(chǔ)區(qū)域中所俘獲的電荷，使得溝道區(qū)域具有第一電壓閾值區(qū)域(Vt1)和第二電壓閾值區(qū)域(Vt2)，其中Vt2大于Vt1，并且Vt2鄰近于源極區(qū)域，從而可編程MOSFET可以減小的漏極電流工作。
應(yīng)該理解的是，圖8所示的實(shí)施例說明了使用本發(fā)明新穎存儲(chǔ)器單元的電子系統(tǒng)電路的實(shí)施例。系統(tǒng)800的說明，正如圖8所示，旨在提供對(duì)本發(fā)明結(jié)構(gòu)和電路的一種應(yīng)用的基本理解，并不試圖用于作為對(duì)使用新穎存儲(chǔ)器單元結(jié)構(gòu)的電子系統(tǒng)的所有元件和性能的完整描述。此外，本發(fā)明也同樣適用于使用本發(fā)明新穎存儲(chǔ)器單元的任何大小和類型的存儲(chǔ)器件800，并不試圖限制于以上所描述的內(nèi)容。正如本領(lǐng)域技術(shù)人士所能理解的那樣，這類電子系統(tǒng)可以單個(gè)封裝的處理單元來制成，或者甚至于在單一半導(dǎo)體芯片上，以便于減小在處理器和存儲(chǔ)器件之間的通訊時(shí)間。
包含本發(fā)明新穎存儲(chǔ)器單元的應(yīng)用，正如在本披露中所討論的，可以包括適用于在存儲(chǔ)器模塊、設(shè)備驅(qū)動(dòng)器、電源模塊、通訊模塊、處理器模塊和專用模塊中所使用的電子系統(tǒng)，并且可以包括多層、多芯片模塊。這類電路還可以包括各種電子系統(tǒng)的子元件，例如，時(shí)鐘、電視、電話、個(gè)人計(jì)算機(jī)、汽車、工業(yè)控制系統(tǒng)、飛機(jī)以及其它等等。
結(jié)論良好建立的DRAM技術(shù)和陣列的改進(jìn)使用將有助于實(shí)現(xiàn)廉價(jià)存儲(chǔ)器件。從上述討論中可以看到，兩個(gè)晶體管將占用4F平方的區(qū)域，或者每個(gè)晶體管至少具有2F平方的區(qū)域。由于各個(gè)晶體管可以存儲(chǔ)2比特，因此數(shù)據(jù)存儲(chǔ)密度為每1F平方區(qū)域1比特?！癋”是在特定CMOS技術(shù)中的最小可分辯光刻尺寸。如果特定CMOS技術(shù)的0.1微米，則數(shù)據(jù)存儲(chǔ)的密度就可達(dá)到每一平方厘米10G比特。
應(yīng)該理解的是，上述討論旨在僅用于解釋，并不是限制。本領(lǐng)域技術(shù)人士一旦閱讀了本說明書之后，許多其它實(shí)施例將是顯而易見的。因此，本發(fā)明的范圍應(yīng)該參考后附的權(quán)利要求所確定的，并且包含權(quán)利要求所賦予等效的全部范圍。
權(quán)利要求
1.一種垂直多比特單元，它包括從基片向外延伸的垂直金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)，所述MOSFET具有第一源極/漏極區(qū)域，第二源極/漏極區(qū)域，在第一和第二源極/漏極區(qū)域之間的溝道區(qū)域，以及通過柵極絕緣體與溝道區(qū)域相隔開的柵極；耦合于第一源極/漏極區(qū)域的第一傳輸線；耦合于第二源極/漏極區(qū)域的第二傳輸線；以及，其中，所述MOSFET是編程MOSFET，它在柵極絕緣體中的第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域中至少一個(gè)區(qū)域具有編程的電荷，并且編程MOSFET通過將第一源極/漏極區(qū)域或者第二源極/漏極區(qū)域用作源極區(qū)域來進(jìn)行操作，使得可編程MOSFET以減小的漏源電流進(jìn)行操作。
2.根據(jù)權(quán)利要求1所述多比特單元，其特征在于，在第一操作模式中，所述MOSFET的第一源極/漏極區(qū)域作為源極區(qū)域，而所述MOSFET的第二源極/漏極區(qū)域作為漏極區(qū)域，在第二操作模式中，所述MOSFET的第一源極/漏極區(qū)域作為漏極區(qū)域，而所述MOSFET的第二源極/漏極區(qū)域作為源極區(qū)域。
3.根據(jù)權(quán)利要求1所述多比特單元，其特征在于，所述第一傳輸線包括嵌入式的位線。
4.根據(jù)權(quán)利要求1所述多比特單元，其特征在于，所述MOSFET包括在第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域中編程的電荷。
5.根據(jù)權(quán)利要求1所述多比特單元，其特征在于，所述第一存儲(chǔ)區(qū)域鄰近于所述第一源極/漏極區(qū)域，而所述第二存儲(chǔ)區(qū)域鄰近于所述第二源極/漏極區(qū)域。
6.根據(jù)權(quán)利要求5所述多比特單元，其特征在于，在所述MOSFET以鄰近的第一源極/漏極區(qū)域或者第二源極/漏極區(qū)域作為源極區(qū)域工作時(shí)，在所述第一電荷存儲(chǔ)區(qū)域和第二電荷存儲(chǔ)區(qū)域中至少一個(gè)區(qū)域中編程的電荷可創(chuàng)建一高電壓閾值。
7.根據(jù)權(quán)利要求1所述多比特單元，其特征在于，所述柵極絕緣體具有大約10nm的厚度。
8.根據(jù)權(quán)利要求7所述多比特單元，其特征在于，所述柵極絕緣體包括選自由濕氧化法所形成的二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SON)、富氧化硅(SRO)和富氧化鋁(Al2O3)硅所組成的組中的柵極絕緣體。
9.一種垂直多比特單元，它包括從基片向外延伸的垂直金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)，所述MOSFET具有第一源極/漏極區(qū)域，第二源極/漏極區(qū)域，在第一和第二源極/漏極區(qū)域之間的溝道區(qū)域，以及通過柵極絕緣體與溝道區(qū)域相隔開的柵極；與所述柵極相耦合的字線；與第一源極/漏極區(qū)域相耦合的第一傳輸線；與第二源極/漏極區(qū)域相耦合的第二傳輸線；以及，其中，所述MOSFET是編程MOSFET，它具有在柵極絕緣體的第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域中至少有一個(gè)區(qū)域編程的電荷，并且編程MOSFET以第一源極/漏極區(qū)域或者第二源極/漏極區(qū)域作為源極區(qū)域進(jìn)行操作，使得所述溝道區(qū)域具有鄰近于所述第一源極/漏極區(qū)域的第一電壓閾值區(qū)域(Vt1)和鄰近于所述第二源極/漏極區(qū)域的第二電壓閾值區(qū)域(Vt2)，并且這些電壓閾值區(qū)域根據(jù)所述MOSFET的工作方向而變化。
10.根據(jù)權(quán)利要求9所述多比特單元，其特征在于，在所述溝道中的所述第二電壓閾值區(qū)域(Vt2)鄰近于所述第一源極/漏極區(qū)域，而所述第一電壓閾值區(qū)域(Vt1)鄰近于所述第二源極/漏極區(qū)域，并且當(dāng)所述MOSFET以所述第一源極/漏極區(qū)域作為源極區(qū)域進(jìn)行操作時(shí)，Vt2具有比Vt1高的電壓閾值。
11.根據(jù)權(quán)利要求9所述多比特單元，其特征在于，所述柵極絕緣體具有大約10nm的厚度。
12.根據(jù)權(quán)利要求9所述多比特單元，其特征在于，所述柵極絕緣體包括選自由富氧化鋁硅絕緣體，包括納米顆粒硅的富氧化硅、包括納米顆粒碳化硅的二氧化硅絕緣體，以及碳氧化硅絕緣體所組成的組中的柵極絕緣體。
13.根據(jù)權(quán)利要求9所述多比特單元，其特征在于，所述柵極絕緣體包括復(fù)合層。
14.根據(jù)權(quán)利要求13所述多比特單元，其特征在于，所述復(fù)合層包括選自由氧化物—氧化鋁(Al2O3)—氧化物復(fù)合層，和氧化物—碳氧化硅—氧化物復(fù)合層所組成的組中的復(fù)合層。
15.根據(jù)權(quán)利要求13所述多比特單元，其特征在于，所述復(fù)合層包括選自硅(Si)、鈦(Ti)和鉭(Ta)中的兩種或多種材料的復(fù)合層或非化學(xué)計(jì)量的單層。
16.根據(jù)權(quán)利要求9所述多比特單元，其特征在于，所述柵極絕緣體包括氧化物—氮化物—氧化物(ONO)的多層。
17.一種存儲(chǔ)器陣列，它包括多個(gè)垂直多比特單元，它由基片向外延伸且由溝所隔開，其中，每個(gè)垂直多比特單元包括第一源極/漏極區(qū)域，第二源極/漏極區(qū)域，在第一和第二源極/漏極區(qū)域之間的溝道區(qū)域，以及通過柵極絕緣體與溝道區(qū)域相隔開的柵極；多條第一數(shù)據(jù)線，它沿著所述存儲(chǔ)陣列的列方向與各個(gè)多比特單元的第二源極/漏極區(qū)域相耦合；多條字線，它沿著所述存儲(chǔ)陣列的行方向與各個(gè)多比特單元的柵極相耦合；多條第二數(shù)據(jù)線，它沿著所述存儲(chǔ)陣列的列方向與各個(gè)多比特單元的第一源極/漏極區(qū)域相耦合；以及，其中，至少一個(gè)多比特單元是編程MOSFET，它具有在柵極絕緣體的第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域中至少一個(gè)區(qū)域中編程的電荷，并且編程MOSFET以第一源極/漏極區(qū)域或者第二源極/漏極區(qū)域作為源極區(qū)域進(jìn)行操作，使得可編程MOSFET以減小的漏源電流進(jìn)行操作。
18.根據(jù)權(quán)利要求17所述多比特單元，其特征在于，所述多條第二數(shù)據(jù)線包括嵌入式的數(shù)據(jù)線。
19.根據(jù)權(quán)利要求17所述多比特單元，其特征在于，所述MOSFET包括在第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域中編程的電荷。
20.根據(jù)權(quán)利要求17所述多比特單元，其特征在于，所述第一存儲(chǔ)區(qū)域鄰近于所述第一源極/漏極區(qū)域，而所述第二存儲(chǔ)區(qū)域鄰近于所述第二源極/漏極區(qū)域。
21.根據(jù)權(quán)利要求20所述多比特單元，其特征在于，在所述MOSFET以鄰近的第一源極/漏極區(qū)域或者第二源極/漏極區(qū)域作為源極區(qū)域工作時(shí)，在所述第一電荷存儲(chǔ)區(qū)域和第二電荷存儲(chǔ)區(qū)域中至少一個(gè)區(qū)域中編程的電荷可創(chuàng)建一高電壓閾值。
22.根據(jù)權(quán)利要求17所述多比特單元，其特征在于，每個(gè)多比特單元的柵極絕緣體具有大約10nm的厚度。
23.根據(jù)權(quán)利要求17所述多比特單元，其特征在于，所述柵極絕緣體包括選自由濕氧化法所形成的二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SON)、富氧化硅(SRO)和富氧化鋁(Al2O3)硅所組成的組中的柵極絕緣體。
24.根據(jù)權(quán)利要求17所述多比特單元，其特征在于，由基片向外延伸的所述多個(gè)垂直多比特單元是以等效于具有1.0光刻特征平方(1F2)尺寸的晶體管進(jìn)行工作的。
25.一種存儲(chǔ)器陣列，它包括多個(gè)垂直柱體，其在從基片向外延伸且以多個(gè)溝相隔開的行和列中形成，其中，作為晶體管的多個(gè)垂直柱體包括第一源極/漏極區(qū)域，第二源極/漏極區(qū)域，在第一和第二源極/漏極區(qū)域之間的溝道區(qū)域，以及通過沿著柱體的列方向的溝中的柵極絕緣體與溝道區(qū)域相隔開的柵極，其中，每個(gè)晶體管具有2光刻特征平方(2F2)的區(qū)域并能夠存儲(chǔ)2比特，使得各個(gè)晶體管的數(shù)據(jù)存儲(chǔ)密度為每一光刻特征平方(1F2)1比特；多條第一傳輸線，它沿著所述存儲(chǔ)陣列的列方向與各個(gè)晶體管的第二源極/漏極區(qū)域相耦合；多條字線，它沿著所述存儲(chǔ)陣列的行方向與各個(gè)晶體管的柵極相耦合；多條第二傳輸線，它沿著所述存儲(chǔ)陣列的列方向與各個(gè)晶體管的第一源極/漏極區(qū)域相耦合；以及，其中，所述MOSFET是編程MOSFET，它具有在柵極絕緣體的第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域中至少有一個(gè)區(qū)域編程的電荷，并且編程MOSFET以第一源極/漏極區(qū)域或者第二源極/漏極區(qū)域作為源極區(qū)域進(jìn)行操作，使得所述溝道區(qū)域具有鄰近于所述第一源極/漏極區(qū)域的第一電壓閾值區(qū)域(Vt1)和鄰近于所述第二源極/漏極區(qū)域的第二電壓閾值區(qū)域(Vt2)，并且這些電壓閾值區(qū)域根據(jù)所述MOSFET的工作方向而變化。
26.根據(jù)權(quán)利要求25所述多比特單元，其特征在于，在所述溝道中的所述第二電壓閾值區(qū)域(Vt2)鄰近于所述第一源極/漏極區(qū)域，而所述第一電壓閾值區(qū)域(Vt1)鄰近于所述第二源極/漏極區(qū)域，并且當(dāng)所述MOSFET以所述第二源極/漏極區(qū)域作為源極區(qū)域進(jìn)行操作時(shí)，Vt1具有比Vt2高的電壓閾值。
27.根據(jù)權(quán)利要求25所述多比特單元，其特征在于，所述多條第一傳輸線包括嵌入式的數(shù)據(jù)線。
28.根據(jù)權(quán)利要求25所述多比特單元，其特征在于，所述MOSFET包括在第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域中編程的電荷。
29.根據(jù)權(quán)利要求25所述多比特單元，其特征在于，所述第一存儲(chǔ)區(qū)域式鄰近于所述第一源極/漏極區(qū)域，而所述第二存儲(chǔ)區(qū)域鄰近于所述第二源極/漏極區(qū)域。
30.根據(jù)權(quán)利要求29所述多比特單元，其特征在于，在所述MOSFET以鄰近的第一源極/漏極區(qū)域或者第二源極/漏極區(qū)域作為源極區(qū)域工作時(shí)，在所述第一電荷存儲(chǔ)區(qū)域和第二電荷存儲(chǔ)區(qū)域中至少一個(gè)區(qū)域中編程的電荷可創(chuàng)建一高電壓閾值。
31.一種電子系統(tǒng)，它包括處理器；和，存儲(chǔ)器件，它與所述處理器相耦合，其中所述存儲(chǔ)器件包括存儲(chǔ)器陣列，所述存儲(chǔ)陣列包括多個(gè)垂直晶體管，它由基片向外延伸且由溝所隔開，其中，每個(gè)垂直晶體管包括第一源極/漏極區(qū)域，第二源極/漏極區(qū)域，在第一和第二源極/漏極區(qū)域之間的溝道區(qū)域，以及通過柵極絕緣體與溝道區(qū)域相隔開的柵極；多條第一傳輸線，它沿著所述存儲(chǔ)陣列的列方向與各個(gè)晶體管的第二源極/漏極區(qū)域相耦合；多條字線，它沿著所述存儲(chǔ)陣列的行方向與各個(gè)晶體管的柵極相耦合；多條第二傳輸線，它沿著存儲(chǔ)陣列的列方向與各個(gè)晶體管的第一源極/漏極區(qū)域相耦合；字線地址譯碼器，它與多條字線相耦合；第一地址譯碼器，它與多條第一傳輸線相耦合；第二地址譯碼器，它與多條第二傳輸線相耦合；讀出放大器，它與所述多條第一和第二傳輸線相耦合；以及，其特征在于，至少一個(gè)晶體管是編程MOSFET，它具有在柵極絕緣體的第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域中至少一個(gè)區(qū)域中編程的電荷，并且編程MOSFET以第一源極/漏極區(qū)域或者第二源極/漏極區(qū)域作為源極區(qū)域進(jìn)行操作，使得所述溝道區(qū)域具有鄰近于所述第一源極/漏極區(qū)域的第一電壓閾值區(qū)域(Vt1)和鄰近于所述第二源極/漏極區(qū)域的第二電壓閾值區(qū)域(Vt2)，并且這些電壓閾值區(qū)域根據(jù)所述MOSFET的工作方向而變化。
32.根據(jù)權(quán)利要求17所述多比特單元，其特征在于，在所述溝道區(qū)域中的第二存儲(chǔ)區(qū)域(Vt2)鄰近于所述第一源極/漏極區(qū)域，而在所述溝道區(qū)域中的第一存儲(chǔ)區(qū)域(Vt1)鄰近于所述第二源極/漏極區(qū)域，在所述MOSFET以第二源極/漏極區(qū)域作為源極區(qū)域工作時(shí)，Vt1具有比Vt2高的電壓閾值。
33.根據(jù)權(quán)利要求25所述晶體管，其特征在于，所述多條第一數(shù)據(jù)線包括嵌入式的數(shù)據(jù)線。
34.根據(jù)權(quán)利要求25所述晶體管，其特征在于，所述MOSFET包括在第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域中編程的電荷。
35.根據(jù)權(quán)利要求25所述晶體管，其特征在于，所述第一存儲(chǔ)區(qū)域鄰近于所述第一源極/漏極區(qū)域，而所述第二存儲(chǔ)區(qū)域鄰近于所述第二源極/漏極區(qū)域。
36.根據(jù)權(quán)利要求29所述晶體管，其特征在于，在所述MOSFET以鄰近的第一源極/漏極區(qū)域或者第二源極/漏極區(qū)域作為源極區(qū)域工作時(shí)，在所述第一電荷存儲(chǔ)區(qū)域和第二電荷存儲(chǔ)區(qū)域中至少一個(gè)區(qū)域中編程的電荷可創(chuàng)建一高電壓閾值。
37.根據(jù)權(quán)利要求37所述電子系統(tǒng)，其特征在于，每個(gè)晶體管的柵極絕緣體包括選自由濕氧化法所形成的二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SON)、富氧化硅(SRO)和富氧化鋁(Al2O3)硅所組成的組中的柵極絕緣體。
38.根據(jù)權(quán)利要求37所述電子系統(tǒng)，其特征在于，每個(gè)晶體管的柵極絕緣體包括氧化物—氮化物—氧化物(ONO)的絕緣體。
39.根據(jù)權(quán)利要求31所述電子系統(tǒng)，其特征在于，每個(gè)晶體管是以等效于具有小于1.0光刻特征平方(1F2)的尺寸的晶體管進(jìn)行工作的。
40.一種對(duì)存儲(chǔ)器進(jìn)行操作的方法，它包括對(duì)一個(gè)或多個(gè)垂直MOSFET進(jìn)行編程，其中所述垂直MOSFET從在DRAM陣列中的基片向外延伸，以具有每一光刻特征平方單位區(qū)域1比特的存儲(chǔ)密度，其中，在DRAM陣列中的每個(gè)MOSFET包括第一源極/漏極區(qū)域，第二源極/漏極區(qū)域，在第一和第二源極/漏極區(qū)域之間的溝道區(qū)域，以及通過柵極絕緣體與溝道區(qū)域相隔開的柵極，并且其中對(duì)一個(gè)或多個(gè)垂直MOSFET進(jìn)行編程包括以第一方向和第二方向?qū)σ粋€(gè)或多個(gè)垂直MOSFET進(jìn)行編程，其中以第一方向和第二方向進(jìn)行編程包括將第一電勢(shì)施加于所述垂直MOSFET的第一源極/漏極區(qū)域；將第二電勢(shì)施加于所述垂直MOSFET的第二源極/漏極區(qū)域；將柵極電勢(shì)施加于所述垂直MOSFET的柵極；以及，其中，將第一、第二和柵極電勢(shì)施加于一個(gè)或多個(gè)垂直MOSFET包括使得將熱電子注入到所述一個(gè)或多個(gè)MOSFET的柵極絕緣體中，從而編程的MOSFET具有在所述柵極絕緣體中的第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域的至少一個(gè)區(qū)域中編程的電荷，并且所述編程MOSFET以所述第一源極/漏極區(qū)域或者第二源極/漏極區(qū)域中作為源極區(qū)域進(jìn)行工作。
41.根據(jù)權(quán)利要求40所述方法，其特征在于，當(dāng)以第一方向進(jìn)行編程時(shí)，將第一電勢(shì)施加于所述垂直MOSFET的第一源極/漏極區(qū)域包括將所述垂直MOSFET的第一源極/漏極區(qū)域接地，將第二電勢(shì)施加于所述第二源極/漏極區(qū)域包括將一高電勢(shì)(VDD)施加于所述第二源極/漏極區(qū)域，以及將柵極電勢(shì)施加于所述柵極，以在所述垂直MOSFET的第一和第二源極/漏極區(qū)域之間創(chuàng)建導(dǎo)通溝道。
42.根據(jù)權(quán)利要求41所述方法，其特征在于，所述方法還包括以第一方向讀取在所述DRAM陣列中的一個(gè)或多個(gè)垂直MOSFET，其中以第一方向讀取一個(gè)或多個(gè)垂直MOSFET還包括將所述第二源極/漏極區(qū)域接地；將所述第一源極/漏極區(qū)域充電至VDD的一部分電壓；以及，將大約1.0V的柵極電勢(shì)施加于所述柵極。
43.根據(jù)權(quán)利要求42所述方法，其特征在于，當(dāng)以第一方向進(jìn)行編程時(shí)，使得將熱電子注入到一個(gè)或多個(gè)垂直MOSFET的柵極絕緣體中包括在鄰近于所述第二源極/漏極區(qū)域的柵極絕緣體中的第一存儲(chǔ)區(qū)域俘獲電荷，使得在以第一方向讀取所述MOSFET時(shí)，所述MOSFET具有鄰近于所述第一源極/漏極區(qū)域的第一閾值電壓區(qū)域(Vt1)和鄰近于所述第二源極/漏極區(qū)域的第二閾值電壓區(qū)域(Vt2)，其中Vt2大于Vt1，并且所述MOSFET以減小的漏源電流進(jìn)行工作。
44.根據(jù)權(quán)利要求43所述方法，其特征在于，在鄰近于所述第二源極/漏極區(qū)域的柵極絕緣體中俘獲電荷包括當(dāng)所述MOSFET以第一方向進(jìn)行讀取時(shí)將Vt2中的標(biāo)稱閾值電壓增加大約0.5V。
45.根據(jù)權(quán)利要求44所述方法，其特征在于，以第一和第二方向讀取一個(gè)或多個(gè)MOSFET包括使用讀出放大器來檢測(cè)合成漏極電流中的變化，并且當(dāng)以第一方向讀取時(shí)，若尋址大約10ns且在所述第一電荷存儲(chǔ)區(qū)域中沒有編程的電荷，則所述MOSFET將呈現(xiàn)出大約12.5μA的合成漏極電流變化。
46.根據(jù)權(quán)利要求44所述方法，其特征在于，當(dāng)以第二方向進(jìn)行編程時(shí)，將第一電勢(shì)施加于所述垂直MOSFET的第一源極/漏極區(qū)域包括將一高電勢(shì)(VDD)施加于所述垂直MOSFET的第一源極/漏極區(qū)域，將第二電勢(shì)施加于所述第二源極/漏極區(qū)域包括將所述第二源極/漏極區(qū)域接地，以及將柵極電壓勢(shì)施加于所述柵極，以在所述垂直MOSFET的第一和第二源極/漏極區(qū)域之間創(chuàng)建導(dǎo)通溝道。
47.根據(jù)權(quán)利要求46所述方法，其特征在于，所述方法還包括以第二方向讀取在所述DRAM陣列中的一個(gè)或多個(gè)垂直MOSFET，其中以第二方向讀取一個(gè)或多個(gè)垂直MOSFET包括將所述第一源極/漏極區(qū)域接地；將所述第二源極/漏極區(qū)域充電至VDD的一部分電壓；以及，將大約1.0V的柵極電壓勢(shì)施加于所述柵極。
48.根據(jù)權(quán)利要求47所述方法，其特征在于，當(dāng)以第二方向進(jìn)行編程時(shí)，使得將熱電子注入到一個(gè)或多個(gè)垂直MOSFET的柵極絕緣體中包括在鄰近于所述第一源極/漏極區(qū)域的柵極絕緣體的第二存儲(chǔ)區(qū)域中俘獲電荷，使得當(dāng)所述MOSFET以第二方向進(jìn)行讀取時(shí)，所述MOSFET具有鄰近于所述第一源極/漏極區(qū)域的第一閾值電壓區(qū)域(Vt1)和鄰近于所述第二源極/漏極區(qū)域的第二閾值電壓區(qū)域(Vt2)，且Vt1大于Vt2并且所述MOSFET以減小的漏源電流進(jìn)行工作。
49.根據(jù)權(quán)利要求48所述方法，其特征在于，在鄰近于所述第一源極/漏極區(qū)域的柵極絕緣體中俘獲電荷包括當(dāng)所述MOSFET以第一方向進(jìn)行讀取時(shí)將Vt1中的標(biāo)稱閾值電壓增加大約0.5V。
50.根據(jù)權(quán)利要求49所述方法，其特征在于，以第一和第二方向讀取一個(gè)或多個(gè)MOSFET包括使用讀出放大器來檢測(cè)在合成漏極電流中的變化，并且當(dāng)以第二方向讀取時(shí)，若尋址大約10ns且在所述第二電荷存儲(chǔ)區(qū)域中沒有編程的電荷，則所述MOSFET將呈現(xiàn)出大約12.5μA的合成漏極電流變化。
51.一種形成存儲(chǔ)器的方法，它包括形成垂直多比特單元，其中形成所述垂直多比特單元包括形成垂直金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)，它從基片向外延伸，所述MOSFET具有第一源極/漏極區(qū)域，第二源極/漏極區(qū)域，在第一和第二源極/漏極區(qū)域之間的溝道區(qū)域，以及通過柵極絕緣體與溝道區(qū)域相隔開的柵極；形成第一傳輸線，它與第一源極/漏極區(qū)域相耦合；形成第二傳輸線，它與第二源極/漏極區(qū)域相耦合；以及，其中，形成所述MOSFET包括形成適用于編程以具有在柵極絕緣體的第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域中至少有一個(gè)區(qū)域中編程的電荷的MOSFET，并且該MOSFET以第一源極/漏極區(qū)域或者第二源極/漏極區(qū)域作為源極區(qū)域工作，使得編程的MOSFET以減小的漏源電流工作。
52.根據(jù)權(quán)利要求51所述方法，其特征在于，形成所述MOSFET包括形成所述MOSFET使得在第一操作模式中以所述MOSFET的第一源極/漏極區(qū)域作為源極區(qū)域而以所述MOSFET的第二源極/漏極區(qū)域作為漏極區(qū)域，并且在第二操作模式中以所述MOSFET的第一源極/漏極區(qū)域作為漏極區(qū)域而以所述MOSFET的第二源極/漏極區(qū)域作為源極區(qū)域。
53.根據(jù)權(quán)利要求51所述方法，其特征在于，形成所述第一傳輸線包括形成嵌入式的位線。
54.根據(jù)權(quán)利要求51所述方法，其特征在于，形成所述MOSFET包括形成適用于編程以具有在第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域中俘獲的電荷的MOSFET。
55.根據(jù)權(quán)利要求51所述方法，其特征在于，形成所述MOSFET包括形成所述MOSFET使得所述第一存儲(chǔ)區(qū)域鄰近于第二源極/漏極區(qū)域而所述第二存儲(chǔ)區(qū)域鄰近于第一源極/漏極區(qū)域。
56.根據(jù)權(quán)利要求51所述方法，其特征在于，形成所述MOSFET包括形成所述MOSFET使得在所述第一電荷存儲(chǔ)區(qū)域和所述第二電荷存儲(chǔ)區(qū)域的至少一個(gè)區(qū)域中編程的電荷創(chuàng)建高電壓閾值，并在所述MOSFET以所述第一源極/漏極區(qū)域或者所述第二源極/漏極區(qū)域中所鄰近的一個(gè)區(qū)域作為所述源極區(qū)域進(jìn)行工作時(shí)，以減小的漏源電流來工作。
57.根據(jù)權(quán)利要求51所述方法，其特征在于，形成所述MOSFET包括形成所述MOSFET使得所述柵極絕緣體所具有的厚度為大約10nm。
58.根據(jù)權(quán)利要求51所述方法，其特征在于，形成所述MOSFET包括形成所述MOSFET以具有選自由濕氧化法所形成的二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SON)、富氧化硅(SRO)和富氧化鋁(Al2O3)硅所組成的組中的柵極絕緣體。
59.根據(jù)權(quán)利要求51所述方法，其特征在于，形成所述MOSFET包括形成所述MOSFET以具有選自由富氧化鋁硅絕緣體，包括納米顆粒硅的富氧化硅、包括納米顆粒碳化硅的二氧化硅絕緣體，以及碳氧化硅絕緣體所組成的組中的柵極絕緣體。
60.根據(jù)權(quán)利要求51所述方法，其特征在于，形成所述MOSFET包括形成所述MOSFET以具有復(fù)合層?xùn)艠O絕緣體。
61.根據(jù)權(quán)利要求60所述方法，其特征在于，形成所述具有復(fù)合層?xùn)艠O絕緣體的MOSFET包括形成選自由氧化物—氧化鋁(Al2O3)—氧化物復(fù)合層，和氧化物—碳氧化硅—氧化物復(fù)合層組成的組中的復(fù)合層?xùn)艠O絕緣體。
62.根據(jù)權(quán)利要求60所述方法，其特征在于，形成所述具有復(fù)合層?xùn)艠O絕緣體的MOSFET包括形成選自硅(Si)、鈦(Ti)和鉭(Ta)中兩種或多種材料的復(fù)合層?xùn)艠O絕緣體或者非化學(xué)計(jì)量的單層。
63.根據(jù)權(quán)利要求51所述方法，其特征在于，形成所述MOSFET包括形成所述MOSFET使得所述柵極絕緣體包括氧化物—氮化物—氧化物(ONO)的多層。
64.根據(jù)權(quán)利要求51所述方法，其特征在于，形成所述MOSFET包括形成具有每一光刻特征平方(1F2)1比特的數(shù)據(jù)存儲(chǔ)密度的MOSFET。
全文摘要
適用于垂直存儲(chǔ)器單元的結(jié)構(gòu)和方法。該垂直存儲(chǔ)器單元包括從基片(300)向外延伸的垂直金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET) (301)。該MOSFET具有第一源極/漏極區(qū)域(302)、第二源極/漏極區(qū)域(306)、在第一和第二源極/漏極區(qū)域之間的溝道區(qū)域(305)以及通過柵極絕緣體(307)與溝道區(qū)域(305)相隔開的柵極(309)。第一傳輸線與第一源極/漏極區(qū)域(302)相耦合。第二傳輸線與第二源極/漏極區(qū)域(306)相耦合。該MOSFET適用于編程以具有在柵極絕緣體(307)的第一存儲(chǔ)區(qū)域(240)和第二存儲(chǔ)區(qū)域(350)的至少一個(gè)區(qū)域中俘獲的電荷，并且以第一源極/漏極區(qū)域(302)或者第二源極/漏極區(qū)域(306)中作為源極區(qū)域進(jìn)行工作。
文檔編號(hào)H01L21/8242GK1672265SQ03817995
公開日2005年9月21日 申請(qǐng)日期2003年5月8日 優(yōu)先權(quán)日2002年6月21日
發(fā)明者L·福布斯 申請(qǐng)人:微米技術(shù)股份有限公司