專利名稱：半導體裝置的制造方法
技術領域：
本發(fā)明一般涉及半導體裝置，特別是涉及具有多層配線結構的半導體裝置的制造方法。
根據現有技術，由于半導體裝置的精密化，需要實現沿著標量規(guī)則的動作速度的高速化。另一方面，在最近的高密度半導體集成電路裝置中，為了在各個半導體裝置之間進行配線而通常使用多層配線結構，在該多層配線結構中，半導體裝置非常精密化的情況下，多層配線結構中的配線圖形很接近，配線圖形之間的寄生電容會導致產生配線延遲的問題。
因此，根據現有技術，為了解決上述多層配線結構中的配線延遲的問題，進行了這樣的研究，即在多層配線結構中構成層間絕緣膜的絕緣膜上，使用以炭化氫類或者氟代烴類的有機絕緣膜為代表的低介電常數膜(所謂low-K膜)來代替現有使用的SiO2類的絕緣膜，且配線圖形上使用低阻抗的銅(Cu)來代替現有使用的Al。該有機絕緣膜的介電常數一般是2.3～2.5，該值比現有的SiO2層間絕緣膜要低40％～50％。
低介電常數膜一般密度小，由此導致與配線圖形的密封性、耐濕性等方面殘留有問題。由此，現在的情況下，大多在形成超精密化配線圖形、而配線延遲的問題十分嚴重的多層配線結構下層部上使用低介電常數膜和Cu配線圖形，在配線圖形間隔比較寬松的多層配線結構的上層部上使用密封性能優(yōu)異的現有的SiO2層間絕緣膜，即所謂的混合型結構。
背景技術：
圖1表示現有典型的具有多層配線結構的半導體裝置10的結構。
參照圖1，半導體裝置10形成在Si基板11中用元件分離結構11B劃分成的元件區(qū)域11A上，包括通過在上述Si基板11上形成的柵絕緣膜12而形成的柵電極13；形成在上述柵電極13的兩側的一對擴散區(qū)域11a、11b。
用側壁絕緣膜13a、13b覆蓋上述柵電極13的側壁面，而且在上述Si基板11上，形成典型的由高密度等離子體氧化膜構成的絕緣膜110，從而覆蓋上述柵電極13以及側壁絕緣膜13a、13b。
在上述絕緣膜1 10上形成典型的由ダウケミカル公司在市面上發(fā)售的、其注冊商標為SiLK的低介電常數有機層間絕緣膜14，在上述層間絕緣膜14中形成Cu配線圖形14A、14B。上述Cu配線圖形14A、14B分別通過在上述絕緣膜110中延伸的接觸插件14P、14Q而與擴散區(qū)域11a，11b電連接。
在上述層間絕緣膜14上形成同樣的低介電常數有機層間絕緣膜15，在上述層間絕緣膜15中形成Cu配線圖形15A、15B。上述Cu配線圖形15A、15B分別通過接觸插件15P、15Q與上述配線圖形14A、14B電連接。
用形成在上述層間絕緣膜15上的其它的低介電常數有機層間絕緣膜16覆蓋上述低介電常數層間絕緣膜15，而且在上述層間絕緣膜16上還形成有另外的低介電常數有機層間絕緣膜17。
在圖示的例子中上述層間絕緣膜16中埋設有Cu配線圖形16A-16C，且上述層間絕緣膜17中埋設有Cu配線圖形17A-17B，上述配線圖形16A、16C與配線圖形15A、15B分別通過穿透插件16P、16Q連接，且上述配線圖形17A、17B與上述配線圖形16A、16C通過穿透插件17P、17Q連接。
而且，在圖示的例子中在上述層間絕緣膜17上依次疊層SiOC層間絕緣膜18、19、20，在上述層間絕緣膜18中埋設有用Cu構成的配線圖形18A，在上述層間絕緣膜19中埋設有用Cu構成的配線圖形19A，在上述層間絕緣膜20中埋設有用Cu構成的配線圖形20A。
上述配線圖形19A、20A通過省略了圖示的穿透插件相互電連接，且上述配線圖形18A通過穿透插件18P與上述配線圖形17A連接。
在圖示的例子中，由于Cu配線圖形14A、14B、15A、15B、16A-16C、17A、17B等是通過使用了CMP工序的鑲嵌(ダマシン)法或者雙重鑲嵌法形成的，層間絕緣膜14～17的特征在于具有平坦的主面。且由于高密度等離子體絕緣膜110也是用CMP工序對表面進行了處理，所以具有平坦的主面。
然而，這樣的多層配線結構中形成上述層間絕緣膜14～17以及對應的配線圖形15A、14B、16A～16C、17A、17B之后，形成SiOC膜18，而且需要對它們進行圖形成型，這樣的SiOC膜18的圖形成型工序，通常是在SiOC膜18上形成SiN膜等的反射防止膜，對涂敷在其上的抗蝕膜進行曝光、顯影而形成抗蝕圖形，將該抗蝕圖形作為掩膜。
圖2～圖4表示這樣的SiOC膜的圖形成型工序的例子。其中圖2～4的工序，對應于圖1的結構。下面的說明中，為了簡略，將多層配線結構的截面圖中，層間絕緣膜14以及在它下面的部分出于簡化的目的將其省略。
參照圖2，各個層間絕緣膜15～17包括在其上部和下部由SiN或者SiC等構成的障壁膜15S以及15T、16S以及16T、17S以及17T，且分別用TaN和TiN等的障壁金屬膜15a、15b、16a-16c、17a、17b覆蓋Cu配線圖形15A、15B、16A-16C、17A、17B。且上述SiOC膜18由下部層181和上部層182構成，該兩個層用由SiN膜和SiC膜構成的蝕刻停止膜18M分割而成，在上述下部層181的下部上形成由SiN和SiC構成的蝕刻停止膜18S。
且參照圖2，在上述上部SiOC膜182上，形成厚度大約為50nm的SiN反射防止膜18R。
圖2的結構，是在圖3的工序中進一步被導入到旋轉涂敷裝置中，在上述反射防止膜18R上通過旋轉涂敷法形成抗蝕膜R。
而且圖3的工序中將上述抗蝕膜R曝光、顯影，在圖4的工序中，將上述曝光以及顯像工序的結果形成的抗蝕圖形Rp作為掩膜，圖形成型上述反射防止膜18R、以及它的下面的SiOC膜182和蝕刻停止膜18M、以及SiOC膜181，在上述SiOC膜182中形成與上述配線圖形18A對應的配線槽18a，且在上述SiOC膜181中形成通孔18p。
且在圖5的工序中，在圖4的結構上通過TaN等的障壁金屬膜18B堆積Cu等的導體層，并通過CMP法對它們進行研磨、去除，從而將上述配線槽18a用配線圖形18A填充，并進一步得到用穿透插件18P填充了上述通孔18p的多層配線結構。在層間絕緣膜19以及20也反復進行同樣的工序。
另一方面本發(fā)明的發(fā)明人發(fā)現，在混合型多層配線結構的形成工序中，其中、該混合型多層配線結構具有如圖2-5所示的、由SiLK等的低介電常數層間絕緣膜14-17構成的下層部中彈性常數小、而由SiOC膜18構成的上層部中彈性常數大的特征的力學結構，在該工序中，尤其圖4的工序中，在圖形成型上述SiN反射防止膜18R時，如圖6或者圖7所示那樣，在圖形前端部或者彎曲部等容易產生應力集中的部位，SiN反射防止膜18R中容易產生破裂。其中圖6表示在L字型圖形的前端部產生的破裂的例子，圖7表示在耐濕性環(huán)狀圖形的彎曲部產生破裂的例子。圖6、7中，破裂是在上述反射防止膜18R上產生的，但是也要考慮到該破裂的情況同樣可能延伸到在它的下面的SiOC膜18中，并且進一步侵入到其下的低介電常數膜15-17中的可能性。
可見，圖6的結果，在11試驗圖形中、8圖形中產生，而圖7的結果在11試驗圖形中、1圖形中產生。
特表平14-526916號公報；特表平14-520849號公報。
發(fā)明的公開而本發(fā)明以提供一種解決上述問題的、嶄新且有用的半導體裝置的制造方法為概括的主題。
本發(fā)明的其它的主題在于提供一種半導體裝置的制造方法，該半導體裝置具有多層配線結構，該多層配線結構是將彈性率小的第1層間絕緣膜和彈性率更大的第2層間絕緣膜疊層的結構，該制造方法中，在通過使用了反射防止膜的光刻工藝而圖形成型上述第2層間絕緣膜時，可以抑制上述第2層間絕緣膜中的破裂的產生。
本發(fā)明的上述主題是，提供一種半導體裝置的制造方法，該半導體裝置具有多層配線結構，該多層配線結構具有第1層間絕緣膜；形成在上述第1層間絕緣膜上、具有比上述第1層間絕緣膜大的硬度以及彈性率的第2層間絕緣膜，其中，包括在上述第2層間絕緣膜上通過反射防止膜形成抗蝕膜的工序；對上述抗蝕膜進行曝光以及顯影而形成抗蝕圖形的工序；將上述抗蝕圖形作為掩膜，圖形成型上述反射防止膜以及上述多層配線結構的工序，上述反射防止膜由無應力或者積蓄壓縮應力的膜構成。
根據本發(fā)明，通過用不含拉伸應力的膜來形成反射防止膜，從而在具有多層配線結構的半導體裝置中，該多層配線結構是在硬度和彈性率小的第1層間絕緣膜上疊層硬度和彈性率大的第2層間絕緣膜疊層的構成，在這樣的半導體裝置中，可以避免對上述反射防止膜的拉伸應力集中、以及由此造成的多層配線結構中產生破裂的問題。
本發(fā)明尤其在含有曲率半徑小的精密圖形的超精密化半導體裝置中，可以非常有效的抑制多層配線結構的破裂的產生。
本發(fā)明的其它的主題和特征，根據如下參照附圖而進行的本發(fā)明的詳細的說明可以更加明確。
附圖的簡單說明圖1是表示具有現有的多層配線結構的半導體裝置的結構的圖；圖2-5是表示圖1的半導體裝置的多層配線結構的形成工序的圖；圖6-7是說明圖1的半導體裝置中產生的問題的圖；圖8-13是說明本發(fā)明的原理的圖；圖14-17是表示本發(fā)明的一個實施例的多層配線結構的形成工序的圖；圖18是表示本發(fā)明使用的等離子CVD(化學氣相沉積)裝置的結構的圖；圖19、20是表示使用圖18的等離子CVD裝置而形成的SiN反射防止膜中的膜應力的例子的圖；圖21、22是表示本發(fā)明的一個實施例的在多層配線結構中形成的圖形的例子的圖。
實施發(fā)明的最佳方式(原理)根據圖6、7，由于破裂發(fā)生在容易產生應力集中的部分上，本發(fā)明的發(fā)明人，在對構成本發(fā)明的基礎的研究中，對類似圖1的多層配線結構進行了應力分析。
圖8-10表示該應力分析中使用的模型結構20。
參照圖8，在應力分析中，使用這樣的模型結構，即在Si基板21上通過厚度1000nm的SiO2膜22形成厚度2200nm的由芳香族炭化氫聚合體(ダウケミカル公司，注冊商標SiLK)構成的有機絕緣膜23，在上述有機絕緣膜23上形成厚度800nm的SiOC膜24，而且在上述SiOC膜24上形成30nm厚的SiO2膜25，在上述SiO2膜25上形成厚度50nm的SiN膜26。其中，作為SiN膜26，可以使用現有技術中作為反射防止膜而使用的、折射率為2.25、衰減常數k為1.75的膜。且，該模型結構中在上述SiN反射防止膜26中積蓄的拉伸應力的值為0.5GPa。
圖9是表示在上述模型結構上形成的模型圖形27的圖，且圖10是表示將圖9的模型圖形的一部分，用圓圈圍繞的角部放大的圖。
參照圖9，模型圖形對應于在硅晶片上與各個芯片對應而有規(guī)律的循環(huán)而形成的耐濕環(huán)狀圖形，每一片的長度為10微米、寬度為1微米。如圖8所示，上述模型圖形貫通上述SiN膜26以及它下面的SiO2膜25，到達SiOC膜24。
且參照圖10，上述模型圖形在上述角部外側具有0.3微米的曲率半徑，在內側具有0.05微米的曲率半徑。
圖11表示針對這樣的模型結構進行的應力分析的結果。其中在該應力分析中，假設上述有機絕緣膜23具有0.27GPa的硬度和3.6GPa的彈性率，SiOC膜24具有3.6GPa的硬度和23.6GPa的彈性率。
參照圖11a知，在圖10所示的角部產生顯著的拉伸應力的集中。
圖12表示在圖11的應力分析中得到的向深度方向的拉伸應力的分布。
參照圖12可知，圖8的模型結構20中SiO2膜25和SiN反射防止膜26中，產生非常顯著的拉伸應力的集中。
可知一般作為反射防止膜而使用的SiN膜，在滿足對折射率n和衰減常數k等的光學特性方面的要求的條件下形成，積蓄了超過0.1GPa達到0.5GPa的強大的拉伸應力。因此，在疊層了與有機絕緣膜24相比具有大的硬度和彈性率的SiOC膜25的圖8的模型結構20中，要考慮到由于SiN反射防止膜26的存在會引起上述拉伸應力的集中。并要考慮到由于這樣的應力集中而導致在上述SiN反射防止膜26以及它的下面的SiO2膜25上產生的破裂，會進一步向在它的下面的SiOC膜24傳播。
相對于此，圖13中示出了圖8的模型結構20中除去上述SiN反射防止膜26的情況下的應力分析的結果。
如預測的那樣，在圖13的結果中，SiO2膜25的應力集中顯著的降低了。
因此，本發(fā)明中，通過用無應力膜或者壓縮應力膜形成上述SiN反射防止膜26，從而避免了在上述SiN反射防止膜26中的拉伸應力的集中，并避免了圖6、7中說明的破裂產生的問題。
(第1實施例)圖14-17表示本發(fā)明的一個實施例的半導體裝置40的制造工序。其中在圖中，與先前說明的部分對應的部分給與相同的附圖標記，并省略其說明。
參照圖14，本實施例中代替積蓄強的拉伸應力的上述SiN反射防止膜18R，而使用無應力或者積蓄了壓縮應力的SiN反射防止膜28R。
下面，對上述SiN反射防止膜28R的形成工序進行說明。
本實施例中，將形成上述抗蝕膜R之前的圖2的多層結構導入圖18所示的等離子CVD裝置50中，供給硅烷等的Si原料氣體和NH3等的含氮氣體，在上述SiOC層間絕緣膜18上，以在膜中不積蓄拉伸應力的條件下，形成上述SiN反射防止膜28R。
參照圖18，上述等離子CVD裝置50具備有用排氣口51A排氣的處理容器51，在上述處理容器51中設置有保持被處理基板52的基板保持臺52A。
在上述處理容器51的上部，設置噴灑頭53，使其與上述基板保持臺52A上的被處理基板52相對向，在上述噴灑頭53中，分別通過線53A、53B、53C，供給硅烷(SiH4)等的Si原料氣體和氨氣(NH3)等的氮原料氣體，還一并供給氮氣體。供給的氣體從在上述噴灑頭53的下表面上形成的大量開口部，放出到在上述噴灑頭53和上述被處理基板52之間的處理空間52C。
上述噴灑頭53上還通過在圖示中省略了的阻抗整合器，結合頻率為13.56MHz的高頻電源54，通過驅動上述高頻電源54，在上述處理空間中形成等離子體52B。
在圖示的等離子CVD裝置50中，進一步在上述基板保持臺52A上，結合以大約450kHz的頻率動作的另外的RF電源55。
在圖18的等離子CVD裝置50中，通過從上述另外的RF電源55向上述被處理基板52供給頻率大約為450kHz的高頻功率，在上述被處理基板52的表面附近的空間產生電場，該電場的強度通過上述高頻功率來控制，從而能夠控制在上述被處理基板52的表面上形成的SiN反射防止膜28中積蓄的應力的值。
圖19是表示這樣的值，即在上述等離子CVD裝置50中對上述SiN反射防止膜28，如下面的表1所示，在2.6Torr的壓力下，400℃的基板溫度中，以硅烷氣體為970SCCM，氮氣體為6SLM，NH3氣體為1SLM的流量進行供<p>表1
可以確認的是，圖18的等離子CVD裝置50中施加在被處理基板52上的RF功率設定為零的情況下中，僅能得到上述那樣的具有非常大的拉伸應力的膜來作為上述SiN反射防止膜28R，且該情況下，即使處理氣體的流量和處理氣壓、基板溫度、等離子體功率、基板52和噴灑頭53之間的間隔等，各種各樣的參數發(fā)生變化，也不能有效的降低膜中的拉伸應力。
這樣得到的無應力或者具有壓縮應力的SiN膜，具有這樣的作為反射防止膜的功能的光學特性，其折射率n為2.25，衰減系數k為1.75。上述反射防止膜一般形成為大約50nm的膜厚。
因此在圖15的工序中在上述反射防止膜28R上形成抗蝕膜R，且將它們曝光、顯影的情況下，由于上述反射防止膜28R的效果，有效隔斷了來自基板側的反射光，可以在圖16的工序中高精度的形成通孔18V或者配線槽18G。此時，由于上述反射防止膜28R為無應力膜或者壓縮應力膜，即使圖形成型上述通孔18V或者配線槽18G也不會產生由膜28R中的應力集中而導致的破裂的發(fā)生，且因此破裂也不會延及到其下的SiOC膜181或者182。
圖21表示由本實施例形成的L字型圖形的例子，圖22表示由本實施例形成的耐濕環(huán)狀圖形的例子。圖21的圖形具有和先前說明的圖6的圖形相同的尺寸和形狀，圖22的圖形具有和先前說明的圖7的圖形相同的尺寸和形狀。
根據圖21、22可知，這樣的圖形中的任何一個都不會產生破裂。同樣<p>表3 HfSiO
表4 Al2O3
其中表3中的“間隔”表示在圖18的等離子CVD裝置中，被處理基板52和噴灑頭53之間的距離。本實施例中，不能對基板進行RF偏壓。
這樣得到的SiON反射防止膜具有170Mpa的壓縮應力，且在243nm的曝光波長中具有2.02的折射率n和0.69的衰減系述k，在圖14-17的工序中，能夠有效的作為不產生破裂的反射防止膜28R。
而且，在上述的本發(fā)明實施例的說明中，雖然下層的層間絕緣膜14-17是SiLK，但是本發(fā)明不限于這種特定的材料，作為上述層間絕緣膜14-17，除了SiLK和FLARE(アライドシグナル公司注冊商標)等的其它的芳香族炭化氫聚合體之外，還可以使用無機硅氧烷膜和有機硅氧烷膜、多孔質膜等介電常數典型的在3.0以下的膜。
且雖然上述的本發(fā)明實施例中上層的層間絕緣膜18-20為SiOC膜，但是本發(fā)明不限于這種特定的材料，還可以使用SiO2膜和添加了F的SiO2膜來作為上述層間絕緣膜18-20。
而且本發(fā)明不限于上述實施例，而是可以在權利要求的范圍所記述的宗旨內進行各種變形和變更。
工業(yè)上的可利用性根據本發(fā)明，通過由不含拉伸應力的膜形成反射防止膜，從而在具有多層配線結構的半導體裝置中，該多層配線結構是在硬度和彈性率小的第1層間絕緣膜上疊層硬度和彈性率大的第2層間絕緣膜疊層的構成，在這樣的半導體裝置中，可以避免對上述反射防止膜的拉伸應力集中、以及由此造成的多層配線結構中產生破裂的問題。
本發(fā)明尤其在含有曲率半徑小的精密圖形的超精密化半導體裝置中，可以非常有效的抑制多層配線結構的破裂的產生。
權利要求
1.一種半導體裝置的制造方法，該半導體裝置具有多層配線結構，該多層配線結構具有第1層間絕緣膜；形成在上述第1層間絕緣膜上、具有比上述第1層間絕緣膜大的硬度以及彈性率的第2層間絕緣膜，其特征在于，包括在上述第2層間絕緣膜上通過反射防止膜形成抗蝕膜的工序；對上述抗蝕膜進行曝光以及顯影而形成抗蝕圖形的工序；將上述抗蝕圖形作為掩膜，圖形成型上述反射防止膜以及上述多層配線結構的工序，上述反射防止膜由無應力或者積蓄壓縮應力的膜構成。
2.如權利要求1所述的半導體裝置的制造方法，其特征在于，上述反射防止膜的膜中的應力為拉伸應力的情況下，應力的值不超過100Mpa。
3.如權利要求1所述的半導體裝置的制造方法，其特征在于，上述反射防止膜是積蓄壓縮應力的膜。
4.如權利要求1所述的半導體裝置的制造方法，其特征在于，上述反射防止膜由SiN膜構成。
5.如權利要求1所述的半導體裝置的制造方法，其特征在于，上述反射防止膜是通過等離子化學氣相沉積法，在基板上施加高頻偏壓而形成，設定上述高頻偏壓的功率，使得上述反射防止膜為無應力膜或者積蓄壓縮應力的膜。
6.如權利要求4所述的半導體裝置的制造方法，其特征在于，上述反射防止膜是使用硅烷氣體和氨氣體作為原料，在氮等離子體中形成。
7.如權利要求1所述的半導體裝置的制造方法，其特征在于，上述反射防止膜由SiON膜構成。
8.如權利要求7所述的半導體裝置的制造方法，其特征在于，上述反射防止膜是通過等離子化學氣相沉積法，在He等離子體中形成。
9.如權利要求1所述的半導體裝置的制造方法，其特征在于，上述第1層間絕緣膜具有3.0或3.0以下的介電常數，上述第2層間絕緣膜由SiOC膜或者SiO2膜構成。
10.如權利要求1所述的半導體裝置的制造方法，其特征在于，上述反射防止膜是通過等離子化學氣相沉積法，在基板上施加由第1高頻偏壓源以及第2高頻偏壓源構成的2個頻率的高頻偏壓而形成，設定上述2個頻率的高頻偏壓的功率，使得上述反射防止膜為無應力膜或者積蓄壓縮應力的膜。
全文摘要
一種半導體裝置具有多層配線結構，該多層配線結構具有第1層間絕緣膜；形成在上述第1層間絕緣膜上、具有比上述第1層間絕緣膜大的硬度以及彈性率的第2層間絕緣膜，其通過如下工序制造在上述第2層間絕緣膜上通過反射防止膜形成抗蝕膜的工序；對上述抗蝕膜進行曝光以及顯影而形成抗蝕圖形的工序；將上述抗蝕圖形作為掩膜，圖形成型上述反射防止膜以及上述多層配線結構的工序，此時，作為上述反射防止膜，使用無應力或者積蓄壓縮應力的膜。
文檔編號H01L23/532GK1682367SQ0382222
公開日2005年10月12日 申請日期2003年4月28日 優(yōu)先權日2003年4月28日
發(fā)明者井上健剛 申請人:富士通株式會社