專利名稱：半導(dǎo)體襯底和場(chǎng)效應(yīng)晶體管以及它們的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于高速M(fèi)OSFET等的半導(dǎo)體襯底和場(chǎng)效應(yīng)晶體管以及它們的制造方法。
背景技術(shù)：
近年，提出了將在Si(硅)襯底上隔著SiGe(硅化鍺)層外延生長(zhǎng)的硅應(yīng)變層用于溝道區(qū)的高速的MOSFET、MODFET、HEMT。該應(yīng)變Si-FET中，因晶格常數(shù)大于Si的SiGe而在Si層上產(chǎn)生拉伸應(yīng)變，因此Si的帶狀結(jié)構(gòu)變化且退化被解除而提高載流子遷移率。因而，能夠通過將該硅應(yīng)變層用作溝道區(qū)來達(dá)到通常的1.3～8倍左右的高速化。并且，其工藝中可使用CZ法的通常的Si襯底作為襯底，且用傳統(tǒng)的CMOS工藝可實(shí)現(xiàn)高速CMOS。
但是，作為FET的溝道區(qū)外延生長(zhǎng)所要的上述硅應(yīng)變層時(shí)，需要在Si襯底上外延生長(zhǎng)良好的SiGe層，但由于Si和SiGe的晶格常數(shù)不同，因位錯(cuò)等導(dǎo)致結(jié)晶性上存在問題。為此，以前提出如下的各種方案。
例如，提出了采用使SiGe的Ge組成比以固定的緩和斜度變化的緩沖層的方法；采用使Ge(鍺)組成比以臺(tái)級(jí)狀(階梯狀)變化的緩沖層的方法；采用使Ge組成比超晶格狀變化的緩沖層的方法；以及采用利用Si的切邊晶圓使Ge組成比以固定的斜度變化的緩沖層的方法等。
列舉以下文獻(xiàn)專利文獻(xiàn)1美國(guó)專利第6,107,653號(hào)說明書專利文獻(xiàn)2美國(guó)專利第5,442,205號(hào)說明書專利文獻(xiàn)3美國(guó)專利第5,221,413號(hào)說明書專利文獻(xiàn)4國(guó)際公開第98/00857號(hào)小冊(cè)子專利文獻(xiàn)5特開平6-252046號(hào)公報(bào)但是，在上述傳統(tǒng)的技術(shù)中，還存在以下的課題。
即，利用上述傳統(tǒng)技術(shù)成膜的SiGe層，其貫通位錯(cuò)密度或表面粗糙度在器件及制造工藝上還達(dá)不到所要的水平。
例如，采用Ge組成比具有傾斜的緩沖層時(shí)，能夠使貫通位錯(cuò)密度較低，但存在表面粗糙度劣化的不良情況，相反采用使Ge組成比成為階梯狀的緩沖層時(shí)，能夠使表面粗糙度較小，但存在貫通位錯(cuò)密度變大的不良情況。另外，采用切邊晶圓時(shí)，位錯(cuò)容易在橫向而不在成膜方向發(fā)生，尚未能實(shí)現(xiàn)足夠的低位錯(cuò)。表面粗糙度也未能實(shí)現(xiàn)近年LSI等的光刻工藝所要求的水準(zhǔn)。
發(fā)明的公開本發(fā)明鑒于上述課題構(gòu)思而成，旨在提供貫通位錯(cuò)密度低且也能將表面粗糙度減至實(shí)用水平的半導(dǎo)體襯底和場(chǎng)效應(yīng)晶體管及其制造方法。
本發(fā)明的半導(dǎo)體襯底的制造方法，在Si襯底上外延生長(zhǎng)SiGe層，其中包括在所述Si襯底上外延生長(zhǎng)第一SiGe層的第一層形成工序；在所述第一SiGe層上直接或隔著外延生長(zhǎng)的Si層外延生長(zhǎng)第二SiGe層的第二層形成工序；用外延生長(zhǎng)法形成所述SiGe層的中途或形成后，在超過該外延生長(zhǎng)溫度的溫度實(shí)施熱處理的熱處理工序；以及在形成所述SiGe層后用研磨法除去所述熱處理中產(chǎn)生的表面的凹凸的研磨工序，所述第一層形成工序中，設(shè)定所述第一SiGe層的膜厚，其薄于因膜厚增加而發(fā)生位錯(cuò)并產(chǎn)生晶格緩和的膜厚即臨界膜厚的2倍，
所述第二層形成工序中，形成傾斜組成區(qū)域，使所述第二SiGe層的Ge組成比至少在所述第一SiGe層或與所述Si的接觸面上低于第一SiGe層中的Ge組成比在層中的最大值，且，至少在一部分上Ge組成比朝表面方向逐漸增加，從而解決了上述課題。
本發(fā)明中，最好在所述第一層形成工序中，所述第一SiGe層的Ge組成比x固定，并設(shè)第一SiGe層的厚度小于滿足如下關(guān)系式tc(nm)＝(1.9×10-3/ε(x)2)·ln(tc/0.4)ε(x)＝(a0+0.200326x+0.026174x2)/a0)a0＝0.543nm(a0為Si的晶格常數(shù))的臨界膜厚tc的2倍。
另外，本發(fā)明中，所述第二SiGe層最好在所述第一SiGe層上直接配置，并且，整個(gè)層為Ge組成比朝表面方向逐漸增加的傾斜組成層。
本發(fā)明的所述第一SiGe層能夠采用Ge組成比x為0.05以上且0.3以下的層。
本發(fā)明是在Si襯底上隔著SiGe層形成硅應(yīng)變層的半導(dǎo)體襯底的制造方法，可在用上述的半導(dǎo)體襯底的制造方法制作的半導(dǎo)體襯底的所述第二SiGe層上直接或隔著其它SiGe層外延生長(zhǎng)所述硅應(yīng)變層。
本發(fā)明的半導(dǎo)體襯底的制造方法，在Si襯底上外延生長(zhǎng)SiGe層，其中包括在所述Si襯底上外延生長(zhǎng)第一SiGe層的第一層形成工序；在所述第一SiGe層上直接或隔著外延生長(zhǎng)的Si層外延生長(zhǎng)第二SiGe層的第二層形成工序；用外延生長(zhǎng)法形成所述SiGe層的中途或形成后，在超過該外延生長(zhǎng)溫度的溫度實(shí)施熱處理的熱處理工序；以及在形成所述SiGe層后用研磨法除去所述熱處理中產(chǎn)生的表面的凹凸的研磨工序，
所述第一層形成工序中，設(shè)定所述第一SiGe層的膜厚，其薄于因膜厚增加而發(fā)生位錯(cuò)并產(chǎn)生晶格緩和的膜厚即臨界膜厚的2倍，所述第二層形成工序中，以連續(xù)的Ge組成比多次重復(fù)外延生長(zhǎng)朝表面方向使Ge組成比逐漸增加的SiGe的傾斜組成層的工序，和以所述傾斜組成層的最終的Ge組成比在傾斜組成層上外延生長(zhǎng)SiGe的固定組成層的工序，形成使Ge組成比沿成膜方向以傾斜的階梯狀變化的所述第二SiGe層，使該第二SiGe層下面的Ge組成比低于所述第一SiGe層中Ge組成比在層中的最大值，從而解決了上述課題。
本發(fā)明中，最好在所述第一層形成工序中，所述第一SiGe層的Ge組成比x固定，并設(shè)第一SiGe層的厚度小于滿足如下關(guān)系式tc(nm)＝(1.9×10-3/ε(x)2)·ln(tc/0.4)ε(x)＝(a0+0.200326x+0.026174x2)/a0)a0＝0.543nm(a0為Si的晶格常數(shù))的臨界膜厚tc的2倍。
另外，本發(fā)明中，所述第一SiGe層能夠采用Ge組成比x為0.05以上且0.3以下的層。
本發(fā)明是在Si襯底上隔著SiGe層形成硅應(yīng)變層的半導(dǎo)體襯底的制造方法，可在用上述任一半導(dǎo)體襯底的制造方法制作的半導(dǎo)體襯底的所述第二SiGe層上直接或隔著其它SiGe層外延生長(zhǎng)所述硅應(yīng)變層。
本發(fā)明的半導(dǎo)體襯底包括Si襯底、在該Si襯底上的第一SiGe層以及在該第一SiGe層上直接或隔著Si層配置的第二SiGe層；所述第一SiGe層的膜厚，薄于因膜厚增加而發(fā)生位錯(cuò)并產(chǎn)生晶格緩和的膜厚即臨界膜厚的2倍，所述第二SiGe層設(shè)有傾斜組成區(qū)域，使所述第二SiGe層的Ge組成比至少在所述第一SiGe層或與所述Si的接觸面上低于第一SiGe層中Ge組成比在層中的最大值，且，至少在一部分上Ge組成比朝表面方向逐漸增加，通過用上述半導(dǎo)體襯底的制造方法制作來解決上述課題。
本發(fā)明中，最好所述第一SiGe層的Ge組成比x固定，且厚度小于滿足如下關(guān)系式tc(nm)＝(1.9×10-3/ε(x)2)·ln(tc/0.4)ε(x)＝(a0+0.200326x+0.026174x2)/a0)a0＝0.543nm(a0為Si的晶格常數(shù))的臨界膜厚tc的2倍。
另外，本發(fā)明中，所述第一SiGe層能夠采用Ge組成比x為0.05以上且0.3以下的層。
本發(fā)明的所述第二SiGe層可在所述第一SiGe層上直接配置，且，整個(gè)層為Ge組成比朝表面方向逐漸增加的傾斜組成層。
本發(fā)明，最好在上述的半導(dǎo)體襯底的所述第二SiGe層上設(shè)有直接或隔著其它SiGe層配置的硅應(yīng)變層。
本發(fā)明的半導(dǎo)體襯底包括Si襯底、在該Si襯底上的第一SiGe層以及在該第一SiGe層上直接或隔著Si層配置的第二SiGe層；所述第一SiGe層的膜厚，薄于因膜厚增加而發(fā)生位錯(cuò)并產(chǎn)生晶格緩和的膜厚即臨界膜厚的2倍，所述第二SiGe層以連續(xù)的Ge組成比交互地構(gòu)成朝表面方向Ge組成比逐漸增加的SiGe的傾斜組成層和以該傾斜組成層的上面的Ge組成比在傾斜組成層上配置的SiGe的固定組成層的多層層疊，使該第二SiGe層下面的Ge組成比低于所述第一SiGe層中Ge組成比在層中的最大值，通過用上述半導(dǎo)體襯底的制造方法制作來解決上述課題。
本發(fā)明中，最好所述第一SiGe層的Ge組成比x固定，且厚度小于滿足如下關(guān)系式tc(nm)＝(1.9×10-3/ε(x)2)·ln(tc/0.4)ε(x)＝(a0+0.200326x+0.026174x2)/a0)
a0＝0.543nm(a0為Si的晶格常數(shù))的臨界膜厚tc的2倍。
另外，本發(fā)明中，所述第一SiGe層能夠采用Ge組成比x為0.05以上且0.3以下的層。
本發(fā)明中，可在上述的半導(dǎo)體襯底的所述第二SiGe層上設(shè)置直接或隔著其它SiGe層配置的硅應(yīng)變層。
本發(fā)明的場(chǎng)效應(yīng)晶體管的制造方法，在SiGe層上外延生長(zhǎng)的硅應(yīng)變層上形成溝道區(qū)，并且，在用上述的半導(dǎo)體襯底的制造方法制作的半導(dǎo)體襯底的所述硅應(yīng)變層上形成所述溝道區(qū)，從而解決了上述課題。
本發(fā)明的場(chǎng)效應(yīng)晶體管，在SiGe層上外延生長(zhǎng)的硅應(yīng)變層上形成溝道區(qū)，通過用上述場(chǎng)效應(yīng)晶體管的制造方法制作來解決上述課題。
本發(fā)明的半導(dǎo)體襯底的制造方法，包括第一層形成工序、第二層形成工序、熱處理工序和研磨工序，從而，設(shè)定第一SiGe層的膜厚薄于因膜厚增加而發(fā)生位錯(cuò)并產(chǎn)生晶格緩和的膜厚即臨界膜厚的2倍，使第二SiGe層的Ge組成比至少在第一SiGe層或與所述Si層的接觸面上低于第一SiGe層中Ge組成比在層中的最大值，且，第二SiGe層設(shè)有至少一部分上Ge組成比朝表面方向逐漸增加的傾斜組成區(qū)域，因此能夠在Si襯底和第一SiGe層的界面以及第一SiGe層和第二SiGe層的界面附近高效率地集中位錯(cuò)，并能減小第二SiGe層表面的貫通位錯(cuò)密度及表面粗糙度，而且，用外延生長(zhǎng)法形成SiGe層的中途或形成后，以超過外延生長(zhǎng)時(shí)溫度的溫度實(shí)施熱處理，并在形成SiGe層后用研磨法除去熱處理中產(chǎn)生的表面的凹凸，因此，事先讓襯底經(jīng)過熱處理來預(yù)先發(fā)生晶格緩和或位錯(cuò)的運(yùn)動(dòng)造成的表面粗糙度的惡化，然后用研磨除去因表面粗糙度的惡化而產(chǎn)生的凹凸，使表面平坦。因而，能夠防止在器件制造工序等中對(duì)該襯底實(shí)施熱處理時(shí)再次發(fā)生表面或界面的粗糙度的惡化。
上述的熱處理工序及研磨工序可在第一層形成工序、第二層形成工序的任一工序中途或形成后進(jìn)行。
這里，第一SiGe層形成得比臨界膜厚的2倍薄，因此在第一SiGe層成膜中隨膜厚應(yīng)變能量增大，但幾乎不會(huì)生成位錯(cuò)。其次，當(dāng)開始第二SiGe層的外延生長(zhǎng)時(shí)，應(yīng)變能量蓄積到所有第一SiGe層，因此，在第二SiGe層的膜厚薄的階段，從第一SiGe層兩側(cè)的界面及第二SiGe層內(nèi)的第一SiGe層側(cè)開始生成位錯(cuò)并開始生長(zhǎng)，且第一SiGe層及第二SiGe層的晶格開始緩和。這時(shí)，第二SiGe層的Ge組成比在第一SiGe層或與所述Si層的接觸面上低于第一SiGe層中Ge組成比在層中的最大值，因此位錯(cuò)沿第一SiGe層兩側(cè)的界面集中并生成，第一SiGe層兩側(cè)的界面中的位錯(cuò)的生成，幫助第二SiGe層的晶格緩和，抑制第二SiGe層內(nèi)的位錯(cuò)的生成和生長(zhǎng)，同時(shí)也抑制第二SiGe層表面的表面粗糙度的惡化。
還有這樣的效果在第二SiGe層的傾斜組成區(qū)域中，位錯(cuò)均勻生成，且各位錯(cuò)部分緊密結(jié)合，使傾斜組成區(qū)域中的位錯(cuò)密度減少，同時(shí)位錯(cuò)的生長(zhǎng)引導(dǎo)至橫向，從而減少表面區(qū)域中的貫通位錯(cuò)密度，且抑制表面粗糙度的惡化。
在傳統(tǒng)的無第一SiGe層時(shí)的傾斜組成區(qū)域中，傾斜組成區(qū)域的膜厚在預(yù)定膜厚以上且超過臨界膜厚時(shí)開始生成位錯(cuò)，一旦經(jīng)過了位錯(cuò)密度的增加之后，再形成傾斜組成區(qū)域時(shí)，就能得到上述的效果。即，在傳統(tǒng)的結(jié)構(gòu)中，僅在傾斜組成區(qū)域上側(cè)的一部分區(qū)域上能得到上述的效果。
另一方面，在設(shè)有第一SiGe層的本發(fā)明的結(jié)構(gòu)中，第一SiGe層上已蓄積了應(yīng)變能量，因此在第二SiGe層的膜厚薄的階段，在第二SiGe層內(nèi)開始生成位錯(cuò)，因此在第二SiGe層內(nèi)的整個(gè)傾斜組成區(qū)域上能夠得到上述的效果，且減少第二SiGe層的表面區(qū)域上的貫通位錯(cuò)密度，并抑制表面粗糙度的惡化。
而且，第一SiGe層具有除去Si襯底表面中水分或氧成分或碳成分的雜質(zhì)的層的功能，得到抑制因Si襯底的表面污染造成的缺陷的效果。
還有，如果在第一SiGe層的成膜中開始生成位錯(cuò)，位錯(cuò)會(huì)沿多方向開始生長(zhǎng)，因此難以抑制位錯(cuò)生長(zhǎng)的方向，難以降低貫通位錯(cuò)或表面粗糙度。因此，第一SiGe層的膜厚有必要設(shè)定在不超過臨界膜厚的2倍的范圍內(nèi)，薄于實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚。同時(shí)，第一SiGe層的膜厚越接近實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚就越有效。實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚，因成膜的溫度條件等不同而異。因此，在各種成膜條件中，在不超過臨界膜厚的2倍的范圍內(nèi)、實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚附近選擇有效得到本發(fā)明的效果的膜厚即可。
另外，本發(fā)明的半導(dǎo)體襯底及半導(dǎo)體襯底的制造方法中，如上所述，第一SiGe層的Ge組成比固定，因此在相同Ge組成比下實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚非常薄，具有以非常薄的膜厚得到本發(fā)明的效果，并縮短成膜所需要的時(shí)間的優(yōu)點(diǎn)。另外，這些半導(dǎo)體襯底及半導(dǎo)體襯底的制造方法中，設(shè)第一SiGe層的厚度小于滿足上述關(guān)系式的臨界膜厚(不管成膜溫度，僅由Ge組成比和晶格常數(shù)算出的發(fā)生位錯(cuò)并產(chǎn)生晶格緩和的膜厚)tc的2倍，從而能夠?qū)⒌谝籗iGe層的膜厚容易設(shè)定在實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚內(nèi)。
即，由于上述實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚隨成膜溫度而變化，若設(shè)成小于僅由Ge組成比x和晶格常數(shù)理論上求出的理想的臨界膜厚tc的2倍，則實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚更加薄，能夠得到本發(fā)明的效果。還有，上述臨界膜厚以平衡狀態(tài)下的成膜為前提，因此不管成膜溫度而僅由Ge組成比和晶格常數(shù)確定，但實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚，不僅包含平衡狀態(tài)下的成膜，而且也包含低溫生長(zhǎng)等的非平衡狀態(tài)下的成膜，因而根據(jù)成膜溫度來確定。
還有，如上所述，本發(fā)明的半導(dǎo)體襯底及半導(dǎo)體襯底的制造方法中，所述第一SiGe層的Ge組成比x在0.05以上且0.3以下，因而實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚不會(huì)過薄或過厚，以適當(dāng)厚度的第一SiGe層有效得到本發(fā)明的效果。
即，第一SiGe層的Ge組成比x小于0.05時(shí)，實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚會(huì)過厚，因此第一SiGe層的成膜需要的時(shí)間變長(zhǎng)，而且，第一SiGe層的表面粗糙度會(huì)惡化。
另一方面，第一SiGe層的Ge組成比x大于0.3時(shí)，因極薄的膜厚而實(shí)際生成位錯(cuò)或晶格緩和開始顯著，因此難以對(duì)第一SiGe層的形成進(jìn)行控制。
另外，當(dāng)所述第一SiGe層的Ge組成比x為0.05以上且0.3以下時(shí)，實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚成為適當(dāng)?shù)暮穸龋捎行У玫窖刂谝籗iGe層兩側(cè)的界面位錯(cuò)集中生成，且在第一SiGe層兩側(cè)的界面上的位錯(cuò)的生成幫助第二SiGe層的晶格緩和的效果。
這些半導(dǎo)體襯底及半導(dǎo)體襯底的制造方法中，所述第二SiGe層在所述第一SiGe層上直接配置，并且，整個(gè)層由Ge組成比朝表面方向逐漸增加的傾斜組成層構(gòu)成，因此無浪費(fèi)地配置為得到本發(fā)明的效果所必要的層，以非常薄的膜厚得到本發(fā)明的效果，具有成膜所需要的時(shí)間短的優(yōu)點(diǎn)。
本發(fā)明的半導(dǎo)體襯底及半導(dǎo)體襯底的制造方法中，設(shè)定第一SiGe層的膜厚薄于隨膜厚的增加而發(fā)生位錯(cuò)并產(chǎn)生晶格緩和的膜厚即臨界膜厚的2倍，使第二SiGe層下面的Ge組成比低于第一SiGe層中Ge組成比在層中的最大值，因此能夠在Si襯底和第一SiGe層的界面及第一SiGe層和第二SiGe層的界面附近高效率地集中位錯(cuò)，并可降低第二SiGe層表面的貫通位錯(cuò)密度及表面粗糙度，而且，用外延生長(zhǎng)法形成SiGe層的中途或形成后，在超過外延生長(zhǎng)時(shí)溫度的溫度實(shí)施熱處理，并用研磨法除去在SiGe層形成后熱處理中產(chǎn)生的表面的凹凸，因此事先讓襯底經(jīng)過熱處理來預(yù)先發(fā)生晶格緩和或位錯(cuò)的運(yùn)動(dòng)造成的表面粗糙度的惡化，然后用研磨除去因表面粗糙度的惡化而產(chǎn)生的凹凸，使表面平坦。因而，能夠防止在器件制造工序等中對(duì)該襯底實(shí)施熱處理時(shí)再次發(fā)生表面或界面的粗糙度的惡化。
這里，第一SiGe層形成得比臨界膜厚的2倍薄，因此在第一SiGe層成膜中隨膜厚應(yīng)變能量增大，但幾乎不會(huì)生成位錯(cuò)。其次，當(dāng)開始第二SiGe層的外延生長(zhǎng)時(shí)，應(yīng)變能量蓄積到所有第一SiGe層，因此，在第二SiGe層的膜厚薄的階段，從第一SiGe層兩側(cè)的界面及第二SiGe層內(nèi)的第一SiGe層側(cè)開始生成位錯(cuò)并開始生長(zhǎng)，且第一SiGe層及第二SiGe層的晶格開始緩和。這時(shí)，第二SiGe層的Ge組成比在第一SiGe層或與所述Si層的接觸面上低于第一SiGe層中Ge組成比在層中的最大值，因此位錯(cuò)沿第一SiGe層兩側(cè)的界面集中并生成，第一SiGe層兩側(cè)的界面中的位錯(cuò)的生成，幫助第二SiGe層的晶格緩和，抑制第二SiGe層內(nèi)的位錯(cuò)的生成和生長(zhǎng)，同時(shí)也抑制第二SiGe層表面的表面粗糙度的惡化。
而且，第一SiGe層具有除去Si襯底表面中水分或氧成分或碳成分的雜質(zhì)的層的功能，得到抑制因Si襯底的表面污染造成的缺陷的效果。
還有，如果在第一SiGe層的成膜中開始生成位錯(cuò)，位錯(cuò)會(huì)沿多方向開始生長(zhǎng)，因此難以抑制位錯(cuò)生長(zhǎng)的方向，難以降低貫通位錯(cuò)或表面粗糙度。因此，第一SiGe層的膜厚有必要設(shè)定在不超過臨界膜厚的2倍的范圍內(nèi)，薄于實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚。同時(shí)，第一SiGe層的膜厚越接近實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚就越有效。實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚，因成膜的溫度條件等不同而異。因此，在各種成膜條件中，在不超過臨界膜厚的2倍的范圍內(nèi)、實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚附近選擇有效得到本發(fā)明的效果的膜厚即可。
另外，讓朝表面方向Ge組成比逐漸增加的SiGe的傾斜組成層和以該傾斜組成層的上面的Ge組成比在傾斜組成層上配置的SiGe的固定組成層交互且以連續(xù)的Ge組成比成為多層層疊狀態(tài)而作成第二SiGe層，因此，整個(gè)第二SiGe層成為Ge組成比傾斜階梯狀的層，在界面上位錯(cuò)容易橫向發(fā)生，難以產(chǎn)生貫通位錯(cuò)，同時(shí)在界面上的組成變化較小，因此抑制了界面上的位錯(cuò)發(fā)生，且在傾斜組成層的層內(nèi)均勻發(fā)生位錯(cuò)，能夠抑制表面粗糙度的惡化。
本發(fā)明人對(duì)SiGe的成膜技術(shù)進(jìn)行研究的結(jié)果，了解到結(jié)晶中的位錯(cuò)具有以下趨勢(shì)。
即，形成SiGe層時(shí)，成膜中發(fā)生的位錯(cuò)具有容易在成膜方向的斜向或橫向(與成膜方向正交的方向<110>方向)之一個(gè)方向上發(fā)生的特性。另外，位錯(cuò)在層的界面上容易在橫向發(fā)生，在組成變化陡峭的界面上，容易在上述斜向發(fā)生，且許多位錯(cuò)以高密度發(fā)生。
因而，在Ge組成比為單純的階梯狀的情況下成膜時(shí)，組成變化陡峭的界面部分上較多的位錯(cuò)高密度生成，并且位錯(cuò)容易沿成膜方向的斜向發(fā)生，成為貫通位錯(cuò)可能性高。另外，在Ge組成比為單純的緩和傾斜的情況下成膜時(shí)，不會(huì)存在成為沿上述斜向發(fā)生的位錯(cuò)轉(zhuǎn)到橫向的開端的部分(界面等)，也貫通到表面。
然而，本發(fā)明的半導(dǎo)體襯底的制造方法中，以連續(xù)的Ge組成比多次重復(fù)外延生長(zhǎng)使朝表面方向Ge組成比逐漸增加的SiGe的傾斜組成層的工序和以所述傾斜組成層的最終的Ge組成比在傾斜組成層上外延生長(zhǎng)SiGe的固定組成層的工序，形成使Ge組成比具有成膜方向的傾斜并階梯狀變化的所述第二SiGe層，因此傾斜組成層和固定組成層交互地多級(jí)形成，且成為Ge組成比為傾斜階梯狀的層，能夠形成位錯(cuò)密度小且表面粗糙度小的SiGe層。
即，在界面上位錯(cuò)沿橫向發(fā)生，難以生成貫通位錯(cuò)。另外，由于界面上的組成變化小，抑制了界面上的位錯(cuò)發(fā)生，且在傾斜組成層的層內(nèi)均勻發(fā)生位錯(cuò)，能夠抑制表面粗糙度的惡化。
而且，具有這樣的效果在第二SiGe層的傾斜組成區(qū)域中，均勻生成位錯(cuò)，且各位錯(cuò)部分緊密結(jié)合，傾斜組成區(qū)域中的位錯(cuò)密度減少的同時(shí)，通過將位錯(cuò)的生長(zhǎng)引導(dǎo)至橫向，使表面區(qū)域中的貫通位錯(cuò)密度減少，也抑制表面粗糙度的惡化。
在傳統(tǒng)的無第一SiGe層時(shí)的傾斜組成區(qū)域中，傾斜組成區(qū)域的膜厚在預(yù)定膜厚以上且超過臨界膜厚時(shí)開始生成位錯(cuò)，一旦經(jīng)過了位錯(cuò)密度的增加之后，再形成傾斜組成區(qū)域時(shí)，就能得到上述的效果。即，在傳統(tǒng)的結(jié)構(gòu)中，僅在傾斜組成區(qū)域上側(cè)的一部分區(qū)域上能得到上述的效果。
另一方面，在設(shè)有第一SiGe層的本發(fā)明的結(jié)構(gòu)中，第一SiGe層上已蓄積了應(yīng)變能量，因此在第二SiGe層的膜厚薄的階段，在第二SiGe層內(nèi)開始生成位錯(cuò)，因此在第二SiGe層內(nèi)的整個(gè)傾斜組成區(qū)域上能夠得到上述的效果，且減少第二SiGe層的表面區(qū)域上的貫通位錯(cuò)密度，并抑制表面粗糙度的惡化。
在這些半導(dǎo)體襯底及半導(dǎo)體襯底的制造方法中，在所述SiGe層上直接或隔著其它SiGe層外延生長(zhǎng)硅應(yīng)變層，因此得到缺陷少且表面粗糙度小的優(yōu)質(zhì)的硅應(yīng)變層，并且，在研磨工序后SiGe層上直接或隔著其它SiGe層外延生長(zhǎng)硅應(yīng)變層，因此在表面狀態(tài)良好的SiGe層上形成Si層，可具備優(yōu)質(zhì)的硅應(yīng)變層，因此適合采用將例如硅應(yīng)變層作為溝道區(qū)的MOSFET等的集成電路用的半導(dǎo)體襯底及其制造方法。
這些場(chǎng)效應(yīng)晶體管及場(chǎng)效應(yīng)晶體管的制造方法中，在用上述本發(fā)明的半導(dǎo)體襯底或上述本發(fā)明的半導(dǎo)體襯底的制造方法制作的半導(dǎo)體襯底的所述硅應(yīng)變層上設(shè)有溝道區(qū)，因此在制造器件時(shí)實(shí)施熱處理也能在表面狀態(tài)良好的SiGe層上得到優(yōu)質(zhì)的硅應(yīng)變層，以高成品率得到高性能的場(chǎng)效應(yīng)晶體管。
附圖的簡(jiǎn)單說明

圖1是表示本發(fā)明實(shí)施方式1的半導(dǎo)體襯底的剖視圖。
圖2是表示具備本發(fā)明實(shí)施方式1的硅應(yīng)變層的半導(dǎo)體襯底的膜厚對(duì)Ge組成比的曲線圖。
圖3是將本發(fā)明實(shí)施方式1的熱處理、研磨和硅應(yīng)變層形成按工序順序表示的剖視圖。
圖4是簡(jiǎn)略表示本發(fā)明實(shí)施方式中的MOSFET的剖視圖。
圖5是表示本發(fā)明實(shí)施方式2的半導(dǎo)體襯底的剖視圖。
圖6是表示本發(fā)明實(shí)施方式2的半導(dǎo)體襯底的膜厚對(duì)Ge組成比的曲線圖。
圖7是表示本發(fā)明實(shí)施方式3的半導(dǎo)體襯底的膜厚對(duì)Ge組成比的曲線圖。
圖8是表示本發(fā)明實(shí)施方式4的半導(dǎo)體襯底的膜厚對(duì)Ge組成比的曲線圖。
圖9是表示本發(fā)明實(shí)施方式5的半導(dǎo)體襯底的膜厚對(duì)Ge組成比的曲線圖。
圖10是表示本發(fā)明實(shí)施方式6的半導(dǎo)體襯底的膜厚對(duì)Ge組成比的曲線圖。
圖11是表示本發(fā)明實(shí)施方式7的半導(dǎo)體襯底的剖視圖。
圖12是表示本發(fā)明實(shí)施方式7的半導(dǎo)體襯底的膜厚對(duì)Ge組成比的曲線圖。
圖13是表示本發(fā)明實(shí)施方式7的第二SiGe層的剖視圖。
圖14是表示本發(fā)明實(shí)施方式7的第二SiGe層的膜厚對(duì)Ge組成比的曲線圖。
圖15是表示本發(fā)明實(shí)施方式8的第二SiGe層的剖視圖。
圖16是表示本發(fā)明實(shí)施方式8的各例中第一SiGe層的膜厚對(duì)Ge組成比的曲線圖。
圖17是表示本發(fā)明實(shí)施方式9的各例中第一SiGe層的膜厚對(duì)Ge組成比的曲線圖。
圖18是本發(fā)明實(shí)施方式及比較例中的制造流程圖。
圖19是表示本發(fā)明實(shí)施方式及比較例中研磨前晶圓的層結(jié)構(gòu)及Ge組成比的說明圖。
本發(fā)明的最佳實(shí)施方式以下，參照附圖，就本發(fā)明的實(shí)施方式1進(jìn)行說明。
圖1表示本發(fā)明的設(shè)有硅應(yīng)變層的半導(dǎo)體晶圓(半導(dǎo)體襯底)W的剖面結(jié)構(gòu)，對(duì)照其制造工藝說明該半導(dǎo)體晶圓W的結(jié)構(gòu)時(shí)，首先，如圖1和圖2所示，在Si襯底1上，用減壓CVD法外延生長(zhǎng)Ge組成比x從0到0.3沿成膜方向按一定(朝表面方向)傾斜逐漸增加的傾斜組成層(傾斜組成區(qū)域)即第一SiGe層2。還有，基于上述減壓CVD法的成膜中，采用H2作為載流子氣體，且采用SiH4和GeH4作為源氣體。
接著，在第一SiGe層2上以該第一SiGe層2的最終的Ge組成比(0.3)外延生長(zhǎng)固定組成層且緩和層即第二SiGe層3。這些第一SiGe層2和第二SiGe層3具有用以形成硅應(yīng)變層的SiGe緩沖層的功能。
在形成這些第一SiGe層2及第二SiGe層3的中途或形成后，如圖3的(a)所示，進(jìn)行熱處理，預(yù)先讓SiGe層發(fā)生表面粗糙度的劣化。該熱處理?xiàng)l件為例如在800℃～1100℃的溫度中設(shè)定超過SiGe層的外延生長(zhǎng)時(shí)溫度的溫度和1～200分鐘的熱處理時(shí)間。還有，本實(shí)施方式中，在第二SiGe層3的成膜中途，停止供給源氣體后終止成膜，以狀態(tài)升至1000℃溫度的狀態(tài)下進(jìn)行10分鐘的退火。在該退火處理后，降到第二SiGe層3的成膜溫度，再次供給源氣體并進(jìn)行余下的成膜。
接著，對(duì)因熱處理而表面上發(fā)生表面粗糙度的劣化導(dǎo)致的凹凸的第二SiGe層3的表面，如圖3的(b)所示，用CMP(ChemicalMechanical Polishing)等進(jìn)行研磨，使之平坦而除去因表面粗糙度的惡化而產(chǎn)生的凹凸。
另外，上述第一SiGe層2和第二SiGe層3的膜厚例如分別設(shè)為1.5μm和0.75μm。
還有，在研磨后的第二SiGe層3上，如圖3的(c)所示，外延生長(zhǎng)Si層并形成硅應(yīng)變層5，制作半導(dǎo)體晶圓W。
本實(shí)施方式中，用外延生長(zhǎng)法形成第二SiGe層3的中途或形成后，以超過該外延生長(zhǎng)時(shí)溫度的溫度進(jìn)行熱處理，在第二SiGe層3形成后經(jīng)研磨除去熱處理中產(chǎn)生的表面的凹凸，因此讓襯底事先結(jié)束熱處理而預(yù)先發(fā)生晶格緩和或位錯(cuò)的運(yùn)動(dòng)造成的表面粗糙度的惡化，從而能夠防止在器件制造工序等中進(jìn)行熱處理時(shí)，表面或界面的粗糙度再次惡化的情況。
另外，第一SiGe層2是Ge組成比朝表面方向逐漸增加的傾斜組成區(qū)域，因此能夠抑制SiGe層中的特別是表面?zhèn)任诲e(cuò)的密度。
接著，參照?qǐng)D4，對(duì)照其制造工藝，就采用本發(fā)明的上述實(shí)施方式的半導(dǎo)體襯底的場(chǎng)效應(yīng)晶體管(MOSFET)進(jìn)行說明。
圖4表示本發(fā)明的場(chǎng)效應(yīng)晶體管的簡(jiǎn)略的結(jié)構(gòu)，制造該場(chǎng)效應(yīng)晶體管時(shí)，在具備以上述制造工序制作的硅應(yīng)變層的半導(dǎo)體晶圓W表面的硅應(yīng)變層5上依次層疊SiO2的柵極氧化膜6和柵極多晶硅膜7。然后，在成為溝道區(qū)的部分上的柵極多晶硅膜7上形成柵極(略圖示)圖案。
接著，將柵極氧化膜6構(gòu)圖后去除柵極下以外的部分。而且，以柵極為掩模的離子注入法，在硅應(yīng)變層5及第二SiGe層3上自匹配地形成n型或p型的源極區(qū)S和漏極區(qū)D。然后，在源極區(qū)S和漏極區(qū)D上分別形成源極和漏極(略圖示)，制造出硅應(yīng)變層5成為溝道區(qū)的n型或p型MOSFET。
這樣制作的MOSFET中，在具備以上述制法制作的硅應(yīng)變層的半導(dǎo)體晶圓W上的硅應(yīng)變層5上形成溝道區(qū)，因此在制造器件時(shí)，即便增加熱處理也不會(huì)發(fā)生表面或界面的粗糙度的惡化，可高成品率地得到因優(yōu)質(zhì)的硅應(yīng)變層5而工作特性優(yōu)異的MOSFET。例如，在形成上述柵極氧化膜6時(shí)，為形成熱氧化膜而加熱半導(dǎo)體晶圓W，但由于半導(dǎo)體晶圓W預(yù)先經(jīng)過熱處理，在形成熱氧化膜時(shí)不會(huì)在SiGe層或硅應(yīng)變層上發(fā)生表面或界面的粗糙度的惡化。
還有，本發(fā)明的技術(shù)范圍并不限于上述實(shí)施方式，在不超出本發(fā)明宗旨的范圍內(nèi)可進(jìn)行各種變形。
例如，在上述實(shí)施方式中，SiGe層的熱處理是在形成第二SiGe層的中途進(jìn)行，但可在形成第一SiGe層的中途或形成第二SiGe層后進(jìn)行熱處理。
另外，在具備上述實(shí)施方式的硅應(yīng)變層的半導(dǎo)體晶圓W的硅應(yīng)變層上，還具備SiGe層的半導(dǎo)體晶圓也屬于本發(fā)明。另外，在第二SiGe層上直接形成了硅應(yīng)變層，但可在第二SiGe層上再形成其它SiGe層，并隔著該SiGe層外延生長(zhǎng)硅應(yīng)變層。
另外，在本實(shí)施方式中，作為MOSFET用的襯底制作了設(shè)有SiGe層的半導(dǎo)體晶圓，但也可作為用于其它用途的襯底。例如，本發(fā)明的半導(dǎo)體襯底可為用于太陽能電池用的襯底。即，可在上述的各實(shí)施方式的Si襯底上形成使最表面成為100％Ge地逐漸增加Ge組成比的傾斜組成區(qū)域即SiGe層，然后在其上形成GaAs(砷化鎵)，制作太陽能電池用襯底。這種情況下，以低位錯(cuò)密度得到高性能的太陽能電池用襯底。
以下，參照附圖，就本發(fā)明的實(shí)施方式2進(jìn)行說明。
本實(shí)施方式與上述實(shí)施方式相比，不同點(diǎn)在于第一、第二SiGe層。
圖5表示本發(fā)明的半導(dǎo)體晶圓(半導(dǎo)體襯底)W的剖面結(jié)構(gòu)，且對(duì)照其制造工藝說明該半導(dǎo)體晶圓的結(jié)構(gòu)。首先，如圖5及圖6所示，用CZ法等拉晶生長(zhǎng)而制作的p型或n型Si襯底1上，例如用減壓CVD法外延生長(zhǎng)具有Ge組成比x固定(例如x＝0.15)且薄于上述的實(shí)際生成位錯(cuò)或晶格緩和開始變得顯著的膜厚的厚度(例如300nm)的第一SiGe層2。
這時(shí)，由于第一SiGe層2的形成厚度薄于實(shí)際生成位錯(cuò)或晶格緩和開始變得顯著的膜厚，在形成第一SiGe層2的過程中隨膜厚增大而應(yīng)變能量增大，但位錯(cuò)或晶格緩和幾乎不發(fā)生。
還有，第一SiGe層2的厚度小于滿足如下關(guān)系式tc(nm)＝(1.9×10-3/ε(x)2)·ln(tc/0.4)ε(x)＝(a0+0.200326x+0.026174x2)/a0)a0＝0.543nm(a0是Si的晶格常數(shù))的臨界膜厚tc的2倍厚度。
接著，在第一SiGe層2上外延生長(zhǎng)第二SiGe層3。該第二SiGe層3的Ge組成比y設(shè)定為至少在與第一SiGe層2的接觸面上低于第一SiGe層2中的Ge組成比x在層中的最大值。另外，第二SiGe層3是其Ge組成比y朝表面方向逐漸增加的傾斜組成層(例如，Ge組成比y從0增至0.3的層)(傾斜組成區(qū)域)，例如形成厚度達(dá)到1.1μm。
這里，在形成這些第一SiGe層2及第二SiGe層3的中途或形成后，進(jìn)行與上述實(shí)施方式1中圖3(a)所示的熱處理相同的熱處理，預(yù)先讓SiGe層發(fā)生表面粗糙度的惡化，同時(shí)如上述實(shí)施方式1中圖3的(b)所示，用CMP等研磨因熱處理而在表面上發(fā)生表面粗糙度的惡化造成的凹凸的第二SiGe層3的表面，使之平坦化而去除因表面粗糙度的惡化而產(chǎn)生的凹凸。
如果開始外延生長(zhǎng)第二SiGe層3，由于應(yīng)變能量預(yù)先蓄積在第一SiGe層2中，在第二SiGe層3的膜厚薄的階段，位錯(cuò)開始從第一SiGe層2兩側(cè)的界面及第二SiGe層3內(nèi)的第一SiGe層2側(cè)生成并生長(zhǎng)，且第一SiGe層2和第二SiGe層3開始晶格緩和。這時(shí)，第二SiGe層3的Ge組成比在與第一SiGe層2的接觸面上低于第一SiGe層2中Ge組成比在層中的最大值，因此，位錯(cuò)沿第一SiGe層2兩側(cè)的界面2a、2b集中并生成，第一SiGe層2兩側(cè)的界面2a、2b上的位錯(cuò)的生成，幫助第二SiGe層3的晶格緩和，抑制第二SiGe層3內(nèi)的位錯(cuò)的生成和生長(zhǎng)，同時(shí)也抑制第二SiGe層3表面的表面粗糙度的惡化。
還有，Ge組成比z與第二SiGe層3的最終的Ge組成比相同(例如，z為0.3)且固定組成比的SiGe緩和層4僅外延生長(zhǎng)預(yù)定厚度(例如，0.4μm)，接著，在該SiGe緩和層4上外延生長(zhǎng)單晶Si并形成硅應(yīng)變層5，經(jīng)研磨后成為預(yù)定厚度(例如，20nm)，從而制作出本實(shí)施方式的半導(dǎo)體晶圓W。
還有，基于上述減壓CVD法的成膜采用H2作為載流子氣體，且采用SiH4和GeH4作為源氣體。
如此在本實(shí)施方式的半導(dǎo)體晶圓W中，與上述實(shí)施方式1同樣，用外延生長(zhǎng)法形成第二SiGe層3的中途或形成后，以超過該外延生長(zhǎng)時(shí)溫度的溫度進(jìn)行熱處理，在形成第二SiGe層3后用研磨去除熱處理中產(chǎn)生的表面的凹凸，因此讓襯底事先經(jīng)過熱處理而預(yù)先發(fā)生晶格緩和或位錯(cuò)的運(yùn)動(dòng)造成的表面粗糙度的惡化，從而在器件制造工序等中進(jìn)行熱處理時(shí)，能夠防止再次發(fā)生表面或界面的粗糙度的惡化的情況，同時(shí)，設(shè)定第一SiGe層2的膜厚薄于實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚，使第二SiGe層3的Ge組成比y至少在與第一SiGe層2的接觸面上低于第一SiGe層2中Ge組成比x在層中的最大值，因此能夠?qū)⑽诲e(cuò)有效地集中到Si襯底1和第一SiGe層2的界面2a及第一SiGe層2和第二SiGe層3的界面2b，并能降低貫通位錯(cuò)密度及表面粗糙度等。
另外，第一SiGe層2的Ge組成比固定，因此以相同Ge組成比的情況下實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚變成非常薄，具有以非常薄的膜厚得到本發(fā)明的效果，且成膜所需要的時(shí)間短的優(yōu)點(diǎn)。
另外，通過使第一SiGe層2的厚度小于滿足上述關(guān)系式的臨界膜厚tc的2倍，基于后述的實(shí)驗(yàn)結(jié)果，能夠容易將第一SiGe層2的膜厚設(shè)定在實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚內(nèi)。
另外，在本實(shí)施方式具有如下效果通過將第二SiGe層3設(shè)成Ge組成比逐漸增加的傾斜組成層(傾斜組成區(qū)域)，使位錯(cuò)均勻生成，使各位錯(cuò)部分緊密結(jié)合，使第二SiGe層3中的位錯(cuò)密度減少，同時(shí)，通過位錯(cuò)的生長(zhǎng)引導(dǎo)至橫向，使表面區(qū)域中的貫通位錯(cuò)密度減少，也抑制表面粗糙度的惡化。
并且，本實(shí)施方式中，在形成第二SiGe層3之前應(yīng)變能量已經(jīng)積蓄在第一SiGe層2內(nèi)，因此在第二SiGe層3的膜厚薄的階段，位錯(cuò)的生成從第二SiGe層3內(nèi)開始，從而，在第二SiGe層3內(nèi)的整個(gè)傾斜組成區(qū)域上得到上述的效果，第二SiGe層3的表面區(qū)域中的貫通位錯(cuò)密度減少，也抑制表面粗糙度的惡化。
而且，第一SiGe層2是具有除去Si襯底1表面的水分或氧成分、碳成分等雜質(zhì)的功能的層，具有抑制因Si襯底1的表面污染造成的缺陷的效果。
還有，本實(shí)施方式中，也能像上述的實(shí)施方式1的圖4那樣制造采用上述半導(dǎo)體晶圓W的場(chǎng)效應(yīng)晶體管(MOSFET)。
接著，參照?qǐng)D7，就本發(fā)明的實(shí)施方式3進(jìn)行說明。
本實(shí)施方式與實(shí)施方式3的不同點(diǎn)在于在實(shí)施方式2的第一SiGe層2中Ge組成比設(shè)定為一定，而本實(shí)施方式中，如圖7所示，設(shè)第一SiGe層12的Ge組成比x在與Si襯底1的接觸面上成為層中的最大值，使Ge組成比x逐漸減少。
即，本實(shí)施方式中，在第一SiGe層12的形成工序中，開始成膜時(shí)設(shè)Ge組成比x為0.3，然后逐漸減少，最終將Ge組成比x變化到大致為0，形成生長(zhǎng)薄于實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚的預(yù)定厚度(例如，350nm)的傾斜組成層。
本實(shí)施方式中，通過使第一SiGe層12的Ge組成比x在與Si襯底1的接觸面上成為層中的最大值，使成膜時(shí)的應(yīng)變能量集中到與Si襯底1的界面?zhèn)龋陂_始形成第二SiGe層3時(shí)產(chǎn)生的晶格緩和時(shí)，能夠使在與第二SiGe層3的界面上位錯(cuò)發(fā)生多于與Si襯底1的界面。從而，能夠?qū)⑽诲e(cuò)集中到離開第二SiGe層3表面?zhèn)鹊奈恢茫c上述實(shí)施方式同樣，能夠降低貫通位錯(cuò)或表面粗糙度。
接著，參照?qǐng)D8，就本發(fā)明的實(shí)施方式4進(jìn)行說明。
本實(shí)施方式與實(shí)施方式2的不同點(diǎn)在于實(shí)施方式3的第二SiGe層12為Ge組成比逐漸減少的傾斜組成層，然而實(shí)施方式3中，如圖8所示，作成在第一SiGe層22的形成工序中，開始成膜時(shí)設(shè)Ge組成比x為0.3，然后逐漸減少Ge組成比x大致變化到0并形成預(yù)定厚度(例如，350nm)成膜后，再將Ge組成比x逐漸增加，最終成為0.3并以預(yù)定厚度(例如，350nm)成膜的組成變化層。
另外，該第一SiGe層22的厚度也設(shè)定為薄于實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚。
該實(shí)施方式4中，第一SiGe層22的Ge組成比x在與Si襯底1和第二SiGe層3的接觸面上成為層中的最大值，因此與實(shí)施方式2同樣，能夠在與Si襯底1及第二SiGe層3的界面上發(fā)生許多位錯(cuò)。
接著，參照?qǐng)D9和圖10，就本發(fā)明的實(shí)施方式5和實(shí)施方式6進(jìn)行說明。
實(shí)施方式5與實(shí)施方式2的不同點(diǎn)在于實(shí)施方式2的第一SiGe層2中Ge組成比設(shè)定為一定，而實(shí)施方式5中，如圖9所示，第一SiGe層32的Ge組成比x大致從0開始逐漸增加，最終達(dá)到0.3并以薄于實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚的預(yù)定厚度(例如，350nm)成膜。
另外，實(shí)施方式6與實(shí)施方式2的不同點(diǎn)在于實(shí)施方式2的第一SiGe層2中，Ge組成比設(shè)定為一定，而實(shí)施方式6中，如圖10所示，第一SiGe層42的Ge組成比x大致從0開始逐漸增加到0.3并以預(yù)定厚度(例如，350nm)成膜，然后將Ge組成比x從0.3開始逐漸減少至大致為0并以預(yù)定厚度(例如，350nm)成膜。還有，第一SiGe層42的厚度設(shè)定為薄于實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚。
在這些實(shí)施方式5和實(shí)施方式6中，能夠得到與上述實(shí)施方式同等的效果，同時(shí)，第一SiGe層32、42均以薄于實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚的膜厚形成，因此在形成第二SiGe層3時(shí)位錯(cuò)在第一SiGe層32、42的兩側(cè)的界面上集中發(fā)生，能夠降低貫通位錯(cuò)或表面粗糙度。還有，在實(shí)施方式5和實(shí)施方式6中，第一SiGe層32、42的層中的Ge組成比的最大值不在與Si襯底1的界面?zhèn)龋虼嗽趯?shí)施方式2和實(shí)施方式3中能夠得到更加顯著的貫通位錯(cuò)及表面粗糙度的改善效果。
還有，上述實(shí)施方式2～實(shí)施方式6中，第一SiGe層中膜厚對(duì)Ge組成比的分布分為5種，但也可采用其它分布。例如，將第一SiGe層設(shè)成由Ge組成比不同的多個(gè)SiGe層構(gòu)成的多層膜。另外，可為在上述多層膜中包含Si層的多層膜。
并且，上述各實(shí)施方式中，在第一SiGe層內(nèi)改變Ge組成比時(shí)，以一定比例改變對(duì)膜厚的起伏，但也可為使該比例不定的結(jié)構(gòu)。而且，第一SiGe層是包含Ge的層，能夠蓄積應(yīng)變能量即可，可為這些以外的任意Ge組成比的分布。另外，上述各實(shí)施方式中，將第二SiGe層內(nèi)使Ge組成比朝表面方向逐漸增加的傾斜組成區(qū)域，以一定比例改變對(duì)膜厚的組成，但也可為使該比例不定的結(jié)構(gòu)。并且，該組成傾斜可為階梯狀的Ge組成比的變化。另外，上述各實(shí)施方式中，在第一SiGe層上直接配置了第二SiGe層，但可以隔著Si層配置第二SiGe層。并且，在上述各實(shí)施方式的半導(dǎo)體晶圓W的硅應(yīng)變層上，可以再形成SiGe層。
接著，參照附圖，就本發(fā)明的實(shí)施方式7進(jìn)行說明。
圖11表示本實(shí)施方式的半導(dǎo)體晶圓(半導(dǎo)體襯底)W的剖面結(jié)構(gòu)，且對(duì)照其制造工藝說明該半導(dǎo)體晶圓的結(jié)構(gòu)。首先，如圖11和圖12所示，在用CZ法等拉晶生長(zhǎng)而制作的p型或n型Si襯底1上，例如用減壓CVD法外延生長(zhǎng)Ge組成比x固定(例如x＝0.15)且具有薄于上述的實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚的厚度(例如300nm)的第一SiGe層2。
這時(shí)，第一SiGe層2的形成厚度薄于實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚，因此在形成第一SiGe層2的過程中隨膜厚增大而應(yīng)變能量增大，但幾乎不發(fā)生位錯(cuò)或晶格緩和。
另外，第一SiGe層2的厚度小于滿足如下關(guān)系式tc(nm)＝(1.9×10-3/ε(x)2)·ln(tc/0.4)ε(x)＝(a0+0.200326x+0.026174x2)/a0)a0＝0.543nm(a0是Si的晶格常數(shù))的臨界膜厚tc的2倍厚度。
接著，在第一SiGe層2上外延生長(zhǎng)第二SiGe層3。該第二SiGe層3的Ge組成比y設(shè)定為至少在與第一SiGe層2的接觸面上低于第一SiGe層2中Ge組成比x在層中的最大值。另外，第二SiGe層3是Ge組成比x從0開始沿成膜方向按一定傾斜階梯狀變化到y(tǒng)(例如y＝0.3)的Si1-xGex的步進(jìn)傾斜層。
接著，在第二SiGe層3上外延生長(zhǎng)其Ge組成比固定的Si1-yGey的緩和層4。而且，通過以Ge組成比z(本實(shí)施方式中z＝y(tǒng))在Si1-zGez的緩和層4上外延生長(zhǎng)Si而形成硅應(yīng)變層5，制作出具備本實(shí)施方式的硅應(yīng)變層的半導(dǎo)體晶圓W。另外，各層的膜厚，例如第二SiGe層3為1.5μm、緩和層4為0.7～0.8μm、硅應(yīng)變層5為15～22nm。
如圖12至圖14所示，上述第二SiGe層3的成膜中，以連續(xù)的Ge組成比多次重復(fù)進(jìn)行外延生長(zhǎng)朝表面方向使Ge組成比逐漸增加到預(yù)定值的SiGe的傾斜組成層3a的工序和以傾斜組成層3a的最終的Ge組成比在傾斜組成層3a上外延生長(zhǎng)SiGe的固定組成層3b的工序。另外，第二SiGe層3下面的Ge組成比設(shè)定為第一SiGe層2上面的Ge組成比以下。還有，本實(shí)施方式中，將第二SiGe層3的Ge組成比從零開始逐漸增加。
例如，本實(shí)施方式中，重復(fù)5次進(jìn)行傾斜組成層3a和固定組成層3b的外延生長(zhǎng)工序形成第二SiGe層3。即，設(shè)1次的傾斜組成層3a和固定組成層3b的外延生長(zhǎng)工序?yàn)榈谝徊襟E，則首先作為最初的步驟在Si襯底1上生長(zhǎng)第一傾斜組成層3a，其Ge組成比從0開始逐漸增加到0.06，其上形成Ge組成比為0.06的第一固定組成層3b。接著，作為第二步驟，在Ge組成比0.06的第一固定組成層3b上生長(zhǎng)第二傾斜組成層3a，其Ge組成比從0.06開始逐漸增加到0.12，其上形成Ge組成比為0.12的第二固定組成層3b。
然后，作為第三步驟，在Ge組成比0.12的第二固定組成層3b上生長(zhǎng)第三傾斜組成層3a，其Ge組成比從0.12開始逐漸增加到0.18，其上形成Ge組成比為0.18的第三固定組成層3b。接著，作為第四步驟，在Ge組成比0.18的第三固定組成層3b上生長(zhǎng)第四傾斜組成層3a，其Ge組成比從0.18開始逐漸增加到0.24，其上形成Ge組成比為0.24的第四固定組成層3b。還有，作為最后步驟，在Ge組成比0.24的第四固定組成層3b上生長(zhǎng)第五傾斜組成層3a，其Ge組成比從0.24開始逐漸增加到0.3，其上形成Ge組成比為0.3的第五固定組成層3b。另外，本實(shí)施方式中，各傾斜組成層3a及各固定組成層3b的膜厚均設(shè)定為相同。
當(dāng)開始上述第二SiGe層3的外延生長(zhǎng)時(shí)，由于應(yīng)變能量已蓄積在第一SiGe層2內(nèi)，在第二SiGe層3的膜厚薄的階段，位錯(cuò)的生成和生長(zhǎng)從第一SiGe層2兩側(cè)的界面及第二SiGe層3內(nèi)的第一SiGe層2側(cè)開始，第一SiGe層2及第二SiGe層3的晶格開始緩和。這時(shí)，第二SiGe層3的Ge組成比在第一SiGe層2的接觸面上低于第一SiGe層2中Ge組成比在層中的最大值，因此位錯(cuò)沿著第一SiGe層2兩側(cè)的界面2a、2b集中生成，第一SiGe層2兩側(cè)的界面2a、2b的位錯(cuò)的生成有助于第二SiGe層3的晶格緩和，抑制第二SiGe層3內(nèi)的位錯(cuò)的生成和生長(zhǎng)，同時(shí)也抑制第二SiGe層3表面的表面粗糙度的惡化。
這里，在形成這些第一SiGe層2及第二SiGe層3的中途或形成后，進(jìn)行與上述實(shí)施方式1中圖3的(a)所示的熱處理相同的熱處理，預(yù)先讓SiGe層發(fā)生表面粗糙度的惡化，同時(shí)如上述的實(shí)施方式1中圖3的(b)所示，用CMP等研磨因熱處理而在表面上發(fā)生表面粗糙度的惡化造成的凹凸的第二SiGe層3的表面，使之平坦化而除去因表面粗糙度的惡化而產(chǎn)生的凹凸。
而且，Ge組成比z與第二SiGe層3的最終的Ge組成比相同(例如，z為0.3)且以預(yù)定厚度(例如，0.75μm)外延生長(zhǎng)固定組成比的SiGe緩和層4，接著，在該SiGe緩和層4上外延生長(zhǎng)單晶Si而以預(yù)定厚度(例如，20nm)形成硅應(yīng)變層5，從而制作出本實(shí)施方式的半導(dǎo)體晶圓W。
還有，基于上述減壓CVD法的成膜中例如采用H2作為載流子氣體，采用SiH4和GeH4作為源氣體。
如此在本實(shí)施方式的半導(dǎo)體晶圓W中，與上述實(shí)施方式1同樣，用外延生長(zhǎng)法形成第二SiGe層3的中途或形成后，在超過該外延生長(zhǎng)時(shí)溫度的溫度進(jìn)行熱處理，用研磨除去形成第二SiGe層3后熱處理中產(chǎn)生的表面的凹凸，因此讓襯底事先經(jīng)過熱處理而預(yù)先發(fā)生晶格緩和或位錯(cuò)的運(yùn)動(dòng)造成的表面粗糙度的惡化，從而在器件制造工序等中進(jìn)行熱處理時(shí)，能夠防止表面或界面的粗糙度的惡化再次發(fā)生，同時(shí)設(shè)定第一SiGe層2的膜厚薄于實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚，使第二SiGe層3的Ge組成比y至少在與第一SiGe層2的接觸面上低于第一SiGe層2中Ge組成比x在層中的最大值，因此能夠讓位錯(cuò)有效集中到Si襯底1和第一SiGe層2的界面2a及第一SiGe層2和第二SiGe層3的界面2b上，能夠降低貫通位錯(cuò)密度及表面粗糙度等。
另外，由于第一SiGe層2的Ge組成比一定，在相同Ge組成比下實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚非常薄，具有以非常薄的膜厚得到本發(fā)明的效果，且縮短成膜所需要的時(shí)間的優(yōu)點(diǎn)。
另外，通過使第一SiGe層2厚度小于滿足上述關(guān)系式的臨界膜厚tc的2倍厚度，根據(jù)后述的實(shí)驗(yàn)結(jié)果，能夠?qū)⒌谝籗iGe層2的膜厚容易設(shè)定在實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚內(nèi)。
另外，在本實(shí)施方式中，在形成第二SiGe層3之前應(yīng)變能量已蓄積到第一SiGe層2中，在第二SiGe層3的膜厚薄的階段，位錯(cuò)從第二SiGe層3內(nèi)開始生成，因此在第二SiGe層3內(nèi)的整個(gè)傾斜組成區(qū)域上得到上述的效果，第二SiGe層3的表面區(qū)域上的貫通位錯(cuò)密度減少，也抑制了表面粗糙度的惡化。
而且，第一SiGe層2是具有除去Si襯底1表面的水分、氧成分或碳成分等雜質(zhì)的功能的層，具有抑制因Si襯底1的表面污染而造成的缺陷的效果。
另外，本實(shí)施方式中，在第二SiGe層3的形成過程中，以連續(xù)的Ge組成比多次重復(fù)外延生長(zhǎng)朝表面方向使Ge組成比逐漸增加的SiGe的傾斜組成層3a的工序和以傾斜組成層3a的最終的Ge組成比在傾斜組成層3a上外延生長(zhǎng)SiGe的固定組成層3b的工序，因此傾斜組成層3a和固定組成層3b交互地多級(jí)形成并成為Ge組成比為傾斜階梯狀的層，如上述那樣能夠形成位錯(cuò)密度少且表面粗糙度少的SiGe層。
即，本實(shí)施方式中，能夠均勻地發(fā)生晶格緩和上所需要的位錯(cuò)，同時(shí)盡量使位錯(cuò)橫向發(fā)生而不會(huì)在表面上貫通地形成SiGe層，可得到良好的表面狀態(tài)。
另外，本實(shí)施方式中，也能如上述實(shí)施方式1的圖4那樣制造采用上述的半導(dǎo)體晶圓W的場(chǎng)效應(yīng)晶體管(MOSFET)。
以下，參照?qǐng)D15和圖16，就本發(fā)明的實(shí)施方式8進(jìn)行說明。
本實(shí)施方式與實(shí)施方式7的不同點(diǎn)在于在實(shí)施方式7的第二SiGe層3中，設(shè)定傾斜組成層3a和固定組成層3b的膜厚分別相同，而在實(shí)施方式8中，如圖15和圖16所示，在外延生長(zhǎng)傾斜組成層13a及固定組成層13b的工序中，每重復(fù)一次就讓傾斜組成層13a及固定組成層13b的厚度逐漸變薄地形成第二SiGe層13。還有，本實(shí)施方式中，重復(fù)5次進(jìn)行傾斜組成層3a和固定組成層3b的外延生長(zhǎng)工序，但本實(shí)施方式中，重復(fù)4次傾斜組成層13a和固定組成層13b的外延生長(zhǎng)工序來形成第二SiGe層13。
即，本實(shí)施方式中，在傾斜組成層13a和固定組成層13b的外延生長(zhǎng)工序中，生長(zhǎng)第一傾斜組成層13a和第一固定組成層13b后，生長(zhǎng)比第一傾斜組成層13a和第一固定組成層13b薄的第二傾斜組成層13a和第二固定組成層13b。而且同樣地生長(zhǎng)比第二傾斜組成層13a和第二固定組成層13b薄的第三傾斜組成層13a和第二固定組成層13b，最后生長(zhǎng)比第三傾斜組成層13a和第三固定組成層13b薄的第四傾斜組成層13a和第四固定組成層13b，從而形成第二SiGe層13。
這里，在形成該第四固定組成層13b的中途或形成后，進(jìn)行與上述實(shí)施方式同樣的熱處理，預(yù)先讓SiGe層發(fā)生表面粗糙度的惡化，并采用CMP等研磨因熱處理而在表面發(fā)生表面粗糙度的惡化造成的凹凸的第四固定組成層13b的表面，使之平坦地除去因表面粗糙度的惡化而產(chǎn)生的凹凸。
即，第一傾斜組成層13a和第一固定組成層13b設(shè)為l1，第二傾斜組成層13a和第二固定組成層13b設(shè)為l2，第三傾斜組成層13a和第三固定組成層13b設(shè)為l3，第四傾斜組成層13a和第四固定組成層13b設(shè)為l4時(shí)，以l1＞l2＞l3＞l4地層疊。這里，第四傾斜組成層13a和第四固定組成層13b的l4是研磨后的膜厚。
另外，產(chǎn)生位錯(cuò)的臨界膜厚隨Ge組成比改變，但上述各層設(shè)定成厚于該臨界膜厚，在各層上均勻地發(fā)生晶格緩和所需要的位錯(cuò)。
另外，各傾斜組成層13a中Ge組成比的傾斜設(shè)定為分別相同。
如上所述，位錯(cuò)在Ge組成比越高時(shí)越容易發(fā)生，因此如實(shí)施方式7那樣以同一厚度重復(fù)成膜時(shí)，越上層發(fā)生越多位錯(cuò)，但是如本實(shí)施方式那樣，每重復(fù)一次將傾斜組成層13a和固定組成層13b的厚度逐漸變薄，能夠在各層上更加均勻地發(fā)生位錯(cuò)。
以下，參照?qǐng)D17，就本發(fā)明的實(shí)施方式9進(jìn)行說明。
本實(shí)施方式與實(shí)施方式7的不同點(diǎn)在于實(shí)施方式7的第一SiGe層2中，設(shè)定Ge組成比固定，而在本實(shí)施方式中，如圖17所示，第一SiGe層的Ge組成比x不固定。例如，本實(shí)施方式的第一例如圖17的(a)所示，設(shè)第一SiGe層12的Ge組成比x在Si襯底1的接觸面上成為層中的最大值，然后使Ge組成比x逐漸減少。
即，本實(shí)施方式的第一例中，在第一SiGe層12的形成工序中，開始成膜時(shí)設(shè)Ge組成比x為0.3，然后逐漸減少且最終的Ge組成比x幾乎變化到0，并以薄于實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚的預(yù)定厚度(例如，350nm)生長(zhǎng)而作為傾斜組成層。
本實(shí)施方式中，通過設(shè)第一SiGe層12的Ge組成比x在與Si襯底1的接觸面上成為層中的最大值，使成膜時(shí)的應(yīng)變能量集中到與Si襯底1的界面?zhèn)龋诘诙iGe層3成膜開始時(shí)產(chǎn)生的晶格緩和時(shí)，能夠使與第二SiGe層3的界面上發(fā)生的位錯(cuò)多于與Si襯底1的界面。從而，能夠在與第二SiGe層3表面?zhèn)认嗑嗟奈恢蒙鲜刮诲e(cuò)集中，與實(shí)施方式7同樣，能夠降低貫通位錯(cuò)或表面粗糙度。
另外，本實(shí)施方式的第二例如圖17的(b)所示，在第一SiGe層22的形成工序中，在成膜開始時(shí)設(shè)Ge組成比x為0.3，然后逐漸減少使Ge組成比x變化到幾乎為0并以預(yù)定厚度(例如，350nm)成膜后，再讓Ge組成比x逐漸增加到最終的0.3并以預(yù)定厚度(例如，350nm)成膜而作為組成變化層。
還有，該第一SiGe層22的厚度也設(shè)定成薄于實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚。
在該第二例中，第一SiGe層22的Ge組成比x在與Si襯底1和第二SiGe層3的接觸面上成為層中的最大值，因此與實(shí)施方式1同樣，能夠在與Si襯底1和第二SiGe層3的界面發(fā)生較多的位錯(cuò)。
另外，本實(shí)施方式的第三例如圖17的(c)所示，將第一SiGe層32的Ge組成比x從幾乎0逐漸增加到最終的0.3并以薄于實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚的預(yù)定厚度(例如，350nm)成膜。
另外，本實(shí)施方式的第四例如圖17的(d)所示，將第一SiGe層42的Ge組成比x從幾乎0開始逐漸增加到0.3并以預(yù)定厚度(例如，350nm)成膜，然后將Ge組成比x從0.3開始逐漸減少至幾乎為0并以預(yù)定厚度(例如，350nm)成膜。還有，第一SiGe層42的厚度設(shè)定成薄于實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚。
在該第四和第五例中，第一SiGe層32、42均以薄于實(shí)際生成位錯(cuò)或晶格緩和開始顯著的膜厚的膜厚形成，因此，在形成第二SiGe層3時(shí)，第一SiGe層32、42的兩側(cè)的界面上集中發(fā)生位錯(cuò)，能夠降低貫通位錯(cuò)或表面粗糙度。還有，在第四和第五例中，第一SiGe層32、42的層中的Ge組成比的最大值不在與Si襯底1的界面?zhèn)龋虼藢?shí)施方式1和實(shí)施方式2能夠得到貫通位錯(cuò)和表面粗糙度的更加顯著的改善效果。
還有，本發(fā)明的技術(shù)范圍并不限于上述實(shí)施方式，在不超出本發(fā)明宗旨的范圍內(nèi)可進(jìn)行各種變形。
例如，在上述各實(shí)施方式中，第一SiGe層中膜厚對(duì)Ge組成比的分布采用5種分布，但可采用其它分布。例如，第一SiGe層可為由Ge組成比不同的多個(gè)SiGe層構(gòu)成的多層膜。另外，也可為所述多層膜中包含Si層的多層膜。
另外，上述各實(shí)施方式中，在第一SiGe層內(nèi)改變Ge組成比時(shí)，以固定比例改變相對(duì)膜厚的組成，但可采用該比例不固定的結(jié)構(gòu)。
還有，第一SiGe層為包含Ge的層，能夠蓄積應(yīng)變能量即可，也可采用除此以外的任何Ge組成比的分布。
另外，上述各實(shí)施方式中，在第二SiGe層內(nèi)使Ge組成比朝表面方向逐漸增加的傾斜組成層中，以固定比例改變相對(duì)膜厚的組成，但可采用該比例不固定的結(jié)構(gòu)。
另外，上述各實(shí)施方式中，在第一SiGe層上直接配置了第二SiGe層，但可以隔著Si層配置第二SiGe層。
另外，可在上述各實(shí)施方式的半導(dǎo)體晶圓的硅應(yīng)變層上，再形成SiGe層。
另外，上述各實(shí)施方式中，作為MOSFET用的襯底制作了設(shè)有SiGe層的半導(dǎo)體晶圓，但也可作為其它用途的襯底。例如，可將本發(fā)明的半導(dǎo)體襯底的制造方法和半導(dǎo)體襯底適用于太陽能電池或光學(xué)元件用的襯底。即，在上述的各實(shí)施方式中，可在最表面形成從65％到100％Ge或100％Ge的第二SiGe層和第三SiGe層，其上形成InGaP(磷化銦鎵)或GaAs(砷化鎵)或AlGaAs(砷化鋁鎵)，從而制作出太陽能電池或光學(xué)元件用襯底。這時(shí)，以低位錯(cuò)密度得到高性能的太陽能電池用襯底。
實(shí)施例以下，參照?qǐng)D18、圖19，就基于上述實(shí)施方式進(jìn)行了研磨前熱處理時(shí)的表面或界面的粗糙度的惡化進(jìn)行具體說明。
基于上述實(shí)施方式7，作為實(shí)施例和比較例，均采用直徑200mm的Si襯底1，用單葉式減壓型外延成膜裝置，在載流子氫中混合SiH4和GeH4，并在壓力(5000～15000Pa)和溫度680～850℃的范圍內(nèi)進(jìn)行成膜。在圖18中示出這些實(shí)施例和比較例的制作流程。
這時(shí)，如圖19所示，在退火處理和研磨處理前，分別為30nm、2.0μm、1.0μm和20nm形成第一SiGe層2、第二SiGe層3、緩和層4和硅應(yīng)變層5。還有，設(shè)第一SiGe層2的Ge組成比為0.15，并且在第二SiGe層3中形成3層的傾斜組成層3a，使最表面的傾斜組成層3a上最終的Ge組成比為0.30。
研磨前的退火處理采用單葉式減壓型外延成膜裝置，并在氮?dú)饬髦校?100℃下進(jìn)行30分鐘。
另外，退火處理后的研磨處理(CMP處理)中，設(shè)研磨帶為0.5μm，在該研磨處理后進(jìn)行一般的SC1清洗。
接著，在SC1清洗后，以與當(dāng)初相同的成膜條件再成膜0.5μm的第二SiGe層3，且再成膜20nm的硅應(yīng)變層4。
最后，為了作為器件制造工序中熱處理的模擬測(cè)試，比較本實(shí)施例和比較例的耐熱性，而采用臥式熱處理爐，并在氮?dú)饬髦校?100℃下再進(jìn)行30分鐘的熱處理。
對(duì)如上述那樣制作的本實(shí)施例和比較例，用表面粗糙度測(cè)量?jī)x進(jìn)行了測(cè)量。另外，為了進(jìn)行比較，在研磨前和器件熱處理的模擬測(cè)試的前后分別進(jìn)行測(cè)量。
還有，用表面粗糙度測(cè)量?jī)x的測(cè)定是以掃描線長(zhǎng)度1mm、截止長(zhǎng)度0.1mm、測(cè)定步長(zhǎng)0.2μm的情況下進(jìn)行。
該測(cè)定結(jié)果如下<粗糙度測(cè)定1>(本實(shí)施例和比較例研磨前晶圓)RMS1.75nm<粗糙度測(cè)定2-1>(本實(shí)施例研磨后剛再成膜后晶圓)RMS0.24nm<粗糙度測(cè)定2-2>(比較例研磨后剛再成膜后晶圓)RMS0.75nm<粗糙度測(cè)定3-1>(本實(shí)施例熱處理模擬測(cè)試后晶圓)RMS0.30nm<粗糙度測(cè)定3-2>(比較例熱處理模擬測(cè)試后晶圓)RMS0.85nm由上述結(jié)果可知與比較例相比，本實(shí)施例的熱處理模擬測(cè)試后的RMS的變化非常少，且得到良好的表面狀態(tài)。
工業(yè)上的利用可能性依據(jù)本發(fā)明，具有如下效果。
(1)依據(jù)本發(fā)明的半導(dǎo)體襯底和半導(dǎo)體襯底的制造方法，設(shè)定第一SiGe層的膜厚薄于因膜厚的增加而發(fā)生位錯(cuò)并產(chǎn)生晶格緩和的膜厚即臨界膜厚的2倍厚度，使第二SiGe層的Ge組成比至少在與第一SiGe層或所述Si層的接觸面上低于第一SiGe層中Ge組成比在層中的最大值，并且，第二SiGe層的至少一部分上設(shè)有Ge組成比朝表面方向逐漸增加的傾斜組成區(qū)域，因此，能夠讓位錯(cuò)有效集中到與Si襯底和第一SiGe層的界面及第一SiGe層和第二SiGe層的界面附近，并能降低第二SiGe層表面的貫通位錯(cuò)密度和表面粗糙度。
(2)依據(jù)本發(fā)明的半導(dǎo)體襯底和半導(dǎo)體襯底的制造方法，在用外延生長(zhǎng)法形成SiGe層的中途或形成后，以超過該外延生長(zhǎng)時(shí)溫度的溫度進(jìn)行熱處理，用研磨除去形成SiGe層后熱處理中產(chǎn)生的表面的凹凸，因此，即便在器件制造工序等中對(duì)研磨除去事先經(jīng)過熱處理而產(chǎn)生的表面的凹凸的該襯底進(jìn)行熱處理，也能防止表面或界面的粗糙度再度惡化的情況。
(3)依據(jù)本發(fā)明的半導(dǎo)體襯底和半導(dǎo)體襯底的制造方法，設(shè)定第一SiGe層的膜厚薄于因膜厚的增加而發(fā)生位錯(cuò)并產(chǎn)生晶格緩和的膜厚即臨界膜厚的2倍厚度，并以連續(xù)的Ge組成比以多層層疊狀態(tài)形成第二SiGe層，即，使朝表面方向Ge組成比逐漸增加的SiGe的傾斜組成層和以該傾斜組成層上面的Ge組成比在傾斜組成層上配置的SiGe的固定組成層交互形成，使第二SiGe層下面的Ge組成比低于第一SiGe層中Ge組成比在層中的最大值，因此，能夠讓位錯(cuò)有效集中到Si襯底和第一SiGe層的界面及第一SiGe層和第二SiGe層的界面附近，而且，讓位錯(cuò)橫向發(fā)生，以在表面上不能貫通。因而，根據(jù)它們的疊加效果，能夠得到貫通位錯(cuò)密度和表面粗糙度小的優(yōu)質(zhì)的結(jié)晶性的襯底。
(4)另外，依據(jù)本發(fā)明的場(chǎng)效應(yīng)晶體管和場(chǎng)效應(yīng)晶體管的制造方法，在上述本發(fā)明的半導(dǎo)體襯底或用上述本發(fā)明的半導(dǎo)體襯底的制造方法制作的半導(dǎo)體襯底的所述硅應(yīng)變層上形成所述溝道區(qū)，因此由優(yōu)質(zhì)的硅應(yīng)變層而能以高成品率得到高性能的MOSFET。
權(quán)利要求
1.一種半導(dǎo)體襯底的制造方法，在Si襯底上外延生長(zhǎng)SiGe層，其中包括在所述Si襯底上外延生長(zhǎng)第一SiGe層的第一層形成工序；在所述第一SiGe層上直接或隔著外延生長(zhǎng)的Si層外延生長(zhǎng)第二SiGe層的第二層形成工序；用外延生長(zhǎng)法形成所述SiGe層的中途或形成后，在超過該外延生長(zhǎng)溫度的溫度實(shí)施熱處理的熱處理工序；以及在形成所述SiGe層后用研磨法除去所述熱處理中產(chǎn)生的表面的凹凸的研磨工序，所述第一層形成工序中，設(shè)定所述第一SiGe層的膜厚，其薄于因膜厚增加而發(fā)生位錯(cuò)并產(chǎn)生晶格緩和的膜厚即臨界膜厚的2倍，所述第二層形成工序中，形成傾斜組成區(qū)域，使所述第二SiGe層的Ge組成比至少在所述第一SiGe層或與所述Si的接觸面上低于第一SiGe層中的Ge組成比在層中的最大值，并且，至少在一部分上Ge組成比朝表面的方向逐漸增加。
2.如權(quán)利要求1所述的半導(dǎo)體襯底的制造方法，其特征在于在所述第一層形成工序中，所述第一SiGe層的Ge組成比x一定，并設(shè)第一SiGe層的厚度小于滿足如下關(guān)系式tc(nm)＝(1.9×10-3/ε(x)2)·ln(tc/0.4)ε(x)＝(a0+0.200326x+0.026174x2)/a0)a0＝0.543nm(a0為Si的晶格常數(shù))的臨界膜厚tc的2倍。
3.如權(quán)利要求1或權(quán)利要求2所述的半導(dǎo)體襯底的制造方法，其特征在于所述第一SiGe層的Ge組成比x為0.05以上且0.3以下。
4.如權(quán)利要求1至權(quán)利要求3中任一項(xiàng)所述的半導(dǎo)體襯底的制造方法，其特征在于所述第二SiGe層在所述第一SiGe層上直接配置，并且，整個(gè)層為Ge組成比朝表面方向逐漸增加的傾斜組成層。
5.一種在Si襯底上隔著SiGe層形成硅應(yīng)變層的半導(dǎo)體襯底的制造方法，在采用權(quán)利要求1至權(quán)利要求4中任一項(xiàng)所述的半導(dǎo)體襯底的制造方法制作的半導(dǎo)體襯底的所述第二SiGe層上直接或隔著其它SiGe層外延生長(zhǎng)所述硅應(yīng)變層。
6.一種半導(dǎo)體襯底的制造方法，在Si襯底上外延生長(zhǎng)SiGe層，其中包括在所述Si襯底上外延生長(zhǎng)第一SiGe層的第一層形成工序；在所述第一SiGe層上直接或隔著外延生長(zhǎng)的Si層外延生長(zhǎng)第二SiGe層的第二層形成工序；用外延生長(zhǎng)法形成所述SiGe層的中途或形成后，在超過該外延生長(zhǎng)溫度的溫度實(shí)施熱處理的熱處理工序；以及在形成所述SiGe層后用研磨法除去所述熱處理中產(chǎn)生的表面的凹凸的研磨工序，所述第一層形成工序中，設(shè)定所述第一SiGe層的膜厚，其薄于因膜厚增加而發(fā)生位錯(cuò)并產(chǎn)生晶格緩和的膜厚即臨界膜厚的2倍，所述第二層形成工序中，以連續(xù)的Ge組成比多次重復(fù)外延生長(zhǎng)朝表面方向使Ge組成比逐漸增加的SiGe的傾斜組成層的工序，和以所述傾斜組成層的最終的Ge組成比在傾斜組成層上外延生長(zhǎng)SiGe的固定組成層的工序，使Ge組成比沿成膜方向具有傾斜地階梯狀變化的所述第二SiGe層，使該第二SiGe層下面的Ge組成比低于所述第一SiGe層中Ge組成比在層中的最大值。
7.如權(quán)利要求6所述的半導(dǎo)體襯底的制造方法，其特征在于在所述第一層形成工序中，所述第一SiGe層的Ge組成比x一定，并設(shè)第一SiGe層的厚度小于滿足如下關(guān)系式tc(nm)＝(1.9×10-3/ε(x)2)·ln(tc/0.4)ε(x)＝(a0+0.200326x+0.026174x2)/a0)a0＝0.543nm(a0為Si的晶格常數(shù))的臨界膜厚tc的2倍。
8.如權(quán)利要求6或權(quán)利要求7所述的半導(dǎo)體襯底的制造方法，其特征在于所述第一SiGe層的Ge組成比x為0.05以上且0.3以下。
9.一種在Si襯底上隔著SiGe層形成硅應(yīng)變層的半導(dǎo)體襯底的制造方法，在采用權(quán)利要求6至權(quán)利要求8中任一項(xiàng)所述的半導(dǎo)體襯底的制造方法制作的半導(dǎo)體襯底的所述第二SiGe層上直接或隔著其它SiGe層外延生長(zhǎng)所述硅應(yīng)變層。
10.一種半導(dǎo)體襯底包括Si襯底、在該Si襯底上的第一SiGe層以及在該第一SiGe層上直接或隔著Si層配置的第二SiGe層；所述第一SiGe層的膜厚，薄于因膜厚增加而發(fā)生位錯(cuò)并產(chǎn)生晶格緩和的膜厚即臨界膜厚的2倍，所述第二SiGe層設(shè)有傾斜組成區(qū)域，使所述第二SiGe層的Ge組成比至少在所述第一SiGe層或與所述Si的接觸面上低于第一SiGe層中的Ge組成比在層中的最大值，并且，至少在一部分上Ge組成比朝表面方向逐漸增加，通過用權(quán)利要求1所述的半導(dǎo)體襯底的制造方法來制作。
11.如權(quán)利要求10所述的半導(dǎo)體襯底，其特征在于所述第一SiGe層的Ge組成比x一定，且厚度小于滿足如下關(guān)系式tc(nm)＝(1.9×10-3/ε(x)2)·ln(tc/0.4)ε(x)＝(a0+0.200326x+0.026174x2)/a0)a0＝0.543nm(a0為Si的晶格常數(shù))的臨界膜厚tc的2倍。
12.如權(quán)利要求10或權(quán)利要求11所述的半導(dǎo)體襯底，其特征在于所述第一SiGe層的Ge組成比x為0.05以上且0.3以下。
13.如權(quán)利要求10至權(quán)利要求12中任一項(xiàng)所述的半導(dǎo)體襯底，其特征在于所述第二SiGe層在所述第一SiGe層上直接配置，且，整個(gè)層為Ge組成比朝表面方向逐漸增加的傾斜組成層。
14.一種半導(dǎo)體襯底，其特征在于在權(quán)利要求10至權(quán)利要求13中任一項(xiàng)所述的半導(dǎo)體襯底的所述第二SiGe層上設(shè)有直接或隔著其它SiGe層配置的硅應(yīng)變層。
15.一種半導(dǎo)體襯底包括Si襯底、在該Si襯底上的第一SiGe層以及在該第一SiGe層上直接或隔著Si層配置的第二SiGe層；所述第一SiGe層的膜厚，薄于因膜厚增加而發(fā)生位錯(cuò)并產(chǎn)生晶格緩和的膜厚即臨界膜厚的2倍，所述第二SiGe層以連續(xù)的Ge組成比交互地構(gòu)成朝表面方向Ge組成比逐漸增加的SiGe的傾斜組成層和以該傾斜組成層的上面的Ge組成比在傾斜組成層上配置的SiGe的固定組成層的多層層疊，使該第二SiGe層下面的Ge組成比低于所述第一SiGe層中Ge組成比在層中的最大值，通過用權(quán)利要求6所述的半導(dǎo)體襯底的制造方法來制作。
16.如權(quán)利要求15所述的半導(dǎo)體襯底，其特征在于所述第一SiGe層的Ge組成比x一定，且厚度小于滿足如下關(guān)系式tc(nm)＝(1.9×10-3/ε(x)2)·ln(tc/0.4)ε(x)＝(a0+0.200326x+0.026174x2)/a0)a0＝0.543nm(a0為Si的晶格常數(shù))的臨界膜厚tc的2倍。
17.如權(quán)利要求15或權(quán)利要求16所述的半導(dǎo)體襯底，其特征在于所述第一SiGe層的Ge組成比x為0.05以上且0.3以下。
18.一種半導(dǎo)體襯底，其特征在于在權(quán)利要求15至權(quán)利要求17中任一項(xiàng)所述的半導(dǎo)體襯底的所述第二SiGe層上設(shè)置直接或隔著其它SiGe層配置的硅應(yīng)變層。
19.一種場(chǎng)效應(yīng)晶體管的制造方法，在SiGe層上外延生長(zhǎng)的硅應(yīng)變層上形成溝道區(qū)域，在采用權(quán)利要求5或權(quán)利要求9所述的半導(dǎo)體襯底的制造方法制作的半導(dǎo)體襯底的所述硅應(yīng)變層上形成所述溝道區(qū)域。
20.一種場(chǎng)效應(yīng)晶體管，在SiGe層上外延生長(zhǎng)的硅應(yīng)變層上形成溝道區(qū)域，通過用權(quán)利要求19所述的場(chǎng)效應(yīng)晶體管的制造方法來制作。
全文摘要
本發(fā)明的半導(dǎo)體襯底的制造方法，包括第一層形成工序、第二層形成工序、熱處理工序以及研磨工序，第一層形成工序中，設(shè)定所述第一SiGe層的膜厚，薄于因膜厚增加而發(fā)生位錯(cuò)并產(chǎn)生晶格緩和的膜厚即臨界膜厚的2倍厚度，第二層形成工序中，形成傾斜組成區(qū)域，使第二SiGe層的Ge組成比至少在第一SiGe層或與Si的接觸面上低于第一SiGe層中Ge組成比在層中的最大值，并且，至少在一部分上Ge組成比朝表面方向逐漸增加。從而，貫通位錯(cuò)密度低，且表面粗糙度小，同時(shí)防止器件制造工序等的熱處理時(shí)的表面或界面的粗糙度的惡化。
文檔編號(hào)H01L21/205GK1759468SQ03826259
公開日2006年4月12日 申請(qǐng)日期2003年2月6日 優(yōu)先權(quán)日2003年2月4日
發(fā)明者鹽野一郎, 二宮正晴, 鴻上肇 申請(qǐng)人:三菱住友硅晶株式會(huì)社