專利名稱：薄膜晶體管結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種應(yīng)用于有源式矩陣液晶平面顯示器(Active MatrixLiquid Crystal Display，AM-LCD)的薄膜晶體管結(jié)構(gòu)，尤指一種具有自對準內(nèi)柵極(Self-Align Intra-Gate)的薄膜晶體管結(jié)構(gòu)。
背景技術(shù)：
隨著制造技術(shù)的日益進展，液晶顯示器(Liquid Crystal Display，LCD)已經(jīng)是一種被廣泛應(yīng)用的顯示元件，而其工作原理主要是利用電場來改變液晶的排列狀態(tài)，使得通過液晶的光線產(chǎn)生路線改變的現(xiàn)象，進而達成明暗變化的顯示效果。
液晶顯示器(LCD)依工藝技術(shù)的不同可區(qū)分為無源式矩陣液晶顯示器(Passive Matrix LCD，PM-LCD)和有源式矩陣液晶顯示器(Active MatrixLCD，AM-LCD)。于1970年時，無源式矩陣液晶顯示器(PM-LCD)已被應(yīng)用于手表和便攜式計算機，但其在亮度及可視角度方面較差，反應(yīng)速度較慢，因此在應(yīng)用上受到很大的限制。然而有源式矩陣液晶顯示器(AM-LCD)則能夠驅(qū)動單一像素，且不影響相鄰像素，在色彩品質(zhì)及反應(yīng)速度方面表現(xiàn)都十分良好，可應(yīng)用于數(shù)碼相機、液晶投影儀、移動電話用液晶面板、筆記本電腦及平面電視市場，因此已成為目前液晶顯示器(LCD)市場的主流。
有源式矩陣液晶顯示器(AM-LCD)主要可分成二極管結(jié)構(gòu)及晶體管結(jié)構(gòu)的液晶顯示器，薄膜晶體管液晶顯示器(TFT-LCD)則屬于后者?；旧?，薄膜晶體管液晶顯示器(TFT-LCD)是以薄膜晶體管分別對像素(pixel)定址，并置于顯示行列的交叉點作為啟閉像素的開關(guān)，其可在每一像素中直接以晶體管驅(qū)動，控制其電壓，使其達到高對比、快速反應(yīng)及較廣視角等特性，故其顯像品質(zhì)極佳。
一般在有源式矩陣液晶平面顯示器(AM-LCD)中作為開關(guān)元件的三端元件薄膜晶體管(TFT)，依目前發(fā)展趨勢，其結(jié)構(gòu)大多采用頂部柵極型態(tài)(Top-Gate Type)，有P溝道薄膜晶體管1和具輕摻雜漏極(Lightly DopedDrain，LDD)結(jié)構(gòu)的N溝道薄膜晶體管2，其截面構(gòu)造如圖1所示。P溝道薄膜晶體管1的源極12和漏極13是藉由離子注入機注入硼元素，而N溝道薄膜晶體管2的源極22和漏極23則注入磷元素而成，且為了減少逆向偏壓時的漏電流(leakage current)而多加一輕摻雜漏極(LDD)結(jié)構(gòu)24。于上述薄膜晶體管結(jié)構(gòu)中，柵極11、21材料為鉬鎢合金，而柵極氧化層14與絕緣層15的材料為二氧化硅，配線材料為純鋁金屬，而最后整個元件則以氮化硅材料作為保護膜16。在這樣的薄膜晶體管結(jié)構(gòu)中，輕摻雜漏極(LDD)結(jié)構(gòu)24的導(dǎo)入主要在解決當元件越做越小時，N溝道接近漏極23處的崩潰電壓(breakdown voltage)、熱電子效應(yīng)(hot electron effect)及沖擊游離(impact ionization)等現(xiàn)象。
然而于上述薄膜晶體管結(jié)構(gòu)中，由于輕摻雜漏極(LDD)結(jié)構(gòu)24的生成必須導(dǎo)入至少兩道光掩模處理以分別進行兩次離子注入，如此將很容易產(chǎn)生光對準偏差(Photo Misalignment)的問題，進而影響薄膜晶體管的電性與液晶顯示器的影像品質(zhì)。因此，如何發(fā)展一種可解決光對準偏差問題，并可提供輕摻雜漏極(LDD)相關(guān)功能的薄膜晶體管結(jié)構(gòu)，使有源式矩陣液晶平面顯示器(AM-LCD)提供更佳的影像品質(zhì)(image characteristics)，實為目前急需解決的問題。

發(fā)明內(nèi)容
本發(fā)明的主要目的為提供一種應(yīng)用于有源式矩陣液晶平面顯示器(AM-LCD)的薄膜晶體管結(jié)構(gòu)，其藉由一內(nèi)柵極結(jié)構(gòu)(Intra-Gate device)的導(dǎo)入，可達與現(xiàn)有輕摻雜漏極(LDD)結(jié)構(gòu)相當?shù)碾娦运疁?，并可與P溝道薄膜晶體管的工藝整合，以形成具自對準內(nèi)柵極的薄膜晶體管結(jié)構(gòu)。
本發(fā)明的另一目的為提供一種應(yīng)用于有源式矩陣液晶顯示器(AM-LCD)的整合式薄膜晶體管結(jié)構(gòu)，以形成一可全程自對準工藝(Total Self-Alignprocess)，并且因應(yīng)元件的特性，可以縮短薄膜晶體管各柵極的特性長度(Characteristic length)，進而達到增加像素開口率及降低多晶硅表面反射量等優(yōu)點。
為達上述目的，本發(fā)明提供一種薄膜晶體管結(jié)構(gòu)，其應(yīng)用于有源式矩陣液晶平面顯示器(AM-LCD)，其包含一基板，其上具有多個本征區(qū)域、至少包括一個第一摻雜區(qū)及二個第二摻雜區(qū)，其中第一摻雜區(qū)設(shè)置于多個本征區(qū)域之間，且多個本征區(qū)域通過第一摻雜區(qū)串連而形成一串連結(jié)構(gòu)，以及第二摻雜區(qū)分別設(shè)置于串連結(jié)構(gòu)的兩端；一源極及一漏極，其分別連結(jié)至串連結(jié)構(gòu)兩端的第二摻雜區(qū)；以及至少一柵極，其覆蓋多個本征區(qū)域，使每一本征區(qū)域的邊緣部分與對應(yīng)柵極的邊緣部分大致對準。
根據(jù)上述的構(gòu)想，其中基板為具有一多晶硅層的基板，而本征區(qū)域、第一摻雜區(qū)及第二摻雜區(qū)設(shè)置于多晶硅層中。另外本發(fā)明的第一摻雜區(qū)及第二摻雜區(qū)分別藉由注入不同濃度的磷元素所構(gòu)成，其中第二摻雜區(qū)的摻雜濃度大于第一摻雜區(qū)的摻雜濃度。又柵極可由鉬鎢合金(MoW)、鉻(Cr)、鋁(Al)、鉬(Mo)、鈦(Ti)、鉭(Ta)或銅(Cu)金屬所制成。除此之外，本征區(qū)域與其相對應(yīng)的柵極間更包含一柵極氧化層，其中柵極氧化層由二氧化硅所構(gòu)成。
根據(jù)上述構(gòu)想，本發(fā)明的柵極構(gòu)成一∏型、L型、I型或E型分布。
為達上述目的，本發(fā)明更提供一種薄膜晶體管結(jié)構(gòu)，其包含一基板，其上具有N個本征區(qū)域、N-1個第一摻雜區(qū)、二個第二摻雜區(qū)，其中N-1個第一摻雜區(qū)交錯設(shè)置于N個本征區(qū)域之間，而二第二摻雜區(qū)則分別設(shè)置于第1個本征區(qū)域及第N個本征區(qū)域的外側(cè)，其中N為一整數(shù)，且N≥2；一源極及一漏極，分別連結(jié)至二個第二摻雜區(qū)；以及至少一柵極，其覆蓋N個本征區(qū)域，使每一有源區(qū)域的邊緣部分與對應(yīng)柵極的邊緣部分大致上對準。
本發(fā)明得藉由下列附圖與實施例說明，使得更清楚地了解本發(fā)明。


圖1為目前應(yīng)用于有源式矩陣液晶平面顯示器(AM-LCD)中作為開關(guān)元件的三端元件薄膜晶體管的截面示意圖；圖2(a)-(b)分別為本發(fā)明的薄膜晶體管的第一優(yōu)選實施例的俯視與剖面圖；圖3(a)-(b)為本發(fā)明的薄膜晶體管的第二優(yōu)選實施例的示意圖，其中圖3(a)揭示多硅晶層上本征區(qū)域、第一摻雜區(qū)及第二摻雜區(qū)的分布情形，而圖3(b)則顯示柵極相對于本征區(qū)域、第一摻雜區(qū)與第二摻雜區(qū)的分布情形；圖4(a)-(b)為本發(fā)明的薄膜晶體管的第三優(yōu)選實施例示意圖，其中圖4(a)揭示多硅晶層上有源區(qū)域、第一摻雜區(qū)及第二摻雜區(qū)的分布情形，而圖4(b)則顯示柵極相對于本征區(qū)域、第一摻雜區(qū)與第二摻雜區(qū)的分布情形；圖5(a)-(b)為本發(fā)明的薄膜晶體管的第四優(yōu)選實施例示意圖，其中圖5(a)揭示多硅晶層上本征區(qū)域、第一摻雜區(qū)及第二摻雜區(qū)的分布情形，而圖5(b)則顯示柵極相對于本征區(qū)域、第一摻雜區(qū)與第二摻雜區(qū)的分布情形；以及圖6(a)-(b)為本發(fā)明的薄膜晶體管的第五優(yōu)選實施例示意圖，其中圖6(a)揭示多硅晶層上本征區(qū)域、第一摻雜區(qū)及第二摻雜區(qū)的分布情形，而圖6(b)則顯示柵極相對于本征區(qū)域、第一摻雜區(qū)與第二摻雜區(qū)的分布情形。
附圖中的附圖標記說明如下1P溝道薄膜晶體管2N溝道薄膜晶體管11柵極 12源極13漏極 14柵極氧化層15絕緣層16保護膜21柵極 22源極23漏極 24輕摻雜漏極LDD結(jié)構(gòu)31基板 41柵極51源極 52漏極311本征區(qū)域 312第一摻雜區(qū)313第二摻雜區(qū) 411柵極氧化層具體實施方式
本發(fā)明為一種應(yīng)用于有源式矩陣液晶平面顯示器(AM-LCD)的薄膜晶體管結(jié)構(gòu)，以下將以實施例進一步說明本發(fā)明技術(shù)，但是可應(yīng)用本發(fā)明技術(shù)的薄膜晶體管結(jié)構(gòu)并不限于所提的實施例，任何適用本發(fā)明技術(shù)的薄膜晶體管結(jié)構(gòu)，在此皆可并入?yún)⒖肌?br> 請參閱圖2，其為本發(fā)明應(yīng)用于有源式矩陣液晶平面顯示器(AM-LCD)的薄膜晶體管結(jié)構(gòu)的第一優(yōu)選實施例示意圖，其中圖2(a)為薄膜晶體管結(jié)構(gòu)的俯視圖，而圖2(b)則為薄膜晶體管結(jié)構(gòu)的截面圖。如圖2(a)與(b)所示，本發(fā)明的薄膜晶體管結(jié)構(gòu)包含一基板31，其上具有多個本征區(qū)域(IntrinsicArea)311、至少包括一個第一摻雜區(qū)312(可為n摻雜區(qū)(n-doping area))及二個第二摻雜區(qū)313，其中多個本征區(qū)域311通過第一摻雜區(qū)312而串連，亦即第一摻雜區(qū)312位于多個本征區(qū)域311之間，并與多個本征區(qū)域311形成一串連結(jié)構(gòu)。
請再參閱圖2(a)、(b)，二個第二摻雜區(qū)313分別連接于串連結(jié)構(gòu)的兩端。此外，薄膜晶體管結(jié)構(gòu)更包含一源極51及一漏極52，其分別連結(jié)至串連結(jié)構(gòu)兩端的第二摻雜區(qū)313。除源極51與漏極52外，薄膜晶體管結(jié)構(gòu)更包括至少一柵極41，其覆蓋該多個本征區(qū)域311，并使每一本征區(qū)域311的邊緣部分與對應(yīng)柵極41的邊緣部分大致上對準(align)。
于上述結(jié)構(gòu)中，基板31為具多晶硅層的基板，而本征區(qū)域311、第一摻雜區(qū)312及第二摻雜區(qū)313等設(shè)置于多晶硅層中。另外第一摻雜區(qū)312及第二摻雜區(qū)313分別藉由注入不同濃度的磷元素所構(gòu)成，其中第二摻雜區(qū)313的摻雜濃度大于第一摻雜區(qū)312的摻雜濃度。又柵極41由鉬鎢合金(MoW)、鉻(Cr)、鋁(Al)、鉬(Mo)、鈦(Ti)、鉭(Ta)或銅(Cu)金屬所制成。除此之外，本征區(qū)域311與其相對應(yīng)的柵極41間更包含一柵極氧化層411，其中該柵極氧化層411以二氧化硅所構(gòu)成為佳。
請參閱圖3(a)、(b)，其為本發(fā)明薄膜晶體管的第二優(yōu)選實施例示意圖，其中圖3(a)揭示一多硅晶層中本征區(qū)域、第一摻雜區(qū)及第二摻雜區(qū)的分布情形，而圖3(b)則顯示柵極相對于本征區(qū)域、第一摻雜區(qū)與第二摻雜區(qū)的分布情形。如圖3(a)所示，不同于圖2所揭示本征區(qū)域、第一摻雜區(qū)與第二摻雜區(qū)呈直線排列的實施例，本實施例中本征區(qū)域311、第一摻雜區(qū)312及第二摻雜區(qū)313以近似于倒”L”的形狀排列，亦即第一摻雜區(qū)312具有兩部分，該兩部分以基本上約90度的角度排列，而多個本征區(qū)域311則分別與第一摻雜區(qū)312的兩端相連結(jié)，二第二摻雜區(qū)313則與兩端的本征區(qū)域311相連結(jié)，另外源極與漏極(未圖示)則分別與兩端的第二摻雜區(qū)313相連結(jié)。
請參閱圖3(b)，在本實施例中，柵極41結(jié)構(gòu)呈”L”型排列，且覆蓋多個本征區(qū)域311，使每一本征區(qū)域311的邊緣部分與對應(yīng)柵極41的邊緣部分基本上相對準(align)。第一摻雜區(qū)312及第二摻雜區(qū)313可藉由注入不同濃度的磷元素所構(gòu)成，其中第二摻雜區(qū)313的摻雜濃度大于第一摻雜區(qū)312的摻雜濃度。又柵極41亦可由鉬鎢合金(MoW)、鉻(Cr)、鋁(Al)、鉬(Mo)、鈦(Ti)、鉭(Ta)或銅(Cu)金屬所制成。
同樣地，于圖4(a)與(b)所示的第三優(yōu)選實施例中，本征區(qū)域311、第一摻雜區(qū)312及第二摻雜區(qū)313整體以近似于”U”型排列，亦即第一摻雜區(qū)312以“U”型呈現(xiàn)，而多個本征區(qū)域311則分別連結(jié)于第一摻雜區(qū)312的兩端，二個第二摻雜區(qū)313則分別與兩端的本征區(qū)域311相連結(jié)，另外源極與漏極(未圖示)則分別與兩端的第二摻雜區(qū)313相連結(jié)。柵極41結(jié)構(gòu)呈I型排列，且覆蓋多個本征區(qū)域311，使每一本征區(qū)域311的邊緣部分與對應(yīng)柵極41的邊緣部分相對準(align)。
圖5及圖6則分別揭示本發(fā)明薄膜晶體管的第四及第五優(yōu)選實施例。于圖5與圖6所示的各實施例中，薄膜晶體管結(jié)構(gòu)均包含一基板31，其上具有N個本征區(qū)域311、N-1個第一摻雜區(qū)312、二個第二摻雜區(qū)313，其中N-1個第一摻雜區(qū)312交錯地設(shè)置于N個本征區(qū)域311之間，而二個第二摻雜區(qū)313則分別設(shè)置于第1個本征區(qū)域311及第N個本征區(qū)域311的外側(cè)，其中N為一整數(shù)且N≥2。另外，薄膜晶體管更包括一源極及一漏極(未圖示)，其分別連結(jié)至二第二摻雜區(qū)313，以及至少一柵極41，其覆蓋該N個本征區(qū)域311，且使每一本征區(qū)域313的邊緣部分與對應(yīng)柵極41的邊緣部分基本上相對準，以形成具自對準內(nèi)柵極的薄膜晶體管結(jié)構(gòu)。
于圖5(a)與(b)所示實施例中，N等于3，亦即薄膜晶體管結(jié)構(gòu)具有三個本征區(qū)域311，二個第一摻雜區(qū)312與二個第二摻雜區(qū)313。本征區(qū)域311、第一摻雜區(qū)312及第二摻雜區(qū)313整體以“S”型排列，亦即二個第一摻雜區(qū)312交錯排列于三個本征區(qū)域311之間，并成一“S”型的串連結(jié)構(gòu)。二個第二摻雜區(qū)313則分別與兩端的本征區(qū)域311相連結(jié)。另外源極與漏極(未圖示)則分別與第二摻雜區(qū)313相連結(jié)。柵極41結(jié)構(gòu)呈”I”型排列，且覆蓋三個本征區(qū)域311，使每一個本征區(qū)域311的邊緣部分與對應(yīng)柵極41的邊緣部分基本上對準(align)。
相似地，于圖6(a)與(b)所示實施例中，N亦等于3，亦即薄膜晶體管結(jié)構(gòu)具有三個本征區(qū)域311，二個第一摻雜區(qū)312與二個第二摻雜區(qū)313。本征區(qū)域311、第一摻雜區(qū)312及第二摻雜區(qū)313以弧形排列，亦即二個第一摻雜區(qū)312交錯排列于三個本征區(qū)域311之間，二個第二摻雜區(qū)313則分別與兩端的本征區(qū)域相連結(jié)。另外源極與漏極(未圖示)則分別與第二摻雜區(qū)313相連結(jié)。柵極41結(jié)構(gòu)呈“E”型排列，且覆蓋三個本征區(qū)域311，使每一本征區(qū)域311的邊緣部分與對應(yīng)柵極41的邊緣部分大致上對準(align)。
在上述實施例中，其主要的原理都相似，其差異僅在于本征區(qū)域311、第一摻雜區(qū)312及第二摻雜區(qū)313的數(shù)目、排列與分布不同而已。由于本征區(qū)域311、第一摻雜區(qū)312及第二摻雜區(qū)313的數(shù)目、排列與分布上的差異亦致使各實施例中與本征區(qū)域311相對準(align)的柵極41呈現(xiàn)不同類型的樣態(tài)，而使柵極41分別以∏型、L型、I型或E型方式呈現(xiàn)。當然在實際應(yīng)用上，本發(fā)明的柵極結(jié)構(gòu)可因應(yīng)多晶硅層各區(qū)域的分布而做靈活的調(diào)變，而不受限于前述實施例的實施態(tài)樣而已。
綜上所述，本發(fā)明提供一種應(yīng)用于有源式矩陣驅(qū)動型液晶平面顯示器(AM-LCD)的薄膜晶體管結(jié)構(gòu)，其藉由一內(nèi)柵極結(jié)構(gòu)(Intra-Gate)的導(dǎo)入，可達與現(xiàn)有輕摻雜漏極(LDD)相當?shù)碾娦运疁剩⒖膳cP溝道薄膜晶體管的工藝整合。N溝道膜薄晶體管的NMOS于導(dǎo)入內(nèi)柵極結(jié)構(gòu)(Intra-Gate device)后可形成一自對準工藝(Self-Align process)。在重新設(shè)計像素及驅(qū)動電路時，P溝道膜薄晶體管的PMOS已為一自對準工藝，兩者可整合為一全程自對準工藝(Total Self-Align process)，并且因應(yīng)元件的特性，可以縮短薄膜晶體管各柵極的特性長度(characteristic length)D(請參閱圖2至圖6所示的標號“D”)，進而達到增加像素開口率及降低多晶硅表面反射量等優(yōu)點。
而根據(jù)本發(fā)明人的實驗結(jié)果，特性長度D會隨著不同的柵極41態(tài)樣而有所變化，例如當柵極41態(tài)樣為∏型或E型時(如圖2(a)、圖6(b)所示)，其特性長度D小于7μm，而當柵極41態(tài)樣為L型或I型時(如圖3(b)、圖4(b)、圖5(b)所示)，其特性長度D小于5μm，但不論柵極41是呈現(xiàn)何種組合態(tài)樣，其特性長度D都是小于現(xiàn)有的LDD態(tài)樣。
同時，在上述實施例中，由于供本征區(qū)域311、第一摻雜區(qū)312及第二摻雜區(qū)313容設(shè)的多晶硅是本征多晶硅(Intrinsic poly)，具有高阻值，所以儲存電容(Cst)的電壓(Vcom)要接高電位(＞8V)，增加儲存電容(Cst)所能儲存的電荷，得以使Cst/Clc＞1。
縱使本發(fā)明已由上述的實施例詳細敘述而可由本領(lǐng)域技術(shù)人員任施匠思而為諸般修飾，但是皆不脫離如所附權(quán)利要求所請求保護的范圍。
權(quán)利要求
1.一種薄膜晶體管結(jié)構(gòu)，其應(yīng)用于有源式矩陣液晶平面顯示器，其包含一基板，其上具有多個本征區(qū)域、至少一個第一摻雜區(qū)及二個第二摻雜區(qū)，其中該第一摻雜區(qū)形成于該多個本征區(qū)域之間，且該多個本征區(qū)域通過該第一摻雜區(qū)串連而形成一串連結(jié)構(gòu)，以及該第二摻雜區(qū)分別設(shè)置于該串連結(jié)構(gòu)的兩端；一源極及一漏極，其分別連結(jié)至該串連結(jié)構(gòu)兩端的該第二摻雜區(qū)；以及至少一柵極，其覆蓋該多個本征區(qū)域，使每一本征區(qū)域的邊緣部分與對應(yīng)柵極的邊緣部分大致對準。
2.如權(quán)利要求1所述的薄膜晶體管結(jié)構(gòu)，其中，該基板為具有一多晶硅層的基板，且該本征區(qū)域、該第一摻雜區(qū)及該第二摻雜區(qū)設(shè)置于該多晶硅層。
3.如權(quán)利要求1所述的薄膜晶體管結(jié)構(gòu)，其中，該第一摻雜區(qū)及該第二摻雜區(qū)分別藉由注入不同濃度的磷元素所構(gòu)成，且該第二摻雜區(qū)的摻雜濃度大于該第一摻雜區(qū)的摻雜濃度。
4.如權(quán)利要求1所述的薄膜晶體管，其中，該本征區(qū)域與相對應(yīng)的該柵極間還包含一柵極氧化層。
5.如權(quán)利要求1所述的薄膜晶體管結(jié)構(gòu)，其中，該柵極構(gòu)成一∏型、L型、I型或E型分布。
6.如權(quán)利要求5所述的薄膜晶體管結(jié)構(gòu)，其中，該柵極具有一特性長度，且當該柵極構(gòu)成該∏型與該E型時，該特性長度小于7μm，當該柵極構(gòu)成該L型與該I型時，該特性長度小于5μm。
7.一種薄膜晶體管結(jié)構(gòu)，其包含一基板，其上具有N個本征區(qū)域、N-1個第一摻雜區(qū)、二個第二摻雜區(qū)，其中該N-1個第一摻雜區(qū)交錯設(shè)置于該N個本征區(qū)域之間，而該第二摻雜區(qū)則分別設(shè)置于該第1個本征區(qū)域及該第N個本征區(qū)域的外側(cè)，其中N為一整數(shù)，且N≥2；一源極及一漏極，分別連結(jié)至該第二摻雜區(qū)；以及至少一柵極，其覆蓋該N個本征區(qū)域，使每一本征區(qū)域的邊緣部分與對應(yīng)柵極的邊緣部分大致對準。
8.如權(quán)利要求7所述的薄膜晶體管結(jié)構(gòu)，其中，該第一摻雜區(qū)及該第二摻雜區(qū)分別藉由注入不同濃度的磷元素所構(gòu)成，且該第二摻雜區(qū)的摻雜濃度大于該第一摻雜區(qū)的摻雜濃度。
9.如權(quán)利要求7所述的薄膜晶體管結(jié)構(gòu)，其中，該柵極構(gòu)成一∏型、L型、I型或E型分布。
10.如權(quán)利要求9所述的薄膜晶體管結(jié)構(gòu)，其中，該柵極具有一特性長度，且當該柵極構(gòu)成該∏型與該E型時，該特性長度小于7μm，當該柵極構(gòu)成該L型與該I型時，該特性長度小于5μm。
全文摘要
本發(fā)明公開一種薄膜晶體管結(jié)構(gòu)，其應(yīng)用于有源式矩陣液晶平面顯示器，其包含一基板，其上具有多個本征區(qū)域、至少一個第一摻雜區(qū)及二個第二摻雜區(qū)，其中第一摻雜區(qū)設(shè)置于多個本征區(qū)域之間，且多個本征區(qū)域通過第一摻雜區(qū)串連而形成一串連結(jié)構(gòu)，以及第二摻雜區(qū)分別設(shè)置于串連結(jié)構(gòu)的兩端；一源極及一漏極，其分別連結(jié)至串連結(jié)構(gòu)兩端的第二摻雜區(qū)；以及至少一柵極，其覆蓋多個本征區(qū)域，使每一本征區(qū)域的邊緣部分與對應(yīng)柵極的邊緣部分大致對準。
文檔編號H01L29/66GK1610130SQ200310101400
公開日2005年4月27日 申請日期2003年10月17日 優(yōu)先權(quán)日2003年10月17日
發(fā)明者蔡耀銘, 謝秀春, 張世昌, 黃振庭, 吳逸蔚 申請人:統(tǒng)寶光電股份有限公司