專利名稱：半導(dǎo)體器件的布局檢驗(yàn)方法
技術(shù)領(lǐng)域：
本發(fā)明特別涉及對布線形成缺陷采取措施的半導(dǎo)體器件的布局檢驗(yàn)方法。
現(xiàn)有技術(shù)在被薄膜化了的絕緣膜覆蓋的大面積布線中，為了防止小丘的發(fā)生，防止半導(dǎo)體制造時(shí)發(fā)生的布線缺陷，以往曾采取了下述措施。
例如，如特開平8-115914號公報(bào)中所示，在半導(dǎo)體襯底上具有隔著絕緣膜形成的大面積布線的半導(dǎo)體器件中，將布線的寬度、長度分割成不至發(fā)生小丘的臨界尺寸以下。然后，將分割后的各布線用另外的布線相互進(jìn)行電連接。將分割后的布線彼此之間連接起來的布線被錯開配置成即使與分割后的布線進(jìn)行組合也不至發(fā)生小丘。
在現(xiàn)有的半導(dǎo)體制造中，在大面積布線上的接觸孔為高密度的情況下，由小丘造成的布線隆起，以及灰化及清洗工序中的接觸孔與布線的連接部缺損往往會發(fā)生。由此，因上層的CVD膜在淀積時(shí)發(fā)出的熱，致使在大面積布線部發(fā)生斷線、布線破損、表面剝離。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種可用芯片水準(zhǔn)發(fā)現(xiàn)布線缺陷發(fā)生部位即大面積布線上的接觸孔的高密度部的半導(dǎo)體器件的布局檢驗(yàn)方法。
本發(fā)明第1方面的半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，可從布線上的接觸孔的布局與布線的布局的關(guān)系檢測出布線形成缺陷部位。
按照本發(fā)明的第1方面，由于從布線上的接觸孔的布局與布線的布局的關(guān)系檢測出布線形成缺陷部位，所以在大面積布線上的接觸孔為高密度的情況下，可防止小丘的發(fā)生，防止半導(dǎo)體制造時(shí)發(fā)生的布線缺陷。
在本發(fā)明第1方面的方法中，最好對已檢測出布線形成缺陷部位的布線的布局進(jìn)行修正。
這樣，如果對已檢測出布線形成缺陷部位的布線的布局進(jìn)行修正，則可減少因?qū)挷季€上的小丘造成的布線的剝離缺陷。
本發(fā)明第2方面的半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，通過限制芯片布局上同一節(jié)點(diǎn)布線的總面積與同一節(jié)點(diǎn)布線上的接觸孔的總面積的面積比，并基于該限制來判定布線是否良好，從而檢測出布線形成缺陷部位。
按照本發(fā)明的第2方面，由于通過限制芯片布局上同一節(jié)點(diǎn)布線的總面積與同一節(jié)點(diǎn)布線上的接觸孔的總面積的面積比，并基于該限制來判定布線是否良好，從而檢測出布線形成缺陷部位，所以在布局設(shè)計(jì)階段，通過檢測出超過面積比限制的缺陷部位，可避免因小丘及布線與接觸孔的連接缺陷造成的大面積布線的斷線、布線破損、表面剝離等的形成缺陷。
本發(fā)明第3方面的半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，通過限制同一節(jié)點(diǎn)布線上的接觸孔的個數(shù)，并基于該個數(shù)限制來判定布線是否良好，從而檢測出布線形成缺陷部位。
按照本發(fā)明的第3方面，由于通過限制同一節(jié)點(diǎn)布線上的接觸孔的個數(shù)，并基于該個數(shù)限制來判定布線是否良好，從而檢測出布線形成缺陷部位，所以在布局設(shè)計(jì)階段，通過檢測出超過個數(shù)限制的缺陷部位，可避免因小丘及布線與接觸孔的連接缺陷造成的大面積布線的斷線、布線破損、表面剝離等的形成缺陷。
本發(fā)明第4方面的半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，通過限制恒定寬度的布線上的接觸孔的個數(shù)，并基于該個數(shù)限制來判定布線是否良好，從而檢測出布線形成缺陷部位。
按照本發(fā)明的第4方面，由于通過限制恒定寬度的布線上的接觸孔的個數(shù)，并基于該個數(shù)限制來判定布線是否良好，從而檢測出布線形成缺陷部位，所以在布局設(shè)計(jì)階段，通過檢測出超過個數(shù)限制的缺陷部位，可避免因小丘及布線與接觸孔的連接缺陷造成的大面積布線的斷線、布線破損、表面剝離等的形成缺陷。
本發(fā)明第5方面的半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，通過限制恒定寬度的布線上的接觸孔的總面積，并基于該面積限制來判定布線是否良好，從而檢測出布線形成缺陷部位。
按照本發(fā)明的第5方面，由于通過限制恒定寬度的布線上的接觸孔的總面積，并基于該面積限制來判定布線是否良好，從而檢測出布線形成缺陷部位，所以在布局設(shè)計(jì)階段，通過檢測出超過面積限制的缺陷部位，可避免因小丘及布線與接觸孔的連接缺陷造成的大面積布線的斷線、布線破損、表面剝離等的形成缺陷。
本發(fā)明第6方面的半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，包含計(jì)算同一節(jié)點(diǎn)布線的總面積和同一節(jié)點(diǎn)布線上的接觸孔的總面積的工序，以及根據(jù)同一節(jié)點(diǎn)布線的總面積決定接觸孔的面積限制值的工序，當(dāng)接觸孔的總面積在面積限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來。
按照本發(fā)明的第6方面，由于包含計(jì)算同一節(jié)點(diǎn)布線的總面積和同一節(jié)點(diǎn)布線上的接觸孔的總面積的工序，以及根據(jù)同一節(jié)點(diǎn)布線的總面積決定接觸孔的面積限制值的工序，當(dāng)接觸孔的總面積在面積限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來，所以借助于接觸孔總面積的限制隨同一節(jié)點(diǎn)布線的總面積而改變，可取得與本發(fā)明第2方面同樣的作用效果，同時(shí)可根據(jù)布線的寬度、面積，以高精度對限制值進(jìn)行微調(diào)。
本發(fā)明第7方面的半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，包含計(jì)算同一節(jié)點(diǎn)布線的總面積和同一節(jié)點(diǎn)布線上的接觸孔的個數(shù)的工序，以及根據(jù)同一節(jié)點(diǎn)布線的總面積決定接觸孔的個數(shù)限制值的工序，當(dāng)接觸孔的個數(shù)在個數(shù)限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來。
按照本發(fā)明的第7方面，由于包含計(jì)算同一節(jié)點(diǎn)布線的總面積和同一節(jié)點(diǎn)布線上的接觸孔的個數(shù)的工序，以及根據(jù)同一節(jié)點(diǎn)布線的總面積決定接觸孔的個數(shù)限制值的工序，當(dāng)接觸孔的個數(shù)在個數(shù)限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來，所以借助于接觸孔的個數(shù)限制隨同一節(jié)點(diǎn)布線的總面積而改變，可取得與本發(fā)明第3方面同樣的作用效果，同時(shí)可根據(jù)布線的寬度、面積，以高精度對限制值進(jìn)行微調(diào)。
本發(fā)明第8方面的半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，包含計(jì)算恒定寬度的布線上的接觸孔的個數(shù)的工序，以及根據(jù)布線寬度決定接觸孔的個數(shù)限制值的工序，當(dāng)接觸孔的個數(shù)在個數(shù)限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來。
按照本發(fā)明的第8方面，由于包含計(jì)算恒定寬度的布線上的接觸孔的個數(shù)的工序，以及根據(jù)布線寬度決定接觸孔的個數(shù)限制值的工序，當(dāng)接觸孔的個數(shù)在個數(shù)限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來，所以借助于接觸孔的個數(shù)限制隨布線寬度而改變，可取得與本發(fā)明第4方面同樣的作用效果，同時(shí)可根據(jù)接觸的面積、個數(shù)，以高精度對限制值進(jìn)行微調(diào)。
本發(fā)明第9方面的半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，包含計(jì)算恒定寬度的布線上的接觸孔的總面積的工序，以及根據(jù)布線寬度決定接觸孔的面積限制值的工序，當(dāng)接觸孔的總面積在面積限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來。
按照本發(fā)明的第9方面，由于包含計(jì)算恒定寬度的布線上的接觸孔的總面積的工序，以及根據(jù)布線寬度決定接觸孔的面積限制值的工序，當(dāng)接觸孔的總面積在面積限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來，所以借助于接觸孔的面積限制隨布線寬度而改變，可取得與本發(fā)明第5方面同樣的作用效果，同時(shí)可根據(jù)接觸的面積、個數(shù)，以高精度對限制值進(jìn)行微調(diào)。
本發(fā)明第10方面的半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，包含將芯片布局的整個面分割成多個檢驗(yàn)區(qū)域的工序，通過在檢驗(yàn)區(qū)域內(nèi)限制恒定寬度的布線上的接觸孔的個數(shù)并根據(jù)該個數(shù)限制判定布線是否良好從而檢測出布線形成缺陷部位的工序，以及檢驗(yàn)區(qū)域?qū)π酒季稚系恼麄€面進(jìn)行掃描的工序。
按照本發(fā)明的第10方面，由于包含將芯片布局的整個面分割成多個檢驗(yàn)區(qū)域的工序，通過在檢驗(yàn)區(qū)域內(nèi)限制恒定寬度的布線上的接觸孔的個數(shù)并根據(jù)該個數(shù)限制判定布線是否良好從而檢測出布線形成缺陷部位的工序，以及檢驗(yàn)區(qū)域?qū)π酒季稚系恼麄€面進(jìn)行掃描的工序，所以在檢驗(yàn)區(qū)域內(nèi)進(jìn)行與本發(fā)明第4方面同樣的檢驗(yàn)，通過檢驗(yàn)區(qū)域?qū)φ麄€面進(jìn)行掃描，布局的整個面的檢驗(yàn)結(jié)束。通過將布局的整個面進(jìn)行區(qū)域分割，比起芯片的整個面來，可局部地檢測出接觸的密集部分，避免形成缺陷。
在本發(fā)明的第10方面的結(jié)構(gòu)中，對于檢驗(yàn)芯片布局的芯片整個面的全面檢驗(yàn)和檢驗(yàn)芯片的一部分的局部檢驗(yàn)，檢驗(yàn)區(qū)域的掃描間隔可以不同。
這樣，由于對于檢驗(yàn)芯片布局的芯片整個面的全面檢驗(yàn)和檢驗(yàn)芯片的一部分的局部檢驗(yàn)，檢驗(yàn)區(qū)域的掃描間隔不同，所以根據(jù)芯片全面檢驗(yàn)以處理周轉(zhuǎn)周期(以下，簡稱為TAT)優(yōu)先，局部檢驗(yàn)以詳細(xì)的檢驗(yàn)優(yōu)先這樣的目的，分別使用掃描間隔。
在本發(fā)明的第10方面的結(jié)構(gòu)中，對于檢驗(yàn)芯片布局的芯片整個面的全面檢驗(yàn)和檢驗(yàn)芯片的一部分的局部檢驗(yàn)，檢驗(yàn)區(qū)域的大小可以不同。
這樣，可根據(jù)芯片全面檢驗(yàn)以處理TAT優(yōu)先，局部檢驗(yàn)以詳細(xì)的檢驗(yàn)優(yōu)先這樣的目的，分別使用檢驗(yàn)區(qū)域的大小。
在本發(fā)明的第4方面的結(jié)構(gòu)中，在預(yù)先去除掉在芯片布局上要連接的接觸孔不足恒定的數(shù)目的布線的基礎(chǔ)上，最好限制恒定寬度的布線上的接觸孔的個數(shù)。
這樣，由于在預(yù)先去除掉在芯片布局上要連接的接觸孔不足恒定的數(shù)目的布線的基礎(chǔ)上，限制恒定寬度的布線上的接觸孔的個數(shù)，所以在通過定義有缺陷發(fā)生的可能性的布線上的最低限度的接觸孔個數(shù)，憑借接觸孔的個數(shù)去除掉無需檢驗(yàn)的布線后，與本發(fā)明第4方面同樣地實(shí)施接觸孔的個數(shù)限制，可縮短處理TAT。
在本發(fā)明的第10方面的結(jié)構(gòu)中，限定于多個檢驗(yàn)區(qū)域之中接觸孔的個數(shù)在恒定數(shù)目以上的檢驗(yàn)區(qū)域，最好限制恒定寬度的布線上的接觸孔的個數(shù)。
這樣，由于限定于多個檢驗(yàn)區(qū)域之中接觸孔的個數(shù)在恒定數(shù)目以上的檢驗(yàn)區(qū)域，限制恒定寬度的布線上的接觸孔的個數(shù)，所以通過憑借接觸孔的個數(shù)不選擇無需檢驗(yàn)的檢驗(yàn)區(qū)域，與本發(fā)明第10方面同樣地實(shí)施接觸孔的個數(shù)限制，可縮短處理TAT。
本發(fā)明第11方面的半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的布線處的形成缺陷的發(fā)生的方法，包含將芯片布局的整個面分割成多個檢驗(yàn)區(qū)域的工序，通過在檢驗(yàn)區(qū)域內(nèi)采用天線檢驗(yàn)限制同一節(jié)點(diǎn)布線的總面積與同一節(jié)點(diǎn)布線上的接觸孔的總面積的面積比并基于該限制判定布線是否良好從而檢測出布線形成缺陷部位的工序，以及檢驗(yàn)區(qū)域?qū)π酒季稚系恼麄€面進(jìn)行掃描的工序。
按照本發(fā)明的第11方面，由于包含將芯片布局的整個面分割成多個檢驗(yàn)區(qū)域的工序，通過在檢驗(yàn)區(qū)域內(nèi)采用天線檢驗(yàn)限制同一節(jié)點(diǎn)布線的總面積與同一節(jié)點(diǎn)布線上的接觸孔的總面積的面積比并基于該限制判定布線是否良好從而檢測出布線形成缺陷部位的工序，以及檢驗(yàn)區(qū)域?qū)π酒季稚系恼麄€面進(jìn)行掃描的工序，所以在檢驗(yàn)區(qū)域內(nèi)進(jìn)行與本發(fā)明第2方面同樣的檢驗(yàn)，通過檢驗(yàn)區(qū)域?qū)φ麄€面進(jìn)行掃描，布局的整個面的檢驗(yàn)結(jié)束。因此，可避免因小丘及布線與接觸孔的連接缺陷造成的大面積布線的斷線、布線破損、表面剝離等的形成缺陷。另外，天線檢驗(yàn)雖然通常計(jì)算柵和與柵連接的接觸的比率，但也可不用柵而用布線應(yīng)用于該檢驗(yàn)。
本發(fā)明第12方面的半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的布線處的形成缺陷的發(fā)生的方法，包含定義芯片布局上局部檢驗(yàn)區(qū)域的工序，通過在局部檢驗(yàn)區(qū)域內(nèi)采用天線檢驗(yàn)限制同一節(jié)點(diǎn)布線的總面積與同一節(jié)點(diǎn)布線上的接觸孔的總面積的面積比并基于該限制判定布線是否良好從而檢測出布線形成缺陷部位的工序，以及局部檢驗(yàn)區(qū)域采用密度檢驗(yàn)對芯片布局上的整個面進(jìn)行掃描的工序。
按照本發(fā)明的第12方面，由于包含定義芯片布局上局部檢驗(yàn)區(qū)域的工序，通過在局部檢驗(yàn)區(qū)域內(nèi)采用天線檢驗(yàn)限制同一節(jié)點(diǎn)布線的總面積與同一節(jié)點(diǎn)布線上的接觸孔的總面積的面積比并基于該限制判定布線是否良好從而檢測出布線形成缺陷部位的工序，以及局部檢驗(yàn)區(qū)域采用密度檢驗(yàn)對芯片布局上的整個面進(jìn)行掃描的工序，所以在局部檢驗(yàn)區(qū)域內(nèi)進(jìn)行與本發(fā)明第2方面同樣的檢驗(yàn)，通過局部檢驗(yàn)區(qū)域?qū)φ麄€面進(jìn)行掃描，布局的整個面的檢驗(yàn)結(jié)束。因此，可避免因小丘及布線與接觸孔的連接缺陷造成的大面積布線的斷線、布線破損、表面剝離等的形成缺陷。另外，天線檢驗(yàn)雖然通常計(jì)算柵和與柵連接的接觸的比率，但也可不用柵而用布線應(yīng)用于該檢驗(yàn)。


圖1是示出應(yīng)用于本發(fā)明的實(shí)施例的半導(dǎo)體布局上的布線和接觸孔層的布局圖。
圖2是示出本發(fā)明的第1實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。
圖3是示出本發(fā)明的第1實(shí)施例的檢驗(yàn)算法的流程圖。
圖4A、圖4B、圖4C、圖4D是示出本發(fā)明的第1實(shí)施例的檢驗(yàn)過程的說明圖。
圖5是示出本發(fā)明的第2實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。
圖6是示出本發(fā)明的第2實(shí)施例的檢驗(yàn)算法的流程圖。
圖7A、圖7B、圖7C、圖7D是示出本發(fā)明的第2實(shí)施例的檢驗(yàn)過程的說明圖。
圖8是示出本發(fā)明的第3實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。
圖9是示出本發(fā)明的第3實(shí)施例的檢驗(yàn)算法的流程圖。
圖10A、圖10B、圖10C、圖10D是示出本發(fā)明的第3實(shí)施例的檢驗(yàn)過程的說明圖。
圖11是示出本發(fā)明的第4實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。
圖12是示出本發(fā)明的第4實(shí)施例的檢驗(yàn)算法的流程圖。
圖13A、圖13B、圖13C、圖13D是示出本發(fā)明的第4實(shí)施例的檢驗(yàn)過程的說明圖。
圖14是示出本發(fā)明的第5實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。
圖15是示出本發(fā)明的第5實(shí)施例的檢驗(yàn)算法的流程圖。
圖16A、圖16B、圖16C、圖16D、圖16E是示出本發(fā)明的第5實(shí)施例的檢驗(yàn)過程的說明圖。
圖17是示出本發(fā)明的第6實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。
圖18是示出本發(fā)明的第6實(shí)施例的檢驗(yàn)算法的流程圖。
圖19A、圖19B、圖19C、圖19D、圖19E是示出本發(fā)明的第6實(shí)施例的檢驗(yàn)過程的說明圖。
圖20是示出本發(fā)明的第7實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。
圖21是示出本發(fā)明的第7實(shí)施例的檢驗(yàn)算法的流程圖。
圖22A、圖22B、圖22C、圖22D、圖22E是示出本發(fā)明的第7實(shí)施例的檢驗(yàn)過程的說明圖。
圖23是示出本發(fā)明的第8實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。
圖24是示出本發(fā)明的第8實(shí)施例的檢驗(yàn)算法的流程圖。
圖25A、圖25B、圖25C、圖25D、圖25E是示出本發(fā)明的第8實(shí)施例的檢驗(yàn)過程的說明圖。
圖26是示出本發(fā)明的第9實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。
圖27是示出本發(fā)明的第9實(shí)施例的檢驗(yàn)算法的流程圖。
圖28A、圖28B、圖28C、圖28D是在本發(fā)明的第9實(shí)施例中總刮地示出檢查接觸孔的個數(shù)的區(qū)域的說明圖。
圖29A、圖29B、圖29C、圖29D、圖29E是示出本發(fā)明的第9實(shí)施例的檢驗(yàn)過程的說明圖。
圖30A、圖30B、圖30C、圖30D、圖30E、圖30F是示出本發(fā)明的第9實(shí)施例的檢驗(yàn)過程的說明圖。
圖31是示出本發(fā)明的第10實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。
圖32是示出本發(fā)明的第10實(shí)施例的檢驗(yàn)算法的流程圖。
圖33A、圖33B、圖33C、圖33D、圖33E是示出本發(fā)明的第10實(shí)施例的檢驗(yàn)過程的說明圖。
圖34是示出本發(fā)明的第11實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。
圖35是示出本發(fā)明的第11實(shí)施例的檢驗(yàn)算法的流程圖。
圖36A、圖36B、圖36C、圖36D是在本發(fā)明的第11實(shí)施例中總刮地示出檢查接觸孔的個數(shù)的區(qū)域的說明圖。
圖37A、圖37B、圖37C、圖37D、圖37E是示出本發(fā)明的第11實(shí)施例的檢驗(yàn)過程的說明圖。
圖38A、圖38B、圖38C、圖38D是示出本發(fā)明的第11實(shí)施例的檢驗(yàn)過程的說明圖。
圖39A、圖39B、圖39C、圖39D、圖39E是示出本發(fā)明的第11實(shí)施例的檢驗(yàn)過程的說明圖。
圖40是示出本發(fā)明的第12實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。
圖41是示出本發(fā)明的第12實(shí)施例的檢驗(yàn)算法的流程圖。
圖42A、圖42B、圖42C、圖42D是在本發(fā)明的第12實(shí)施例中總刮地示出檢查接觸孔的個數(shù)的區(qū)域的說明圖。
圖43A、圖43B、圖43C、圖43D是示出本發(fā)明的第12實(shí)施例的檢驗(yàn)過程的說明圖。
圖44是示出本發(fā)明的第13實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。
圖45是示出本發(fā)明的第13實(shí)施例的檢驗(yàn)算法的流程圖。
圖46A、圖46B、圖46C、圖46D是示出本發(fā)明的第13實(shí)施例的檢驗(yàn)過程的說明圖。
具體實(shí)施例方式
現(xiàn)基于圖1、圖2、圖3、圖4A、圖4B、圖4C、圖4D說明本發(fā)明的第1實(shí)施例。
圖1是示出應(yīng)用于本發(fā)明的實(shí)施例的半導(dǎo)體布局上的布線和接觸孔層的布局圖。
在圖1中，符號11表示芯片的最外圍，符號12表示布線層的布局，符號13表示接觸孔層的布局。
圖3是示出本發(fā)明的第1實(shí)施例的檢驗(yàn)算法的流程圖，圖4A、圖4B、圖4C、圖4D是示出本發(fā)明的第1實(shí)施例的檢驗(yàn)過程的說明圖。以下，沿流程圖說明檢驗(yàn)程序。
本半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的大面積布線處發(fā)生的形成缺陷的方法，通過限制芯片布局上同一節(jié)點(diǎn)布線的總面積與同一節(jié)點(diǎn)布線上的接觸孔的總面積的面積比，并基于該限制來判定布線是否良好，從而檢測出布線形成缺陷部位。
這時(shí)，如圖4A、圖4B、圖4C所示，定義布局14上以最小布線間隔W見方的尺寸表示的區(qū)域19，在布局14的布線之中，選擇區(qū)域19重疊的布線15。由于區(qū)域19為最小布線間隔，所選擇的布線15必然成為同一節(jié)點(diǎn)。在區(qū)域19不與布局14的布線重疊的情況下，移動最小布線間隔W的部分，使區(qū)域19不與布局14內(nèi)以前的位置重疊，然后選擇下一個區(qū)域，判定是否與布局14的布線層重疊。反復(fù)判定對布局的整個面是否掃描結(jié)束，直至發(fā)現(xiàn)下一條同一節(jié)點(diǎn)布線為止(步驟1A)。
計(jì)算所選擇的同一節(jié)點(diǎn)的布線15的面積(步驟1B)。具有接觸孔17的布線15和具有接觸孔18的布線16是另一節(jié)點(diǎn)(圖4D)。在步驟1A中選擇與所選擇的布線15重疊的接觸孔17(步驟1C)。在步驟1C中計(jì)算所選擇的接觸孔17的總面積(步驟1D)。從在步驟1B中所算出的同一節(jié)點(diǎn)布線15的面積與在步驟1D中所算出的接觸孔17的總面積算出面積比(步驟1E)。這時(shí)，接觸孔17和接觸孔18是另一節(jié)點(diǎn)的布線上的接觸孔，可分別算出面積比。當(dāng)步驟1E的面積比在限制值以上時(shí)，可作為發(fā)生布線形成缺陷的錯誤部位而被檢測出來(步驟1F)。
接著，從輸入布局14中去除掉在步驟1A中所選擇的布線(步驟1G)。利用步驟1G將一度被選擇的同一節(jié)點(diǎn)布線從輸入布局14中去除掉，由于不作二度選擇，所以可實(shí)施高速的CAD處理。判定在步驟1A中所選擇的區(qū)域19是否對輸入布局的整個面進(jìn)行了掃描(步驟1H)。當(dāng)存在未掃描的區(qū)域19時(shí)，返回到步驟1A，如此反復(fù)進(jìn)行。采用全面掃描來結(jié)束檢驗(yàn)。
圖2是示出本發(fā)明的第1實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。以下說明數(shù)據(jù)流。
如圖2所示，在同一節(jié)點(diǎn)布線識別步驟1a中，定義最小布線間隔的區(qū)域19，當(dāng)與所輸入的布局?jǐn)?shù)據(jù)14的布線數(shù)據(jù)15重疊的區(qū)域存在時(shí)，選擇布線數(shù)據(jù)15作為同一節(jié)點(diǎn)輸出。在接觸識別步驟1b中，選擇將所選擇的布線數(shù)據(jù)15和布局?jǐn)?shù)據(jù)14作為輸入而與布線數(shù)據(jù)15重疊的布局?jǐn)?shù)據(jù)14中的接觸孔數(shù)據(jù)17輸出。在面積計(jì)算步驟1c中，輸入所選擇的同一節(jié)點(diǎn)布線數(shù)據(jù)15和所選擇的接觸孔數(shù)據(jù)17，計(jì)算各自的總面積。在面積比計(jì)算步驟1d中，從在面積計(jì)算步驟1c中所算出的同一節(jié)點(diǎn)布線數(shù)據(jù)15和接觸孔數(shù)據(jù)17的各自的面積算出面積比并輸出。
在錯誤判定步驟1e中，將面積比與出錯條件進(jìn)行比較，當(dāng)面積比不滿足條件時(shí)，所選擇的布線數(shù)據(jù)15和接觸孔數(shù)據(jù)17作為錯誤輸出。在布局?jǐn)?shù)據(jù)更新步驟1f中，輸入布局?jǐn)?shù)據(jù)14和布線數(shù)據(jù)15，從輸入布局?jǐn)?shù)據(jù)14中減去在同一節(jié)點(diǎn)布線識別步驟1a中所選擇的布線數(shù)據(jù)15后得到的布局?jǐn)?shù)據(jù)被輸出，成為接下來要檢驗(yàn)的布線的輸入布局?jǐn)?shù)據(jù)。
按照以上做法可檢測出輸入布局上布線形成缺陷發(fā)生的部位。
現(xiàn)基于圖5、圖6、圖7A、圖7B、圖7C、圖7D說明本發(fā)明的第2實(shí)施例。
圖6是示出本發(fā)明的第2實(shí)施例的檢驗(yàn)算法的流程圖，圖7A、圖7B、圖7C、圖7D是示出本發(fā)明的第2實(shí)施例的檢驗(yàn)過程的說明圖。以下，沿流程圖說明檢驗(yàn)程序。
本半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的大面積布線處發(fā)生的形成缺陷的方法，通過限制同一節(jié)點(diǎn)布線上的接觸孔的個數(shù)，并基于該個數(shù)限制來判定布線是否良好，從而檢測出布線形成缺陷部位。
這時(shí)，如圖7A、圖7B、圖7C所示，定義布局21上以最小布線間隔W2見方的尺寸表示的區(qū)域26，在布局21的布線之中，選擇區(qū)域26重疊的布線22。由于區(qū)域26為最小布線間隔，所選擇的布線22必然成為同一節(jié)點(diǎn)。在區(qū)域26不與布局21的布線重疊的情況下，移動最小布線間隔W2的部分，使區(qū)域26不與布局21內(nèi)以前的位置重疊，然后選擇下一個區(qū)域，判定是否與布局21的布線層重疊。反復(fù)判定對布局的整個面是否掃描結(jié)束，直至發(fā)現(xiàn)下一條同一節(jié)點(diǎn)布線為止(步驟2A)。
計(jì)算所選擇的同一節(jié)點(diǎn)布線22的面積(步驟1B)。選擇與所算出的同一節(jié)點(diǎn)布線22重疊的接觸孔24(步驟2C)。這時(shí)，具有接觸孔24的布線22和具有接觸孔25的布線23是另一節(jié)點(diǎn)(圖7D)。在步驟2C中計(jì)算所選擇的接觸孔24的個數(shù)(步驟2D)。當(dāng)步驟2D中所算出的接觸孔24的個數(shù)在由同一節(jié)點(diǎn)布線22的面積預(yù)先確定的限制值以上時(shí)，可作為發(fā)生布線形成缺陷的錯誤部位而被檢測出來(步驟2E)。
接著，從輸入布局21中去除掉在步驟2A中所選擇的布線(步驟2F)。利用步驟2F將一度被選擇的同一節(jié)點(diǎn)布線從輸入布局21中去除掉，由于不作二度選擇，所以可實(shí)施高速的CAD處理。判定在步驟2A中所選擇的區(qū)域26是否對輸入布局21的整個面進(jìn)行了掃描(步驟2G)。當(dāng)存在未掃描的區(qū)域26時(shí)，返回到步驟2A，如此反復(fù)進(jìn)行。采用全面掃描來結(jié)束檢驗(yàn)。
圖5是示出本發(fā)明的第2實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。以下說明數(shù)據(jù)流。
如圖5所示，在同一節(jié)點(diǎn)布線識別步驟2a中，選擇最小布線間隔區(qū)域26，當(dāng)與所輸入的布局?jǐn)?shù)據(jù)21的布線數(shù)據(jù)22重疊的區(qū)域存在時(shí)，選擇布線數(shù)據(jù)22作為同一節(jié)點(diǎn)輸出。在同一節(jié)點(diǎn)面積計(jì)算步驟2b中，輸入所選擇的布線數(shù)據(jù)22，計(jì)算面積，輸出計(jì)算值。在接觸識別步驟2c中，將作為輸入布局?jǐn)?shù)據(jù)21和在同一節(jié)點(diǎn)布線識別步驟2a中所輸出的布線數(shù)據(jù)22作為輸入，選擇與布線數(shù)據(jù)22重疊的輸入布局?jǐn)?shù)據(jù)21中的接觸孔數(shù)據(jù)24輸出。在接觸個數(shù)計(jì)數(shù)步驟2d中，計(jì)算在接觸識別步驟2c中所輸出的接觸孔數(shù)據(jù)24的個數(shù)并輸出。
在錯誤判定步驟2e中，輸入在面積計(jì)算步驟2b中所輸出的同一節(jié)點(diǎn)布線數(shù)據(jù)22的面積和在接觸個數(shù)計(jì)數(shù)步驟2d中所輸出的接觸孔數(shù)據(jù)24的個數(shù)，如果不滿足接觸孔個數(shù)對面積的條件，則所選擇的布線數(shù)據(jù)22和接觸孔數(shù)據(jù)24作為錯誤輸出。在布局?jǐn)?shù)據(jù)更新步驟2f中，輸入布局?jǐn)?shù)據(jù)21和布線數(shù)據(jù)22，從輸入布局?jǐn)?shù)據(jù)21的布線層中減去選擇布線數(shù)據(jù)22后得到的布局?jǐn)?shù)據(jù)被輸出，成為接下來要檢驗(yàn)的布線的輸入布局?jǐn)?shù)據(jù)。
按照以上做法可檢測出輸入布局上布線形成缺陷發(fā)生的部位。
現(xiàn)基于圖8、圖9、圖10A、圖10B、圖10C、圖10D說明本發(fā)明的第3實(shí)施例。
圖9是示出本發(fā)明的第3實(shí)施例的檢驗(yàn)算法的流程圖，圖10A、圖10B、圖10C、圖10D是示出本發(fā)明的第3實(shí)施例的檢驗(yàn)過程的說明圖。以下，沿流程圖說明檢驗(yàn)程序。
本半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的大面積布線處發(fā)生的形成缺陷的方法，通過限制恒定寬度的布線上的接觸孔的個數(shù)，并基于該個數(shù)限制來判定布線是否良好，從而檢測出布線形成缺陷部位。
這時(shí)，如圖10A、圖10B所示，選擇在布局31上預(yù)先認(rèn)為有布線形成缺陷的可能性的布線寬度L以上的布線32(步驟3A)。如圖10C、圖10D所示，選擇與在步驟3A中所選擇的布線32重疊的接觸孔33(步驟3B)。計(jì)算在步驟3B中所選擇的接觸孔33的個數(shù)(步驟3C)。借助于與布線寬度L相關(guān)地設(shè)定的個數(shù)限制(例子4個以上)，檢測出錯誤布局34(步驟3D)。
圖8是示出本發(fā)明的第3實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。以下說明數(shù)據(jù)流。
如圖8所示，在布線識別步驟3a中，定義預(yù)先認(rèn)為有布線形成缺陷的可能性的布線寬度L，從所輸入的布局?jǐn)?shù)據(jù)31選擇布線寬度L以上的布線數(shù)據(jù)32輸出。在接觸識別步驟3b中，輸入在布線識別步驟3a中所輸出的布線數(shù)據(jù)32和輸入布局?jǐn)?shù)據(jù)31，從輸入布局?jǐn)?shù)據(jù)31中選擇與布線數(shù)據(jù)32重疊的接觸孔數(shù)據(jù)33輸出。在接觸個數(shù)計(jì)數(shù)步驟3c中，將在接觸識別步驟3b中所輸出的接觸孔數(shù)據(jù)33作為輸入，計(jì)算接觸孔的個數(shù)并輸出。
在錯誤判定步驟3d中，輸入在接觸個數(shù)計(jì)數(shù)步驟3c中所輸出的接觸孔數(shù)據(jù)33的個數(shù)，輸出符合于與布線寬度L相關(guān)地設(shè)定的個數(shù)限制(例子4個以上)的錯誤布局?jǐn)?shù)據(jù)34。
按照以上做法可檢測出輸入布局上布線形成缺陷發(fā)生的部位。
現(xiàn)基于圖11、圖12、圖13A、圖13B、圖13C、圖13D說明本發(fā)明的第4實(shí)施例。
圖12是示出本發(fā)明的第4實(shí)施例的檢驗(yàn)算法的流程圖，圖13A、圖13B、圖13C、圖13D是示出本發(fā)明的第4實(shí)施例的檢驗(yàn)過程的說明圖。以下，沿流程圖說明檢驗(yàn)程序。
本半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的大面積布線處發(fā)生的形成缺陷的方法，通過限制恒定寬度的布線上的接觸孔的總面積，并基于該面積限制來判定布線是否良好，從而檢測出布線形成缺陷部位。
這時(shí)，如圖13A、圖13B所示，選擇在布局41上預(yù)先認(rèn)為有布線形成缺陷的可能性的布線寬度L2以上的布線42(步驟4A)。如圖13C、圖13D所示，選擇與在步驟4A中所選擇的布線42重疊的接觸孔43(步驟4B)。計(jì)算在步驟4B中所選擇的接觸孔43的面積(步驟4C)。借助于與布線寬度L2相關(guān)地設(shè)定的面積限制，檢測出錯誤布局44(步驟4D)。
圖11是示出本發(fā)明的第4實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。以下說明數(shù)據(jù)流。
如圖11所示，在布線識別步驟4a中，定義預(yù)先認(rèn)為有布線形成缺陷的可能性的布線寬度L2，從所輸入的布局?jǐn)?shù)據(jù)41選擇布線寬度L2以上的布線數(shù)據(jù)42輸出。在接觸識別步驟4b中，輸入在布線識別步驟4a中所輸出的布線數(shù)據(jù)42和輸入布局?jǐn)?shù)據(jù)41，從輸入布局?jǐn)?shù)據(jù)41中選擇與布線數(shù)據(jù)42重疊的接觸孔數(shù)據(jù)43輸出。在接觸面積計(jì)數(shù)步驟4c中，將在接觸識別步驟4b中所輸出的接觸孔數(shù)據(jù)43作為輸入，計(jì)算接觸孔的總面積并輸出。
在錯誤判定步驟4d中，輸入在接觸面積計(jì)算步驟4c中所輸出的接觸孔數(shù)據(jù)43的總面積，輸出符合于與布線寬度L2相關(guān)地設(shè)定的面積限制的錯誤布局?jǐn)?shù)據(jù)44。
按照以上做法可檢測出輸入布局上布線形成缺陷發(fā)生的部位。
現(xiàn)基于圖14、圖15、圖16A、圖16B、圖16C、圖16D、圖16E說明本發(fā)明的第5實(shí)施例。
圖15是示出本發(fā)明的第5實(shí)施例的檢驗(yàn)算法的流程圖，圖16A、圖16B、圖16C、圖16D、圖16E是示出本發(fā)明的第5實(shí)施例的檢驗(yàn)過程的說明圖。以下，沿流程圖說明檢驗(yàn)程序。
本半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的大面積布線處發(fā)生的形成缺陷的方法，包含計(jì)算同一節(jié)點(diǎn)布線的總面積和同一節(jié)點(diǎn)布線上的接觸孔的總面積的工序，以及根據(jù)同一節(jié)點(diǎn)布線的總面積決定接觸孔的面積限制值的工序，當(dāng)接觸孔的總面積在面積限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來。
這時(shí)，如圖16A、圖16B、圖16C所示，定義布局51上以最小布線間隔W3見方的尺寸表示的區(qū)域56，在布局51的布線之中，選擇區(qū)域56重疊的布線52。由于區(qū)域56為最小布線間隔，所選擇的布線52必然成為同一節(jié)點(diǎn)。在區(qū)域56不與布局51的布線重疊的情況下，移動最小布線間隔W3的部分，使區(qū)域56不與布局內(nèi)以前的位置重疊，然后選擇下一個區(qū)域，判定是否與布局51的布線層重疊。反復(fù)判定對布局的整個面是否掃描結(jié)束，直至發(fā)現(xiàn)下一條同一節(jié)點(diǎn)布線為止(步驟5A)。
計(jì)算所選擇的同一節(jié)點(diǎn)的布線52的面積(步驟5B)。具有接觸孔54的布線52和具有接觸孔55的布線53是另一節(jié)點(diǎn)(圖16D)。選擇與在步驟5A中所選擇的布線52重疊的接觸孔54(步驟5C)。計(jì)算在步驟5C中所選擇的接觸孔54的總面積(步驟5D)。從圖16E的表57中唯一地決定從在步驟5B中所算出的同一節(jié)點(diǎn)布線52的面積中與布線面積B(μm2)的范圍對應(yīng)的接觸面積限制值X(μm2)。將所決定的限制面積X(μm2)與在步驟5D中所算出的接觸孔54的總面積進(jìn)行比較，當(dāng)在限制值X(μm2)以上時(shí)，可作為發(fā)生布線形成缺陷的錯誤部位而被檢測出來(步驟5E)。
接著，從輸入布局51中去除掉在步驟5A中所選擇的布線(步驟5F)。利用步驟5F將一度被選擇的同一節(jié)點(diǎn)布線從輸入布局51中去除掉，由于不作二度選擇，所以可實(shí)施高速的CAD處理。判定在步驟5A中所選擇的區(qū)域56是否對輸入布局51的整個面進(jìn)行了掃描(步驟5G)。當(dāng)存在未掃描的區(qū)域56時(shí)，返回到步驟5A，如此反復(fù)進(jìn)行。采用全面掃描來結(jié)束檢驗(yàn)。
圖14是示出本發(fā)明的第5實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。以下說明數(shù)據(jù)流。
如圖14所示，在同一節(jié)點(diǎn)布線識別步驟5a中，定義最小布線間隔區(qū)域56，當(dāng)與所輸入的布局?jǐn)?shù)據(jù)51的布線數(shù)據(jù)52重疊的區(qū)域存在時(shí)，選擇布線數(shù)據(jù)52作為同一節(jié)點(diǎn)輸出。在布線面積計(jì)算步驟5b中，輸入在同一節(jié)點(diǎn)布線識別步驟5a中所識別的布線數(shù)據(jù)52，計(jì)算面積，輸出結(jié)果。在接觸識別步驟5c中，將所選擇的布線數(shù)據(jù)52和布局?jǐn)?shù)據(jù)51作為輸入，選擇與布線數(shù)據(jù)52重疊的布局?jǐn)?shù)據(jù)51內(nèi)的接觸孔數(shù)據(jù)54輸出。在接觸面積計(jì)算步驟5d中，輸入所選擇的接觸孔數(shù)據(jù)54，計(jì)算總面積。在接觸面積決定步驟5e中，輸入預(yù)先從布線缺陷的發(fā)生率規(guī)定的出錯條件表57的與布線面積B(μm2)相關(guān)的接觸面積限制值X(μm2)和在布線面積計(jì)算步驟5b中所輸出的布線面積B(μm2)，唯一地決定接觸面積的面積限制值X(μm2)。
在錯誤判定步驟5f中，輸入從接觸面積決定步驟5e中所輸出的接觸面積的限制值X(μm2)和在接觸面積計(jì)算步驟5d中所算出的接觸面積，當(dāng)面積在X(μm2)以上時(shí)，將所選擇的布線數(shù)據(jù)52和接觸孔數(shù)據(jù)54作為錯誤輸出。在布局?jǐn)?shù)據(jù)更新步驟5g中，輸入布局?jǐn)?shù)據(jù)51和布線數(shù)據(jù)52，從輸入布局?jǐn)?shù)據(jù)51的布線層中減去選擇布線數(shù)據(jù)52后得到的布局?jǐn)?shù)據(jù)被輸出，成為接下來要檢驗(yàn)的布線的輸入布局?jǐn)?shù)據(jù)。
按照以上做法可檢測出輸入布局上布線形成缺陷發(fā)生的部位。
現(xiàn)基于圖17、圖18、圖19A、圖19B、圖19C、圖19D、圖19E說明本發(fā)明的第6實(shí)施例。
圖18是示出本發(fā)明的第6實(shí)施例的檢驗(yàn)算法的流程圖，圖19A、圖19B、圖19C、圖19D、圖19E是示出本發(fā)明的第6實(shí)施例的檢驗(yàn)過程的說明圖。以下，沿流程圖說明檢驗(yàn)程序。
本半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的大面積布線處所發(fā)生的形成缺陷的方法，包含計(jì)算同一節(jié)點(diǎn)布線的總面積和同一節(jié)點(diǎn)布線上的接觸孔的個數(shù)的工序，以及根據(jù)同一節(jié)點(diǎn)布線的總面積決定接觸孔的個數(shù)限制值的工序，當(dāng)接觸孔的個數(shù)在個數(shù)限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來。
這時(shí)，如圖19A、圖19B、圖19C所示，定義布局61上以最小布線間隔W4見方的尺寸表示的區(qū)域66，在布局61的布線之中，選擇區(qū)域66重疊的布線62。由于區(qū)域66為最小布線間隔，所選擇的布線62必然成為同一節(jié)點(diǎn)。在區(qū)域66不與布局61的布線重疊的情況下，移動最小布線間隔W4的部分，使區(qū)域66不與布局內(nèi)以前的位置重疊，然后選擇下一個區(qū)域，判定是否與布局61的布線層重疊。反復(fù)判定對布局的整個面是否掃描結(jié)束，直至發(fā)現(xiàn)下一條同一節(jié)點(diǎn)布線為止(步驟6A)。
計(jì)算所選擇的同一節(jié)點(diǎn)的布線62的面積(步驟6B)。具有接觸孔64的布線62和具有接觸孔65的布線63是另一節(jié)點(diǎn)(圖19D)。選擇與在步驟6A中所選擇的布線62重疊的接觸孔64(步驟6C)。計(jì)算在步驟6C中所選擇的接觸孔64的個數(shù)(步驟6D)。從圖19E的表67中唯一地決定從在步驟6B中所算出的同一節(jié)點(diǎn)布線62的面積中與布線面積B(μm2)對應(yīng)的接觸個數(shù)限制值C(個)。將所決定的限制個數(shù)C(個)與在步驟6D中所算出的接觸孔64的個數(shù)進(jìn)行比較，當(dāng)在C個以上時(shí)，可作為發(fā)生布線形成缺陷的錯誤部位而被檢測出來(步驟6E)。
接著，從輸入布局中去除掉在步驟6A中所選擇的布線(步驟6F)。利用步驟6F將一度被選擇的同一節(jié)點(diǎn)布線從輸入布局中去除掉，由于不作二度選擇，所以可實(shí)施高速的CAD處理。判定在步驟6A中所選擇的區(qū)域66是否對輸入布局的整個面進(jìn)行了掃描(步驟6G)。當(dāng)存在未掃描的區(qū)域66時(shí)，返回到步驟6A，如此反復(fù)進(jìn)行。采用全面掃描來結(jié)束檢驗(yàn)。
圖17是示出本發(fā)明的第6實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。以下說明數(shù)據(jù)流。
如圖17所示，在同一節(jié)點(diǎn)布線識別步驟6a中，定義最小布線間隔區(qū)域66，當(dāng)與所輸入的布局?jǐn)?shù)據(jù)61的布線數(shù)據(jù)62重疊的區(qū)域存在時(shí)，選擇布線數(shù)據(jù)62作為同一節(jié)點(diǎn)輸出。在布線面積計(jì)算步驟6b中，輸入在同一節(jié)點(diǎn)布線識別步驟6a中所識別的同一節(jié)點(diǎn)布線數(shù)據(jù)62，計(jì)算面積，輸出結(jié)果。在接觸識別步驟6c中，將所選擇的布線數(shù)據(jù)62和布局?jǐn)?shù)據(jù)61作為輸入，選擇與布線數(shù)據(jù)62重疊的布局?jǐn)?shù)據(jù)61內(nèi)的接觸孔數(shù)據(jù)64輸出。在接觸個數(shù)計(jì)數(shù)步驟6d中，輸入在接觸識別步驟6c中所選擇的接觸孔數(shù)據(jù)64，計(jì)算個數(shù)。在接觸個數(shù)決定步驟6e中，輸入預(yù)先從布線缺陷的發(fā)生率規(guī)定的出錯條件表67和在布線面積計(jì)算步驟6b中所輸出的布線面積B(μm2)，決定與布線面積B(μm2)相關(guān)的接觸個數(shù)限制值C(個)并輸出。
在錯誤判定步驟6f中，輸入從接觸個數(shù)決定步驟6e中所輸出的接觸個數(shù)的限制值C(個)和在接觸個數(shù)計(jì)數(shù)步驟6d中所算出的接觸個數(shù)，當(dāng)個數(shù)在C個以上時(shí)，將所選擇的布線數(shù)據(jù)62和接觸孔數(shù)據(jù)64作為錯誤輸出。在布局?jǐn)?shù)據(jù)更新步驟6g中，輸入布局?jǐn)?shù)據(jù)61和布線數(shù)據(jù)62，從輸入布局?jǐn)?shù)據(jù)61的布線層中減去選擇布線數(shù)據(jù)62后得到的布局?jǐn)?shù)據(jù)被輸出，成為應(yīng)檢驗(yàn)的下一布線的輸入布局?jǐn)?shù)據(jù)。
按照以上做法可檢測出輸入布局上布線形成缺陷發(fā)生的部位。
現(xiàn)基于圖20、圖21、圖22A、圖22B、圖22C、圖22D、圖22E說明本發(fā)明的第7實(shí)施例。
圖21是示出本發(fā)明的第7實(shí)施例的檢驗(yàn)算法的流程圖，圖22A、圖22B、圖22C、圖22D、圖22E是示出本發(fā)明的第7實(shí)施例的檢驗(yàn)過程的說明圖。以下，沿流程圖說明檢驗(yàn)程序。
本半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的大面積布線處發(fā)生的形成缺陷的方法，包含計(jì)算恒定寬度的布線上的接觸孔的個數(shù)的工序，以及根據(jù)布線寬度決定接觸孔的個數(shù)限制值的工序，當(dāng)接觸孔的個數(shù)在個數(shù)限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來。
這時(shí)，如圖22A、圖22B所示，選擇在布局71上預(yù)先認(rèn)為有布線形成缺陷的可能性的布線寬度L3以上的布線72(步驟7A)。選擇與在步驟7A中所選擇的布線72重疊的接觸孔73(步驟7B)。計(jì)算在步驟7B中所選擇的接觸孔的個數(shù)(步驟7C)。由與圖22E的表77的布線寬度L3的范圍相關(guān)的接觸個數(shù)限制值C(例子L3＝W1的范圍→4個以上)唯一地決定在步驟7C中所算出的接觸孔73的個數(shù)限制值。如圖22C、22D所示，對所決定的限制個數(shù)4個與在步驟7C中所算出的接觸孔74的個數(shù)進(jìn)行比較，當(dāng)在限制值(4個)以上時(shí)，作為發(fā)生布線形成缺陷的錯誤部位而被檢測出來(步驟7D)。
圖20是示出本發(fā)明的第7實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。以下說明數(shù)據(jù)流。
如圖20所示，在布線識別步驟7a中，定義預(yù)先認(rèn)為有布線形成缺陷的可能性的布線寬度L3，從所輸入的布局?jǐn)?shù)據(jù)71選擇布線寬度L3以上的布線數(shù)據(jù)72輸出。在接觸識別步驟7b中，輸入在布線識別步驟7a中所輸出的布線數(shù)據(jù)72和輸入布局?jǐn)?shù)據(jù)71，從輸入布局?jǐn)?shù)據(jù)71中選擇與布線數(shù)據(jù)72重疊的接觸孔數(shù)據(jù)73輸出。在接觸個數(shù)計(jì)數(shù)步驟7c中，輸入在接觸識別步驟7b中所輸出的接觸孔數(shù)據(jù)73，計(jì)算個數(shù)并輸出。在接觸個數(shù)決定步驟7d中，輸入預(yù)先從布線缺陷的發(fā)生率規(guī)定的出錯條件表77和在布線識別步驟7a中所輸出的布線寬度L3(μm)，決定與布線寬度L3(μm)相關(guān)的接觸個數(shù)限制值C(個)并輸出。
在錯誤判定步驟7e中，輸入從接觸個數(shù)決定步驟7d中所輸出的接觸個數(shù)的限制值(例子W1＝4個以上)和在接觸個數(shù)計(jì)數(shù)步驟7c中所算出的接觸孔數(shù)據(jù)73的個數(shù)并進(jìn)行比較，當(dāng)在4個以上時(shí)，將所選擇的接觸孔數(shù)據(jù)74作為錯誤輸出。
按照以上做法可檢測出輸入布局上布線形成缺陷發(fā)生的部位。
現(xiàn)基于圖23、圖24、圖25A、圖25B、圖25C、圖25D、圖25E說明本發(fā)明的第8實(shí)施例。
圖24是示出本發(fā)明的第8實(shí)施例的檢驗(yàn)算法的流程圖，圖25A、圖25B、圖25C、圖25D、圖25E是示出本發(fā)明的第8實(shí)施例的檢驗(yàn)過程的說明圖。以下，沿流程圖說明檢驗(yàn)程序。
本半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的大面積布線處發(fā)生的形成缺陷的方法，包含計(jì)算恒定寬度的布線上的接觸孔的總面積的工序，以及根據(jù)布線寬度決定接觸孔的面積限制值的工序，當(dāng)接觸孔的總面積在面積限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來。
這時(shí)，如圖25A、圖25B所示，選擇在布局81上預(yù)先認(rèn)為有布線形成缺陷的可能性的布線寬度L4以上的布線82(步驟8A)。選擇與在步驟8A中所選擇的布線82重疊的接觸孔83(步驟8B)。計(jì)算在步驟8B中所選擇的接觸孔的總面積(步驟8C)。由與圖25E的表87的布線寬度L4的范圍相關(guān)的接觸面積限制值X(例子W1的范圍→面積1μm2以上)唯一地決定在步驟8C中所算出的接觸孔的面積限制值。如圖25C、25D所示，對所決定的限制面積X(μm2)與在步驟8C中所算出的接觸孔84的面積進(jìn)行比較，當(dāng)在X(μm2)以上時(shí)，作為發(fā)生布線形成缺陷的錯誤部位而被檢測出來(步驟8D)。
圖23是示出本發(fā)明的第8實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。以下說明數(shù)據(jù)流。
如圖23所示，在布線識別步驟8a中，選擇在布局?jǐn)?shù)據(jù)81上預(yù)先認(rèn)為有布線形成缺陷的可能性的布線寬度L4以上的布線數(shù)據(jù)82輸出。在接觸識別步驟8b中，輸入在布線識別步驟8a中所輸出的布線數(shù)據(jù)82和輸入布局?jǐn)?shù)據(jù)81，從輸入布局?jǐn)?shù)據(jù)81中選擇與布線數(shù)據(jù)82重疊的接觸孔數(shù)據(jù)83輸出。在接觸面積計(jì)數(shù)步驟8c中，輸入在接觸識別步驟8b中所輸出的接觸孔數(shù)據(jù)83，計(jì)算接觸孔數(shù)據(jù)83的總面積并輸出。在接觸面積決定步驟8d中，輸入預(yù)先從布線缺陷的發(fā)生率規(guī)定的出錯條件表87和在布線識別步驟8a中所輸出的布線寬度L4(μm)，決定與布線寬度L4(μm)相關(guān)的接觸孔總面積X(μm2)并輸出。
在錯誤判定步驟8e中，輸入從接觸面積決定步驟8d中所輸出的接觸總面積的限制值(例子W1＝1μm2以上)和在接觸面積計(jì)算步驟8c中所算出的接觸孔總面積并進(jìn)行比較，當(dāng)面積在1μm2以上時(shí)，將所選擇的接觸孔數(shù)據(jù)84作為錯誤輸出。
按照以上做法可檢測出輸入布局上布線形成缺陷發(fā)生的部位。
現(xiàn)基于圖26、圖27、圖28A、圖28B、圖28C、圖28D、圖29A、圖29B、圖29C、圖29D、圖29E、圖30A、圖30B、圖30C、圖30D、圖30E、圖30F說明本發(fā)明的第9實(shí)施例。
圖28A、圖28B、圖28C、圖28D是示出在本發(fā)明的第9實(shí)施例中總括檢查接觸孔的個數(shù)的區(qū)域的說明圖。用實(shí)線示出的區(qū)域96表示要檢驗(yàn)的芯片的整個面。用虛線示出的區(qū)域95具有預(yù)先決定的以檢查區(qū)域?qū)挾華見方表示的大小，表示沿縱向和橫向均以等間隔S配置的檢驗(yàn)區(qū)域。符號91～94表示檢驗(yàn)區(qū)域的移動狀態(tài)。圖29A、圖29B、圖29C、圖29D、圖29E系將圖28A、圖28B、圖28C、圖28D的檢驗(yàn)區(qū)域加以放大并示出與布線布局98的關(guān)系的圖。
圖27是示出本發(fā)明的第9實(shí)施例的檢驗(yàn)算法的流程圖。以下，沿流程圖說明檢驗(yàn)程序。
本半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的大面積布線處的形成缺陷的發(fā)生的方法，包含將芯片布局的整個面分割為多個檢驗(yàn)區(qū)域的工序，通過限制在檢驗(yàn)區(qū)域中恒定寬度的布線上的接觸孔的個數(shù)并基于該個數(shù)限制來判定布線是否良好從而檢測出布線形成缺陷部位的工序，以及檢驗(yàn)區(qū)域?qū)π酒季稚系恼麄€面進(jìn)行掃描的工序。
這時(shí)，如圖29A、圖29B、圖29C、圖29D、圖29E所示，在檢驗(yàn)對象的輸入布局98中定義總括檢驗(yàn)區(qū)域95。檢驗(yàn)區(qū)域有寬度A見方的大小，沿縱向和橫向均以等間隔S配置(步驟9A)。以下敘述使用了檢驗(yàn)區(qū)域的接觸孔個數(shù)的限制方法。
在檢驗(yàn)區(qū)域95內(nèi)進(jìn)行檢驗(yàn)，如檢驗(yàn)結(jié)束，則檢驗(yàn)區(qū)域95將應(yīng)檢驗(yàn)的布局移動，再次進(jìn)行另一區(qū)域的檢驗(yàn)。檢驗(yàn)區(qū)域95對整個面進(jìn)行掃描后結(jié)束布局的整個面的檢驗(yàn)。以下，舉檢驗(yàn)區(qū)域95移動的一例進(jìn)行說明。
首先，最初針對布局的整個面的左下方選擇檢驗(yàn)區(qū)域(用圖29A的符號91表示的狀態(tài))。如在區(qū)域95的檢驗(yàn)結(jié)束，則接著沿縱向92以由預(yù)先處理的數(shù)據(jù)規(guī)模決定的間隔移動檢驗(yàn)區(qū)域95(圖29B)。依據(jù)整體的檢驗(yàn)區(qū)域是芯片的整個面，還是1個塊這樣的處理的數(shù)據(jù)規(guī)模來改變檢驗(yàn)區(qū)域95的移動量及檢驗(yàn)區(qū)域95的1個方框的大小，從而可根據(jù)芯片的整個面檢驗(yàn)以處理TAT優(yōu)先，芯片的一部分內(nèi)的檢驗(yàn)以詳細(xì)的檢驗(yàn)優(yōu)先這樣的目的靈活運(yùn)用。從初始位置開始，重復(fù)用符號92表示的向縱向的移動，直至移動S(檢驗(yàn)區(qū)域的間隔)+A(檢驗(yàn)區(qū)域的方框的1邊的邊長)為止。接著，如用符號93所示，對橫向也同樣地進(jìn)行重復(fù)，直至檢驗(yàn)區(qū)域移動S+A為止(圖29C)。最后，對用符號94表示的斜向也同樣地進(jìn)行重復(fù)，直至檢驗(yàn)區(qū)域移動為止(圖29D)。在三個方向結(jié)束了的時(shí)刻，布局的整個面的檢驗(yàn)即告結(jié)束(步驟9B)。
接著，選擇檢驗(yàn)區(qū)域95與布局98內(nèi)的布線97重疊的區(qū)域99。如圖30A、圖30B所示，從步驟9C的結(jié)局的布線區(qū)域中選擇預(yù)先考慮到有布線形成缺陷的可能性的布線寬度L5的布線區(qū)域88(步驟9C)。如圖30C所示，選擇與在步驟9C中所選擇的布線重疊的接觸孔89(步驟9D)。這時(shí)，要計(jì)數(shù)的接觸孔在跨越檢驗(yàn)區(qū)域95時(shí)或接到外部時(shí)(圖30F中所示的符號107)不作為個數(shù)來計(jì)數(shù)。僅在完全包含在檢驗(yàn)區(qū)域95內(nèi)時(shí)(圖30F中所示的符號106)作為計(jì)數(shù)對象。計(jì)算所選擇的接觸孔89的個數(shù)(步驟9E)。如圖30D)所示，將在步驟9E中所算出的接觸孔89的個數(shù)和預(yù)先決定的出錯條件進(jìn)行比較，當(dāng)在限制值以上時(shí)，作為布線形成缺陷發(fā)生的錯誤部位90而被檢測出來(步驟9F)。接著，判定檢驗(yàn)區(qū)域95是否對芯片的整個面進(jìn)行了掃描(步驟9G)。如尚未掃描到全部，則重復(fù)步驟9B～步驟9G。如全部作了掃描，則檢驗(yàn)結(jié)束。
圖26是示出本發(fā)明的第9實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。以下說明數(shù)據(jù)流。
如圖26所示，在檢驗(yàn)區(qū)域選擇步驟9a中，輸入布局?jǐn)?shù)據(jù)98，定義要檢驗(yàn)的布局上的總括檢驗(yàn)區(qū)域數(shù)據(jù)95，選擇與布局?jǐn)?shù)據(jù)98重疊的布線，作為特定區(qū)域布線數(shù)據(jù)97輸出。在布線識別步驟9b中選擇由從檢驗(yàn)區(qū)域選擇步驟9a中輸出的特定區(qū)域布線數(shù)據(jù)97預(yù)先確定的寬度L5的布線數(shù)據(jù)88并輸出。在接觸識別步驟9c中輸入從檢驗(yàn)區(qū)域選擇步驟9a輸出的特定區(qū)域布線數(shù)據(jù)97和從布線識別步驟9b輸出的布線數(shù)據(jù)88，在特定區(qū)域布線數(shù)據(jù)97中，選擇與布線數(shù)據(jù)88重疊的接觸孔數(shù)據(jù)89并輸出。
在接觸個數(shù)計(jì)數(shù)步驟9d中，輸入從接觸識別步驟9c中所輸出的接觸孔數(shù)據(jù)89，計(jì)算接觸孔個數(shù)。在錯誤判定步驟9e中，對從接觸個數(shù)計(jì)數(shù)步驟9d所輸出的接觸孔個數(shù)與預(yù)先確定的出錯條件進(jìn)行比較，當(dāng)不滿足條件時(shí)，將接觸孔數(shù)據(jù)90作為錯誤輸出。
按照以上做法可檢測出輸入布局上布線形成缺陷發(fā)生的部位。
現(xiàn)基于圖31、圖32、圖33A、圖33B、圖33C、圖33D、圖33E說明本發(fā)明的第10實(shí)施例。
圖32是示出本發(fā)明的第10實(shí)施例的檢驗(yàn)算法的流程圖，圖33A、圖33B、圖33C、圖33D、圖33E是示出本發(fā)明的第10實(shí)施例的檢驗(yàn)過程的說明圖，以下，沿流程圖說明檢驗(yàn)程序。
本半導(dǎo)體器件的布局檢驗(yàn)方法在第3實(shí)施例中，預(yù)先去除掉芯片布局上要連接的接觸孔不滿恒定數(shù)目的布線的基礎(chǔ)上，限制恒定寬度的布線上的接觸孔的個數(shù)。
這時(shí)，定義在有缺陷發(fā)生可能性的布線上的最低限度的接觸孔個數(shù)(例子3個)。接著，如圖33A、33B所示，通過選擇從輸入布局101定義的接觸孔個數(shù)以上的布線102，去除掉無需檢驗(yàn)的布線，縮短CAD處理TAT(步驟10A)。如圖33C所示，在步驟10A中，從所篩選的布局102中只選擇具有預(yù)先決定的布線寬度L6以上的寬度的布線103(步驟10B)。如圖33D所示，從所篩選的布局102中選擇與所選擇的布線103重疊的接觸孔104(步驟10C)。如圖33E所示，計(jì)算所選擇的接觸孔的個數(shù)(步驟10D)，將預(yù)先確定的出錯條件與步驟10D中所算出的接觸孔個數(shù)進(jìn)行比較，輸出不滿足條件(3個以上的)接觸孔105(步驟10E)。
圖31是示出本發(fā)明的第10實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。以下說明數(shù)據(jù)流。
如圖31所示，在布線篩選步驟10a中，輸入布局?jǐn)?shù)據(jù)101，輸出預(yù)先從布局?jǐn)?shù)據(jù)101中去除掉由接觸孔的個數(shù)決定、沒有布線形成缺陷發(fā)生的可能性的布線的布局?jǐn)?shù)據(jù)102。在布線識別步驟10b中，定義預(yù)先考慮到有布線形成缺陷的可能性的布線寬度L6，從所輸入的布局?jǐn)?shù)據(jù)102中選擇布線寬度L6以上的布線數(shù)據(jù)103輸出。在接觸識別步驟10c中，輸入從布線識別步驟10b中所輸出的布線數(shù)據(jù)103和布局?jǐn)?shù)據(jù)102，從布局?jǐn)?shù)據(jù)102中選擇與布線數(shù)據(jù)103重疊的接觸孔數(shù)據(jù)104輸出。
在接觸個數(shù)計(jì)數(shù)步驟10d中，輸入從接觸識別步驟10c中所輸出的接觸孔數(shù)據(jù)104，計(jì)算個數(shù)并輸出。在錯誤判定步驟10e中，輸入在接觸個數(shù)計(jì)數(shù)步驟10d中所輸出的接觸孔數(shù)據(jù)104的個數(shù)，輸出與布線寬度L6相關(guān)地設(shè)定的符合個數(shù)限制(例子4個以上)的作為錯誤的接觸孔數(shù)據(jù)105。
按照以上做法可檢測出輸入布局上布線形成缺陷發(fā)生的部位。
現(xiàn)基于圖34、圖35、圖36A、圖36B、圖36C、圖36D、圖37A、圖37B、圖37C、圖37D、圖37E、圖38A、圖38B、圖38C、圖38D、圖39A、圖39B、圖39C、圖39D、圖39E說明本發(fā)明的第11實(shí)施例。
圖36A、圖36B、圖36C、圖36D是示出在本發(fā)明的第11實(shí)施例中總括檢查接觸孔的個數(shù)的區(qū)域的說明圖。用實(shí)線示出的區(qū)域116表示要檢驗(yàn)的芯片的整個面。用虛線示出的區(qū)域115具有預(yù)先決定的檢查區(qū)域?qū)挾華2見方的大小，表示沿縱向和橫向均以等間隔S2配置的檢驗(yàn)區(qū)域。符號111～114表示檢驗(yàn)區(qū)域的移動狀態(tài)。圖37A、圖37B、圖37C、圖37D、圖37E系將圖36A、圖36B、圖36C、圖36D的檢驗(yàn)區(qū)域加以放大并示出與布線布局118的關(guān)系的圖。
圖35是示出本發(fā)明的第11實(shí)施例的檢驗(yàn)算法的流程圖。以下，沿流程圖說明檢驗(yàn)程序。
本半導(dǎo)體器件的布局檢驗(yàn)方法在第9實(shí)施例中，限定于多個檢驗(yàn)區(qū)域之中接觸孔的個數(shù)在恒定數(shù)目以上的檢驗(yàn)區(qū)域，并限制恒定寬度的布線上的接觸孔的個數(shù)。
這時(shí)，如圖37A、圖37B、圖37C、圖37D、圖37E所示，在檢驗(yàn)對象的輸入布局118中定義總括檢驗(yàn)區(qū)域115。檢驗(yàn)區(qū)域?yàn)閷挾華2見方的大小，沿縱向和橫向均以等間隔S2配置(步驟11A)。以下敘述使用了檢驗(yàn)區(qū)域的接觸孔的限制方法。
在檢驗(yàn)區(qū)域115內(nèi)進(jìn)行檢驗(yàn)，如檢驗(yàn)結(jié)束，則檢驗(yàn)區(qū)域115將應(yīng)檢驗(yàn)的布局移動，再次進(jìn)行另一區(qū)域的檢驗(yàn)。檢驗(yàn)區(qū)域115對整個面進(jìn)行掃描后結(jié)束布局的整個面的檢驗(yàn)。以下，舉檢驗(yàn)區(qū)域115移動的一例進(jìn)行說明。
首先，最初針對布局的整個面的左下方選擇檢驗(yàn)區(qū)域(圖37A的符號111的狀態(tài))。如在區(qū)域115中的檢驗(yàn)結(jié)束，則接著沿縱向112以預(yù)先決定的間隔移動檢驗(yàn)區(qū)域115(圖37B)。依據(jù)整體的檢驗(yàn)區(qū)域是芯片的整個面，還是1個塊這樣的處理的數(shù)據(jù)規(guī)模來改變檢驗(yàn)區(qū)域115的移動量及檢驗(yàn)區(qū)域115的1個方框的大小，從而可根據(jù)芯片的整個面檢驗(yàn)以處理TAT優(yōu)先，芯片的一部分內(nèi)的檢驗(yàn)以詳細(xì)的檢驗(yàn)優(yōu)先這樣的目的靈活運(yùn)用。從初始位置開始，重復(fù)用符號112表示的向縱向的移動，直至移動S2(檢驗(yàn)區(qū)域的間隔)+A2(檢驗(yàn)區(qū)域的方框的1邊的邊長)為止。接著，如用符號113所示，對橫向也同樣地進(jìn)行重復(fù)，直至檢驗(yàn)區(qū)域移動S2+A2為止(圖37C)。最后，對用符號114表示的斜向也同樣地進(jìn)行重復(fù)，直至檢驗(yàn)區(qū)域移動為止(圖37D)。在三個方向結(jié)束了的時(shí)刻，布局的整個面的檢驗(yàn)即告結(jié)束(步驟11B)。
在步驟11B中，對所選擇的區(qū)域115按接觸孔的個數(shù)進(jìn)行篩選。如接觸孔的個數(shù)至少在3個以上時(shí)布線形成缺陷會發(fā)生而與布線的面積或?qū)挾葻o關(guān)，則由于接觸孔在2個以下的區(qū)域無需檢驗(yàn)，所以如圖38A、圖38B、圖38C、圖38D所示，通過在步驟11B中從所選擇的檢驗(yàn)區(qū)域115選擇接觸孔有3個以上存在的檢驗(yàn)區(qū)域120(步驟11C)，可縮短檢驗(yàn)處理TAT。
接著，選擇所篩選的檢驗(yàn)區(qū)域120與布局118內(nèi)的布線117重疊的區(qū)域119(步驟11C)。如圖39A、圖39B所示，從步驟11C的結(jié)局的布線區(qū)域中選擇預(yù)先決定的寬度W以上的布線區(qū)域122(步驟11D)。如圖39C所示，選擇與在步驟11D中所選擇的布線重疊的接觸孔123(步驟11E)。計(jì)算所選擇的接觸孔123的個數(shù)(步驟11F)。將在步驟11F中所算出的接觸孔123的個數(shù)和預(yù)先決定的出錯條件進(jìn)行比較，當(dāng)在限制值以上(圖39D的符號124)時(shí)，作為布線形成缺陷發(fā)生的錯誤部位而被檢測出來(步驟11G)。接著，判定檢驗(yàn)區(qū)域115是否對芯片的整個面進(jìn)行了掃描(步驟11H)。如尚未掃描到全部，則重復(fù)步驟11B～步驟11G。如全部作了掃描，則檢驗(yàn)結(jié)束。
圖34是示出本發(fā)明的第11實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。以下說明數(shù)據(jù)流。
如圖34所示，在檢驗(yàn)區(qū)域選擇步驟11a中，輸入布局?jǐn)?shù)據(jù)118，選擇總括檢驗(yàn)區(qū)域數(shù)據(jù)115輸出。在檢驗(yàn)區(qū)域篩選步驟11b中，輸入檢驗(yàn)區(qū)域數(shù)據(jù)115和布局?jǐn)?shù)據(jù)118，將檢驗(yàn)區(qū)域數(shù)據(jù)115中接觸孔在3個以上的檢驗(yàn)區(qū)域120與布線117的重疊部分作為特定區(qū)域布線數(shù)據(jù)119輸出。在布線識別步驟11c中，選擇由從檢驗(yàn)區(qū)域篩選步驟11b中輸出的特定區(qū)域布線數(shù)據(jù)119預(yù)先確定的寬度W的布線數(shù)據(jù)122并輸出。在接觸識別步驟11d中，輸入從檢驗(yàn)區(qū)域篩選步驟11b中輸出的特定區(qū)域布線數(shù)據(jù)119和從布線識別步驟11c中輸出的布線數(shù)據(jù)122，在特定區(qū)域布線數(shù)據(jù)119中，選擇與特定檢驗(yàn)布線數(shù)據(jù)119重疊的接觸孔數(shù)據(jù)123并輸出。
在接觸個數(shù)計(jì)數(shù)步驟11e中，輸入從接觸識別步驟11d中所輸出的接觸孔數(shù)據(jù)123，計(jì)算接觸孔個數(shù)。在錯誤判定步驟11f中，對從接觸個數(shù)計(jì)數(shù)步驟11e所輸出的接觸孔個數(shù)與預(yù)先決定的出錯條件進(jìn)行比較，當(dāng)不滿足條件時(shí)，將所選擇的接觸孔數(shù)據(jù)124作為錯誤輸出。
按照以上做法可檢測出輸入布局上布線形成缺陷發(fā)生的部位。
現(xiàn)基于圖40、圖41、圖42A、圖42B、圖42C、圖42D、圖43A、圖43B、圖43C、圖43D說明本發(fā)明的第12實(shí)施例。
圖42A、圖42B、圖42C、圖42D是示出在本發(fā)明的第12實(shí)施例中總括檢查接觸孔的個數(shù)的區(qū)域的說明圖。用實(shí)線示出的區(qū)域136表示要檢驗(yàn)的芯片的整個面。用虛線示出的區(qū)域135具有預(yù)先決定的檢查區(qū)域?qū)挾華3見方的大小，表示沿縱向和橫向均以等間隔S3配置的檢驗(yàn)區(qū)域。符號131～134表示檢驗(yàn)區(qū)域的移動狀態(tài)。圖43A、圖43B、圖43C、圖43D系將圖42A、圖42B、圖42C、圖42D的檢驗(yàn)區(qū)域加以放大并示出與布線布局138的關(guān)系的圖。
圖41是示出本發(fā)明的第12實(shí)施例的檢驗(yàn)算法的流程圖。以下，沿流程圖說明檢驗(yàn)程序。
本半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的大面積布線處的形成缺陷的發(fā)生的方法，包含將芯片布局的整個面分割為多個檢驗(yàn)區(qū)域的工序，通過在檢驗(yàn)區(qū)域中用天線檢驗(yàn)限制同一節(jié)點(diǎn)布線的總面積與同一節(jié)點(diǎn)布線上的接觸孔的總面積的面積比并基于該限制來判定布線是否良好從而檢測出布線形成缺陷部位的工序，以及檢驗(yàn)區(qū)域?qū)π酒季稚系恼麄€面進(jìn)行掃描的工序。
上述天線檢驗(yàn)是為了預(yù)先防止在半導(dǎo)體制造時(shí)因等離子體刻蝕工序中所產(chǎn)生的電荷致使晶體管的柵遭到擊穿，由柵與布線(通路、導(dǎo)線)之比確定閾值，并進(jìn)行檢驗(yàn)的技術(shù)。
這時(shí)，如圖43A、圖43B、圖43C、圖43D所示，在檢驗(yàn)對象的輸入布局138中定義總括檢驗(yàn)區(qū)域135。檢驗(yàn)區(qū)域有寬度A3見方的大小，沿縱向和橫向均以等間隔S3配置(步驟13A)。以下敘述使用了檢驗(yàn)區(qū)域135的同一節(jié)點(diǎn)總面積與接觸孔總面積的面積比的限制方法。
在檢驗(yàn)區(qū)域135內(nèi)進(jìn)行檢驗(yàn)，如檢驗(yàn)結(jié)束，則檢驗(yàn)區(qū)域135將應(yīng)檢驗(yàn)的布局移動，再次進(jìn)行另一區(qū)域的檢驗(yàn)。檢驗(yàn)區(qū)域135對整個面進(jìn)行掃描后結(jié)束布局的整個面的檢驗(yàn)。以下，舉檢驗(yàn)區(qū)域135移動的一例進(jìn)行說明。
首先，最初針對布局的整個面的左下方選擇檢驗(yàn)區(qū)域(圖42A的符號131的狀態(tài))。如在區(qū)域135的檢驗(yàn)結(jié)束，則接著沿縱向132以預(yù)先決定的間隔移動檢驗(yàn)區(qū)域135(圖42B)。從初始位置開始，重復(fù)用符號132表示的向縱向的移動，直至移動S3(檢驗(yàn)區(qū)域的間隔)+A3(檢驗(yàn)區(qū)域的方框的1邊的邊長)為止。接著，如用符號133所示，對橫向也同樣地進(jìn)行重復(fù)，直至檢驗(yàn)區(qū)域移動S3+A3為止(圖42C)。最后，對用符號134表示的斜向也同樣地進(jìn)行重復(fù)，直至檢驗(yàn)區(qū)域移動為止(圖42D)。在三個方向結(jié)束了的時(shí)刻，布局的整個面的檢驗(yàn)即告結(jié)束(步驟13B)。
接著，選擇檢驗(yàn)區(qū)域135與布局138內(nèi)的布線137重疊的布線139(步驟13C)。選擇檢驗(yàn)區(qū)域135與布局138內(nèi)的接觸孔重疊的接觸孔140(步驟13D)。在天線檢驗(yàn)中使用在步驟13C和步驟13D中所選擇的布線139和接觸孔140，計(jì)算同一節(jié)點(diǎn)的布線的總面積與同一節(jié)點(diǎn)布線上的接觸孔的總面積的比率(步驟13E)。通常，天線檢驗(yàn)中雖然計(jì)算了柵和與柵連接的接觸的比率，但也可不用柵而用布線139求得布線和與布線連接的接觸孔的比率。將在步驟13E中所算出的總面積比與預(yù)先決定的出錯條件進(jìn)行比較，當(dāng)在限制值以上時(shí)，作為布線形成缺陷發(fā)生的錯誤部位而被檢測出來(步驟13F)。接著，判定檢驗(yàn)區(qū)域135是否對芯片的整個面進(jìn)行了掃描(步驟13G)。如尚未掃描到全部，則重復(fù)步驟13B～步驟13G。如全部作了掃描，則檢驗(yàn)結(jié)束。
圖40是示出本發(fā)明的第12實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。以下說明數(shù)據(jù)流。
如圖40所示，在檢驗(yàn)區(qū)域選擇步驟13a中，輸入布局?jǐn)?shù)據(jù)138，選擇總括檢驗(yàn)區(qū)域數(shù)據(jù)135輸出。在布線識別步驟13b中，輸入檢驗(yàn)區(qū)域數(shù)據(jù)135和布局?jǐn)?shù)據(jù)138，從布局?jǐn)?shù)據(jù)138中選擇與檢驗(yàn)區(qū)域數(shù)據(jù)135重疊的布線數(shù)據(jù)139。在接觸識別步驟13c中，輸入檢驗(yàn)區(qū)域數(shù)據(jù)135和布局?jǐn)?shù)據(jù)138，從布局?jǐn)?shù)據(jù)中選擇與檢驗(yàn)區(qū)域135重疊的接觸孔數(shù)據(jù)140。在面積比計(jì)算步驟13d中，輸入在布線識別步驟13b所選擇的布線數(shù)據(jù)139和在接觸識別步驟13c中所選擇的接觸孔數(shù)據(jù)140，不用柵而用布線數(shù)據(jù)139進(jìn)行天線檢驗(yàn)。
在錯誤判定步驟13e中，對從面積比計(jì)算步驟13d中輸出的面積比與預(yù)先決定的出錯條件進(jìn)行比較，當(dāng)不滿足條件時(shí)，將所選擇的布線數(shù)據(jù)139和接觸孔數(shù)據(jù)140作為錯誤輸出。
按照以上做法可檢測出輸入布局上布線形成缺陷發(fā)生的部位。
現(xiàn)基于圖44、圖45、圖46A、圖46B、圖46C、圖46D說明本發(fā)明的第13實(shí)施例。
圖45是示出本發(fā)明的第13實(shí)施例的檢驗(yàn)算法的流程圖。以下，沿流程圖說明檢驗(yàn)程序。
本半導(dǎo)體器件的布局檢驗(yàn)方法是檢驗(yàn)芯片布局上的大面積布線處的形成缺陷的發(fā)生的方法，包含在芯片布局上定義局部檢驗(yàn)區(qū)域的工序，通過在局部檢驗(yàn)區(qū)域中用天線檢驗(yàn)限制同一節(jié)點(diǎn)布線的總面積與同一節(jié)點(diǎn)布線上的接觸孔的總面積的面積比并基于該限制來判定布線是否良好從而檢測出布線形成缺陷部位的工序，以及局部檢驗(yàn)區(qū)域用密度檢驗(yàn)對芯片布局上的整個面進(jìn)行掃描的工序。
上述密度檢驗(yàn)是指用于半導(dǎo)體制造時(shí)的CMP(化學(xué)機(jī)械研磨)的平坦化及提高刻蝕精度，確定單層布局中的恒定的面積率閾值，并進(jìn)行檢驗(yàn)的技術(shù)。
這時(shí)，如圖46A、圖46B、圖46C、圖46D所示，敘述了在檢驗(yàn)對象的輸入布局142中，在用大小A4定義的局部檢驗(yàn)區(qū)域143中進(jìn)行面積比計(jì)算，在移動步驟S4(＜A4)中局部檢驗(yàn)區(qū)域143對布局142的整個面進(jìn)行掃描，限制同一節(jié)點(diǎn)布線和與布線連接的接觸孔的總面積比的方法。
在檢驗(yàn)區(qū)域143內(nèi)進(jìn)行檢驗(yàn)，如檢驗(yàn)結(jié)束，則局部檢驗(yàn)區(qū)域143將應(yīng)檢驗(yàn)的布局移動，再次進(jìn)行另一區(qū)域的檢驗(yàn)。局部檢驗(yàn)區(qū)域143對整個面進(jìn)行掃描后結(jié)束布局的整個面的檢驗(yàn)(步驟14A)。選擇局部檢驗(yàn)區(qū)域143與布局142內(nèi)的布線141重疊的布線145(步驟14B)。選擇局部檢驗(yàn)區(qū)域143與布局142內(nèi)的接觸孔重疊的接觸孔146(步驟14C)。在天線檢驗(yàn)中使用在步驟14B和步驟14C中所選擇的布線145和接觸孔146，計(jì)算同一節(jié)點(diǎn)的布線的總面積與同一節(jié)點(diǎn)布線上的接觸孔的總面積的比率(步驟14D)。通常，天線檢驗(yàn)中雖然計(jì)算了柵和與柵連接的接觸的比率，但也可不用柵而用布線145求得布線和與布線連接的接觸孔的比率。將在步驟14D中所算出的總面積比與預(yù)先決定的出錯條件進(jìn)行比較，當(dāng)在限制值以上時(shí)，作為布線形成缺陷發(fā)生的錯誤部位而被檢測出來(步驟14E)。接著，判定局部檢驗(yàn)區(qū)域143是否對布局的整個面進(jìn)行了掃描(步驟14F)。如尚未掃描到全部，則重復(fù)步驟14A～步驟14E。如全部作了掃描，則檢驗(yàn)結(jié)束。
圖44是示出本發(fā)明的第13實(shí)施例的檢驗(yàn)時(shí)的數(shù)據(jù)流的數(shù)據(jù)流圖。以下說明數(shù)據(jù)流。
如圖44所示，在局部檢驗(yàn)區(qū)域選擇步驟14a中，輸入布局?jǐn)?shù)據(jù)142，選擇局部檢驗(yàn)區(qū)域數(shù)據(jù)143輸出。在布線識別步驟14b中，輸入局部檢驗(yàn)區(qū)域數(shù)據(jù)143和布局?jǐn)?shù)據(jù)142，從布局?jǐn)?shù)據(jù)142中選擇與局部檢驗(yàn)區(qū)域數(shù)據(jù)143重疊的布線數(shù)據(jù)145。在接觸識別步驟14c中，輸入局部檢驗(yàn)區(qū)域數(shù)據(jù)143和布局?jǐn)?shù)據(jù)142，從布局?jǐn)?shù)據(jù)142中選擇與局部檢驗(yàn)區(qū)域數(shù)據(jù)143重疊的接觸孔數(shù)據(jù)146。在面積比計(jì)算步驟14d中，輸入在布線識別步驟14b中所選擇的布線數(shù)據(jù)145和在接觸識別步驟14c中所選擇的接觸孔數(shù)據(jù)146，不用柵而用布線數(shù)據(jù)145進(jìn)行天線檢驗(yàn)。
在錯誤判定步驟14e中，對從面積比計(jì)算步驟14d中輸出的面積比與預(yù)先決定的出錯條件進(jìn)行比較，當(dāng)不滿足條件時(shí)，將所選擇的布線數(shù)據(jù)145和接觸孔數(shù)據(jù)146作為錯誤輸出。
按照以上做法可檢測出輸入布局上布線形成缺陷發(fā)生的部位。
權(quán)利要求
1.一種半導(dǎo)體器件的布局檢驗(yàn)方法，它是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，其特征在于從上述布線上的接觸孔的布局與上述布線的布局的關(guān)系檢測出布線形成缺陷部位。
2.如權(quán)利要求1所述的半導(dǎo)體器件的布局檢驗(yàn)方法，其特征在于對已檢測出布線形成缺陷部位的布線的布局進(jìn)行修正。
3.一種半導(dǎo)體器件的布局檢驗(yàn)方法，它是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，其特征在于通過限制芯片布局上同一節(jié)點(diǎn)布線的總面積與同一節(jié)點(diǎn)布線上的接觸孔的總面積的面積比，并基于該限制來判定布線是否良好，從而檢測出布線形成缺陷部位。
4.一種半導(dǎo)體器件的布局檢驗(yàn)方法，它是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，其特征在于通過限制同一節(jié)點(diǎn)布線上的接觸孔的個數(shù)，并基于該個數(shù)限制來判定布線是否良好，從而檢測出布線形成缺陷部位。
5.一種半導(dǎo)體器件的布局檢驗(yàn)方法，它是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，其特征在于通過限制恒定寬度的布線上的接觸孔的個數(shù)，并基于該個數(shù)限制來判定布線是否良好，從而檢測出布線形成缺陷部位。
6.一種半導(dǎo)體器件的布局檢驗(yàn)方法，它是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，其特征在于通過限制恒定寬度的布線上的接觸孔的總面積，并基于該面積限制來判定布線是否良好，從而檢測出布線形成缺陷部位。
7.一種半導(dǎo)體器件的布局檢驗(yàn)方法，它是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，其特征在于包含計(jì)算同一節(jié)點(diǎn)布線的總面積和同一節(jié)點(diǎn)布線上的接觸孔的總面積的工序，以及根據(jù)上述同一節(jié)點(diǎn)布線的總面積決定上述接觸孔的面積限制值的工序，當(dāng)上述接觸孔的總面積在上述面積限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來。
8.一種半導(dǎo)體器件的布局檢驗(yàn)方法，它是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，其特征在于包含計(jì)算同一節(jié)點(diǎn)布線的總面積和同一節(jié)點(diǎn)布線上的接觸孔的個數(shù)的工序，以及根據(jù)上述同一節(jié)點(diǎn)布線的總面積決定上述接觸孔的個數(shù)限制值的工序，當(dāng)上述接觸孔的個數(shù)在上述個數(shù)限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來。
9.一種半導(dǎo)體器件的布局檢驗(yàn)方法，它是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，其特征在于包含計(jì)算恒定寬度的布線上的接觸孔的個數(shù)的工序，以及決定隨布線寬度而變化的上述接觸孔的個數(shù)限制值的工序，當(dāng)上述接觸孔的個數(shù)在上述個數(shù)限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來。
10.一種半導(dǎo)體器件的布局檢驗(yàn)方法，它是檢驗(yàn)芯片布局上的布線處發(fā)生的形成缺陷的方法，其特征在于包含計(jì)算恒定寬度的布線上的接觸孔的總面積的工序，以及決定隨布線寬度而變化的上述接觸孔的面積限制值的工序，當(dāng)上述接觸孔的總面積在上述面積限制值以上時(shí)，作為布線形成缺陷部位而被檢測出來。
11.一種半導(dǎo)體器件的布局檢驗(yàn)方法，它是檢驗(yàn)芯片布局上的布線處形成缺陷的發(fā)生的方法，其特征在于包含將芯片布局的整個面分割成多個檢驗(yàn)區(qū)域的工序，通過在上述檢驗(yàn)區(qū)域內(nèi)限制恒定寬度的布線上的接觸孔的個數(shù)并根據(jù)該個數(shù)限制判定布線是否良好從而檢測出布線形成缺陷部位的工序，以及上述檢驗(yàn)區(qū)域?qū)π酒季稚系恼麄€面進(jìn)行掃描的工序。
12.如權(quán)利要求11所述的半導(dǎo)體器件的布局檢驗(yàn)方法，其特征在于對于檢驗(yàn)芯片布局的芯片整個面的全面檢驗(yàn)和檢驗(yàn)芯片的一部分的局部檢驗(yàn)，檢驗(yàn)區(qū)域的掃描間隔不同。
13.如權(quán)利要求11所述的半導(dǎo)體器件的布局檢驗(yàn)方法，其特征在于對于檢驗(yàn)芯片布局的芯片整個面的全面檢驗(yàn)和檢驗(yàn)芯片的一部分的局部檢驗(yàn)，檢驗(yàn)區(qū)域的大小不同。
14.如權(quán)利要求5所述的半導(dǎo)體器件的布局檢驗(yàn)方法，其特征在于在預(yù)先去除掉在芯片布局上要連接的接觸孔不足恒定的數(shù)目的布線的基礎(chǔ)上，限制恒定寬度的布線上的接觸孔的個數(shù)。
15.如權(quán)利要求11所述的半導(dǎo)體器件的布局檢驗(yàn)方法，其特征在于限定于多個檢驗(yàn)區(qū)域之中接觸孔的個數(shù)在恒定數(shù)目以上的檢驗(yàn)區(qū)域，限制恒定寬度的布線上的接觸孔的個數(shù)。
16.一種半導(dǎo)體器件的布局檢驗(yàn)方法，它是檢驗(yàn)芯片布局上的布線處的形成缺陷的發(fā)生的方法，其特征在于包含將芯片布局的整個面分割成多個檢驗(yàn)區(qū)域的工序，通過在上述檢驗(yàn)區(qū)域內(nèi)采用天線檢驗(yàn)限制同一節(jié)點(diǎn)布線的總面積與同一節(jié)點(diǎn)布線上的接觸孔的總面積的面積比并基于該限制判定布線是否良好從而檢測出布線形成缺陷部位的工序，以及上述檢驗(yàn)區(qū)域?qū)π酒季稚系恼麄€面進(jìn)行掃描的工序。
17.一種半導(dǎo)體器件的布局檢驗(yàn)方法，它是檢驗(yàn)芯片布局上的布線處的形成缺陷的發(fā)生的方法，其特征在于包含定義芯片布局上局部檢驗(yàn)區(qū)域的工序，通過在上述局部檢驗(yàn)區(qū)域內(nèi)采用天線檢驗(yàn)限制同一節(jié)點(diǎn)布線的總面積與同一節(jié)點(diǎn)布線上的接觸孔的總面積的面積比并基于該限制判定布線是否良好從而檢測出布線形成缺陷部位的工序，以及上述局部檢驗(yàn)區(qū)域采用密度檢驗(yàn)對芯片布局上的整個面進(jìn)行掃描的工序。
全文摘要
本發(fā)明的課題的目的在于，用芯片水準(zhǔn)發(fā)現(xiàn)布線缺陷發(fā)生部位即大面積布線上的接觸孔的高密度部。為此，通過限制芯片布局上的同一節(jié)點(diǎn)布線的總面積與同一節(jié)點(diǎn)布線上的接觸孔的總面積的面積比，并基于該限制判定布線是否良好，從而檢測出布線形成缺陷部位。這樣，通過在布局設(shè)計(jì)階段檢測出超過面積比限制的缺陷部位，可避免因小丘或布線與接觸孔的連接缺陷造成的大面積布線的斷線、布線破損、表面剝離等形成缺陷。
文檔編號H01L23/52GK1503341SQ20031011834
公開日2004年6月9日 申請日期2003年11月21日 優(yōu)先權(quán)日2002年11月22日
發(fā)明者向井清士, 柴田英則, 神代昌彥, 辻川洋行, 則, 彥, 行 申請人:松下電器產(chǎn)業(yè)株式會社