專利名稱：半導體集成電路裝置及半導體集成電路裝置的制造方法
技術領域：
本發(fā)明涉及在由多電源構成的半導體集成電路中，提高對由數字電路和模擬電路之間的靜電放電(ESD)造成破壞的承受能力的半導體集成電路裝置。
背景技術：
近年來，伴隨著LSI芯片技術的進步，開發(fā)出將數字電路和模擬電路集成于同一半導體芯片內的半導體集成電路。在這種混載著數字電路和模擬電路的數字、模擬混載LSI芯片中，每個電路都從外部供給多個電源，從而降低模擬電路從數字電路接受的干擾的影響。另外，為了防止LSI芯片的靜電破壞，不分別將數字電路用的電源和模擬電路用的電源，以及數字電路用的接地和模擬電路用的接地完全分離，通過防止靜電破壞(ESD)的電路(以下稱作“保護電路”)，將數字電路和模擬電路連接起來。
圖11是現有技術的半導體集成電路1000的結構示例。
圖11所示的半導體集成電路1000，具有數字電路1010和模擬電路1050，數字電路1010和模擬電路1050通過控制信號線1080連接在一起。
數字電路1010，通過保護電路1022a、1022b，接受來自焊盤(pad)部1060a、1060b電信號。另外，電源焊盤部1024將數字系統(tǒng)的電源1034供給保護電路1022a、1022b。電源焊盤部1025則將數字系統(tǒng)的接地電源1035給予保護電路1022a、1022b。
模擬電路1050，同樣通過保護電路1062a、1062b，接受來自焊盤部1060a、1060b電信號。另外，電源焊盤部1064將模擬系統(tǒng)的電源1074供給保護電路1062a、1062b。電源焊盤部1065則將模擬系統(tǒng)的接地電源1075給予保護電路1062a、1062b，
圖12是所述保護電路1022a、1022b、1062a、1062b的結構示例。如圖12所示，使用二極管構成電路，從而吸收浪涌電壓。這樣，即使在將電源供給數字電路1010的電源焊盤部1024與分別輸入電信號的焊盤部1020a、1020b之間，以及電源焊盤部1025與焊盤部1020a、1020b之間，同樣，在將電源供給模擬電路1050的電源焊盤部1064與輸入電信號的焊盤部1060a、1060b之間，以及電源焊盤部1065與焊盤部1060a、1060b之間，分別混入浪涌電壓，也能通過圖12所示的電路，使電荷旁路，防止數字電路1010、模擬電路1050的靜電破壞。
如上所述，保護電路1022a及保護電路1022b、保護電路1062a及保護電路1062b，只分別對數字電路1010、模擬電路1050起作用?？紤]到通過所述保護電路1022a、1022b、1062a、1062b使電荷旁路后，在數字電路1010和模擬電路1050之間產生靜電破壞的情況，在數字電路1010和模擬電路1050之間連接保護電路1090。即將數字電路1010用的電源1034與模擬電路1050用的電源1074、接地電源1035與接地電源1075，分別通過保護電路1090連接起來。
圖13是保護電路1090的結構示例。如圖13所示，使用二極管構成電路，從而防止數字電路1010和模擬電路1050之間產生靜電破壞。此外，保護電路1090還能發(fā)揮避免將數字電路1010和模擬電路1050直接連接，吸收從數字電路1010到模擬電路1050的干擾的作用。
關于保護電路，除了上述圖12及圖13所述的結構外，還有許多設計方案問世(參閱專利文獻1、專利文獻2)。
圖14示出上述圖11所示的半導體集成電路1000內的焊盤部和封裝基板的端子的連接關系的一個例子。
例如，半導體集成電路1000內的焊盤部1025，通過引線1327，與圖14所示的封裝基板1300上的端子1326電連接在一起。另外，其它焊接部的連接也與此相同。
圖15示出封裝基板1300的端子和外部插頭(pin)的連接關系的一個示例。如圖15所示，端子1326，在封裝基板1300的內部通過布線1427，與外部插頭1426電連接在一起。另外，其它端子的連接也與此相同。
這樣，將封裝基板1300和半導體集成電路1000連接后，通過樹脂1410等被封裝后，形成LSI芯片1400。
圖16是表示LSI芯片1400制造工藝的流程圖。
如圖16所示，在工序ST2000中，設計了半導體集成電路1000后，進入了工序ST2010，制造半導體集成電路1000。接著進入工序ST2020，將半導體集成電路1000和封裝基板1300一體化，作為LSI芯片1400。
然后，進入對LSL芯片1400進行LSI檢查的工序ST2100。即在進行LSI檢查的工序ST2100中，至少包括檢查數字電路1010和模擬電路1050是否按照要求動作的工序ST2110和檢查靜電破壞的工序ST2120。另外，在工序ST2100中進行的LSI檢查的結果，如果斷定數字電路1010和模擬電路1050按照要求動作、沒有產生靜電破壞后，LSI1400就制作完畢。而如果斷定數字電路1010或模擬電路1050未按照要求動作，或者數字電路1010或模擬電路1050中出現靜電破壞，那就返回工序ST2000，繼續(xù)進行其后的工序。
特開平10-56138號公報[?？墨I2]特開平11-274404號公報然而，如上所述，保護電路1090是為了降低在數字電路1010中產生的干擾的影響，和提高對ESD的承受能力而插入的。但在保護電路1090中，浪涌電壓的通過時間較長時，會出現浪涌電壓不能有效排掉的情況。這時，經流過連接數字電路1010與模擬電路1050的控制信號線1080中的控制信號，控制信號線1080承受高電壓，會造成數字電路1010或模擬電路1050中的連接控制信號線1080的部分遭受破壞。
在這種情況下，為了縮短浪涌電荷通過保護電路1090的時間，需要變更保護電路1090的設計。即通過再度實施上述圖16所示的工序ST2000可以解決。但如圖16所示的工序ST2010所示的那樣，需要重新制作半導體集成電路1000。由于半導體集成電路1000是經過諸多制造工序后制成的，所以為了再度制造半導體集成電路1000，至少需要花費一個月以上的時間。再加上，制造所需掩模的成本非常昂貴。另外，最終還需要綜合判斷對施加給LSI芯片1400上的浪涌電壓的承受能力和干擾的影響，保護電路1090的設計變更階段考慮所有的條件，進行這種設計變更絕非易事。因此，存在著在設計變更階段，不能準確判斷是否提高了ESD的承受能力、減少了干擾的影響這一問題。
另外，這種靜電破壞，在運送LSI芯片的過程中，或者在將LSI芯片安裝到基板上的過程中，經常發(fā)生。
發(fā)明內容
因此，本發(fā)明的目的，第1是提供一種縮短工期，降低成本，另外可以提高ESD承受能力的半導體集成電路裝置。第2是提供一種縮短工期，降低成本，，另外可以提高ESD承受能力的半導體集成電路裝置的制造方法。
為了解決上述課題，本發(fā)明涉及的第1半導體集成電路裝置，是將數字電路和模擬電路集成于同一半導體芯片的半導體集成電路裝置，其特征在于具有與數字電路連接、防止輸入的數字信號在數字電路內引起靜電破壞的第1靜電破壞保護電路和與模擬電路連接、防止輸入的模擬信號在模擬電路內引起靜電破壞的第2靜電破壞的保護電路；與第1靜電破壞保護電路連接的第1接地線，和與第2靜電破壞保護電路連接的第2接地線，在半導體集成電路的外部連在一起。
采用第1半導體集成電路裝置后，與第1靜電破壞保護電路連接的第1接地線，和與第2靜電破壞保護電路連接的第2接地線，在半導體集成電路裝置的外部連接，所以能提供縮短工期，降低成本，而且可以提高ESD承受能力的半導體集成電路裝置。
在本發(fā)明涉及的第1半導體集成電路裝置中，第1接地線和第2接地線，最好在半導體集成電路裝置封裝基板的內部連接起來。
這樣，就能提供縮短工期，降低成本，而且可以提高ESD承受能力的半導體集成電路裝置。
在本發(fā)明涉及的第1半導體集成電路裝置中，第1接地線和第2接地線，最好在半導體集成電路裝置封裝基板的外部連接起來。
這樣，就能便于選擇是否將第1接地線和第2接地線連接起來，有利于對提高靜電破壞的承受能力和降低干擾進行權衡。
在本發(fā)明涉及的第1半導體集成電路裝置中，第1接地線和第2接地線，最好在半導體集成電路裝置封裝基板的外部，通過電容連接。
這樣，由于能任意設定電容，更有利于對提高靜電破壞的承受能力和降低干擾進行權衡。
在本發(fā)明涉及的第1半導體集成電路裝置中，第1接地線和第2接地線，最好能通過將半導體集成電路裝置和半導體集成電路裝置的封裝基板電連接的部分連接起來。
這樣，不改變封裝基板本身，就能提高對靜電破壞的承受能力。
在本發(fā)明涉及的第1半導體集成電路裝置的制造方法，是將數字電路和模擬電路集成于同一半導體芯片內的半導體集成電路裝置的制造方法，包括判斷與防止輸入的數字信號引起靜電破壞的第1靜電破壞保護電路連接的數字電路和與防止輸入的模擬信號在模擬電路中引起靜電破壞的第2靜電破壞保護電路連接的模擬電路是否按照要求動作的電路檢查工序；在電路檢查工序中，斷定數字電路和模擬電路都按照要求動作時，判斷數字電路和模擬電路是否出現靜電破壞的靜電破壞檢查工序；在靜電破壞檢查工序中，斷定數字電路和模擬電路中至少有一方出現靜電破壞時，在半導體集成電路的外部，將與第1靜電破壞保護電路連接的第1接地線和與第2靜電破壞保護電路連接的第2接地線連接起來的外部連接工序。
采用第1半導體集成電路裝置的制造方法后，可以根據第1及第2LSI檢查工序的結果，在半導體集成電路裝置的外部連接第1接地線和第2接地線，所以可以提供縮短工期，降低成本，而且還能提高ESD承受能力的半導體集成電路裝置的制造方法。
在本發(fā)明涉及的第1半導體集成電路裝置的制造方法中，外部連接的工序，最好是在半導體集成電路裝置的封裝基板的內部，連接第1接地線和第2接地線的工序。
這樣就可以提供縮短工期，降低成本，另外能提高ESD承受能力的半導體集成電路裝置的制造方法。
在本發(fā)明涉及的第1半導體集成電路裝置的制造方法中，外部連接的工序，最好是在半導體集成電路裝置的封裝基板的外部，連接第1接地線和第2接地線的工序。
這樣就易于選擇是否連接第1接地線和第2接地線，可以對提高對靜電破壞的承受能力和減少干擾進行權衡。
在本發(fā)明涉及的第1半導體集成電路裝置的制造方法中，外部連接的工序，最好是在半導體集成電路裝置的封裝基板的外部，通過電容連接第1接地線和第2接地線的工序。
這樣，只要任意設定電容，就可以更精確地對提高靜電破壞的承受能力和降低干擾進行權衡。
在本發(fā)明涉及的第1半導體集成電路裝置的制造方法中，外部連接的工序，最好是通過將半導體集成電路裝置和半導體集成電路裝置的封裝基板電連接的部分，連接第1接地線和第2接地線的工序。
這樣，不必改變封裝基板本身，就能提高對靜電破壞的承受能力。
本發(fā)明涉及的第2半導體集成電路裝置的制造方法，包括將第1數字電路和第1模擬電路集成于同一半導體芯片內的第1半導體集成電路裝置的封裝基板內部，制作使與防止輸入的數字信號在第1數字電路中造成靜電破壞的第1靜電破壞保護電路連接的第1接地線和與防止輸入的模擬信號在第1模擬信號電路中造成靜電破壞的第2靜電破壞保護電路連接的第2接地線互不連接的第1封裝基板的第1封裝制造工序；在將第2數字電路和第2模擬電路集成于同一半導體芯片內的第2半導體集成電路裝置的封裝基板內部，制作使與防止輸入的數字信號在第2數字電路中造成靜電破壞的第3靜電破壞保護電路連接的第3接地線，和與防止輸入的模擬信號在第2模擬信號電路中造成靜電破壞的第4靜電破壞保護電路連接的第4接地線互相連接的第2封裝基板的第2封裝制造工序；在第1封裝制作工序之后進行的包括判斷第1數字電路和第1模擬電路是否按照要求動作的第1電路檢查工序和在第1電路檢查工序中，斷定第1數字電路和第1模擬電路都按照要求動作時，判斷第1數字電路和第1模擬電路是否出現靜電破壞的第1靜電破壞檢查工序；在內的第1LSI檢查工序；在第2封裝制作工序之后進行的包括判斷第2數字電路和第2模擬電路是否按照要求動作的第2電路檢查工序；在第2電路檢查工序中，斷定第2數字電路和第2模擬電路都按照要求動作時，判斷第2數字電路和第2模擬電路是否出現靜電破壞的第2靜電破壞檢查工序；第2LSI檢查工序；在第1LSI檢查工序中的第1靜電破壞檢查工序中，斷定第1數字電路和第1模擬電路都沒有出現靜電破壞時，選擇第1封裝基板的第1封裝選擇工序；在第1LSI檢查工序中的第1靜電破壞檢查工序中，斷定第1數字電路和第1模擬電路至少有一方出現靜電破壞時，在第2LSI檢查工序的第2靜電破壞檢查工序中，斷定第2數字電路和第1模擬電路都沒有出現靜電破壞時，選擇第2封裝基板的第2封裝選擇工序。
采用本發(fā)明涉及的第2半導體集成電路裝置的制造方法后，可以提供縮短LSI檢查所需的時間，提高ESD的承受能力的半導體集成電路裝置的制造方法。
圖1是本發(fā)明的本實施方式涉及的半導體集成電路的說明圖。
圖2是為了說明在封裝基板210內部的連接形態(tài)而示出LSI芯片200的圖形。
圖3是封裝基板210的多層中的某一層的模式圖。
圖4是為了說明在封裝基板210外部連接的形態(tài)而示出LSI芯片400的圖形。
圖5是表示LSI芯片400的背面的圖形。
圖6是為了說明在封裝基板410的外部，使用電容連接的形態(tài)而示出LSI芯片400的圖形。
圖7是表示封裝基板400的背面的圖形。
圖8是為了說明在外部使用引線連接的形態(tài)而示出LSI400的圖形。
圖9是為了說明本實施方式的變形例涉及的半導體集成電路裝置的制造方法而繪制的流程圖。
圖10是為了說明半導體集成電路裝置另一種制造方法而繪制的流程圖。
圖11是現有技術的半導體集成電路1000的結構示例。
圖12、圖13是保護電路的一個示例。
圖14是半導體集成電路1000內的焊盤部和封裝基板端子的連接關系的說明圖。
圖15是封裝基板的端子和外部插頭的連接關系的說明圖。
圖16是為了說明現有技術的LSI芯片1400的制造方法而繪出的流程圖。
圖中1000-半導體集成電路；1010-數字電路；1050-模擬電路；1080-控制信號線；1022a、1022b、1062a、1062b、1090-保護電路；1020a、1020b、1060a、1060b-焊盤部；1024、1025、1064、1065-電源焊盤部；100、227、267、280、427、467、480、880-布線；1034-數字系統(tǒng)電源；1074-模擬系統(tǒng)電源；1035-數字系統(tǒng)的接地電源；1075-模擬系統(tǒng)的接地電源；226、266-端子；212-密封材料；210、410-封裝基板；228、268-外部端子；200、400-LSI芯片；310-基板層；680-電容器；ST2110-數字電路和模擬電路的檢查(電路檢查工序)；ST2120-靜電破壞檢查(靜電破壞檢查工序)；ST2200-在外部連接接地布線(外部連接工序)；ST2400-進行第1封裝制作工序和第2封裝制作工序；ST2020-第1封裝制造工序；2205-在外部連接接地布線(包含在第2封裝制作工序內)；ST2025-將半導體集成電路和封裝基板一體化(包含在第2封裝制作工序內)；ST2500-進行第1LSI檢查工序和第2LSI檢查工序后判斷；ST2100-第1LSI檢查工序；ST2105-第2LSI檢查工序；ST2301-選擇在外部互不連接的封裝(第1封裝選擇工序)；ST2302-選擇在外部連接的封裝(第2封裝選擇工序)。
具體實施例方式
下面，參閱附圖，對本發(fā)明的實施方式作一闡述。
圖1是本發(fā)明的一實施方式涉及的半導體集成電路1000說明圖。
圖1所示的半導體集成電路1000，具有數字電路1010和模擬電路1050，數字電路1010和模擬電路1050通過控制信號線1080連在一起。
數字電路1010，經由保護電路1022a、1022b(分別與第1靜電破壞保護電路對應)，接受來自焊盤部1020a、1020b的電信號。另外，電源焊盤部1024將數字系統(tǒng)的電源1034供給保護電路1022a、1022b。電源焊盤部1025則將數字系統(tǒng)的接地電源1035給于保護電路1022a、1022b。
另外，模擬電路1050，同樣經由保護電路1062a、1062b(分別與第2靜電破壞保護電路對應)，接受來自焊盤部1060a、1060b的電信號。另外，電源焊盤部1064將模擬系統(tǒng)的電源1074供給保護電路1062a、1062b。電源焊盤部1065則將模擬系統(tǒng)的接地電源1075給于保護電路1062a、1062b。
圖1所示的半導體集成電路1000，與所述現有技術的圖11所示的半導體集成電路1000的不同之處是數字系統(tǒng)的接地電源1035的供給布線(與第1接地線對應)與模擬系統(tǒng)的接地電源1075的供給布線(與第2接地線對應)，通過電源焊盤部1025和電源焊盤部1065，在半導體集成電路1000的外部，用導體100電連接在一起。從而縮短浪涌電荷在保護電路中的通過時間，能有效地放掉靜電。
這時，由于數字系統(tǒng)的接地電源1035的供給布線與模擬系統(tǒng)的接地電源1075的供給布線連接在一起，所以在數字電路1010中產生的干擾，可能會侵入模擬電路。不過，一般地說，半導體集成電路1000的外部的布線電容，比半導體集成電路1000的內部的布線電容大1000倍，所以，在數字電路1010中出現的干擾，幾乎不會影響模擬電路1050。
下面，對在半導體集成電路1000的外部，將數字系統(tǒng)的接地電源1035的供給布線與模擬系統(tǒng)的接地電源1075的供給布線連接起來的形態(tài)示例，作一闡述。
<連接形態(tài)示例(1)>
為了闡述封裝基板210內部的連接形態(tài)，圖2示出LSI芯片200的結構。
圖2所示的LSI芯片200，包括半導體集成電路1000，封裝基板210，密封材料212。另外，端子226及端子266是在封裝基板210上形成的端子。端子226與半導體集成電路1000內的電源焊盤部1025、也就是數字系統(tǒng)的接地電源1035的供給布線連接。端子266則與半導體集成電路1000內的電源焊點1065、也就是模擬系統(tǒng)的接地電源1075的供給布線連接。另外，端子226、端子266，分別通過布線227、布線267與LSI芯片200的外部插頭228、外部插頭268連接。
另外，給予數字系統(tǒng)的接地電源1035的電源焊盤部1025與給予模擬系統(tǒng)的接地電源1075的電源焊盤部1075的連接，通過布線280，在封裝基板210的內部，將布線227和布線267連接在一起。
另外，對封裝基板210由多層構成的情況做一介紹。
圖3是封裝基板210的多個基板層中某一層的模式圖。即圖3是按照圖2所示的剖面L1和L2切開的圖形。如圖3所示，在形成布線227和布線267的層310中，通過布線280連接。此外，在圖3中，為了易于理解，作為布線模式，將布線層等單純地用直線表示，但毫無疑問，在具體連接時，可考慮各種要素后，在適宜的位置上進行連接。
<連接形態(tài)示例(2)>
為了闡述封裝基板410的外部連接形態(tài)，圖4示出LSI芯片400的結構。
圖4所示的LSI芯片400，包括所述半導體集成電路1000，封裝基板410，密封材料212。將半導體集成電路1000的與數字系統(tǒng)的接地電源1035的供給布線連接的布線427和與模擬系統(tǒng)的接地電源1075的供給布線連接的布線467，向封裝基板410的外部輸出，在LSI芯片400的背面，通過布線480連接。
圖5示出LSI芯片的背面。即通過布線480，將布線427的連接部和布線467的連接部進行電連接。
這樣，可以在外部選擇是否進行使用布線480的所述連接，從而可以在LSI芯片400完成后，在加強ESD的承受能力與減少干擾之間進行權衡。
<連接形態(tài)示例(3)>
為了闡述使用電容在封裝基板410的外部進行連接的形態(tài)，圖6示出LSI芯片400的結構。
圖6所示的LSI芯片400，與圖4所示的LSI芯片400一樣，將與接地電源1035的供給布線連接的布線427和與接地電源1075的供給布線連接的布線467，向封裝基板410的外部輸出，在LSI芯片400的背面連接。與圖4不同的是不是使用布線480，而是使用電容器680進行連接。
圖7示出封裝基板400的背面。即使用電容器680、將布線427的連接部和布線427的連接部連接起來的情況。
這樣，在外部使用電容器680進行所述連接時，可以任意選擇電容器的電容，所以可以在制成LSI芯片400之后，更精確地調整提高ESD的承受能力和降低干擾的相互權衡關系。
<連接形態(tài)示例(4)>
為了闡述在外部使用引線進行連接的形態(tài)，圖8示出LSI芯片400的結構。
半導體集成電路1000中，與數字系統(tǒng)的接地電源1350供給布線連接的電源焊盤部1025和與模擬系統(tǒng)的接地電源1075供給布線連接的電源焊盤部1065的連接，使用引線880，連接封裝基板1300上的端子1326和電源焊盤部1065。此外，在這里，闡述了使用引線，連接端子1326和電源焊盤部1065的情況。但毫無疑問，使用引線，連接端子1366和電源焊盤部1025時，也同樣可以進行。還有，使用引線的連接，其連接距離，以短為好。
這樣，就能不必像所述圖2及圖3所示的那樣變更封裝基板，就能提高ESD的承受能力。
下面，作為本實施方式的變形示例，對所述半導體集成電路裝置的制造方法作一介紹。
<半導體集成電路裝置的制造方法(1)>
圖9是為了闡述本發(fā)明的實施方式的變形示例所涉及的半導體集成電路的制造方法而繪制的流程圖。
首先，在工序ST2000中，設計了半導體集成電路1000后，進入工序ST2010，制造半導體集成電路1000。接著，在工序ST2020中，將半導體集成電路1000和封裝基板1300一體化。成為圖14所示的那種LSI芯片1400。再進入LSI檢查工序ST2100。
進行LSI檢查的工序ST2100，至少包括檢查數字電路1010及模擬電路1050的動作的工序ST2110(與電路檢查工序對應)和檢查靜電破壞的工序ST2120(與靜電檢查工序對應)。
在檢查數字電路1010及模擬電路1050的動作的工序ST2110中，判斷其動作是否符合要求。動作是否符合要求時(在工序ST2110中為YES)，進入工序ST2120；動作不符合要求時(在工序ST2110中為NO)，返回工序ST2000，再次從半導體集成電路的設計開始重做。
其次，檢查靜電破壞的工序ST2120，例如，在下述狀態(tài)下進行。
首先，例如，將圖15所示的外部插頭1426及外部插頭1466固定在接地電平(0電位)，依次給除此之外的外部插頭施加高電壓。對施加過高電壓的LSI芯片1400進行動作檢查，如果能進行正常動作，就斷定為沒有出現靜電破壞(在工序ST2120中為YES)。如果不能進行正常動作，即出現靜電破壞時(在工序ST2120中為NO)，就進入工序ST2200。
在工序ST2200中，將給予數字系統(tǒng)的接地電壓源1035的電源焊盤部1025和給予模擬系統(tǒng)的接地電壓源1075的電源焊盤部1065，在半導體集成電路1000的外部進行電連接(與外部連接工序對應)。此外，關于其連接形態(tài)，如上文闡述的情況相同。
其后，返回工序ST2020，將經過所述工序ST2200處理的半導體集成電路1000和封裝基板一體化，進行工序ST2100的LSI檢查，斷定數字電路1010及模擬電路1050按照要求動作、未出現靜電破壞后，就宣告完成。
由以上闡述可知，即使在工序ST2120中出現靜電破壞時，也能省略半導體集成電路1000的設計及制造工序(工序ST2000及工序ST2010)，所以能在較短的期間內做成LSI芯片1400。
<半導體集成電路裝置制造方法(2)>
下面，對半導體集成電路裝置的別的制造方法，做一闡述。
圖10是為了闡述半導體集成電路裝置的別的制造方法而繪制的方框圖。
在圖10所示的制造方法中，首先和圖9一樣，進行工序ST2000和工序ST2010中的動作。然后，在本制造方法中，進入工序ST2400。
工序ST2400包括第1封裝制作工序(工序ST2020)和第2封裝制作工序(工序ST2205及工序ST2025)。
第1封裝制作工序(工序ST2020)，是將接地電源1035的供給布線(在這里，與第1接地線對應)和接地電源1075的供給布線(在這里，與第2接地線對應)互不連接的半導體集成電路裝置1000與封裝基板一體化的工序。
另外，第2封裝制作工序(工序ST2205及工序ST2025)，首先通過分別給予接地電源1035、1075的電源焊盤部1025、電源焊盤部1075，將數字系統(tǒng)的接地電源1035的供給布線(在這里，與第3接地線對應)和模擬系統(tǒng)的接地電源1075的供給布線(在這里，與第4接地線對應)在半導體集成電路1000的外部進行電連接(工序ST2205)。然后再將在外部進行了這種電連接的半導體集成電路1000和封裝基板一體化(工序ST2205)的工序。此外，關于連接形態(tài)，如前文所述。
具體地說，在工序ST2400的工序ST2020中，在將接地電源1035的供給布線與接地電源1075的供給布線，在外部不進行電連接的半導體集成電路1000和封裝基板一體化的同時，在工序ST2400的工序ST2025中，將接地電源1035的供給布線和接地電源1075的供給布線，在外部進行了電連接的半導體集成電路1000和封裝基板一體化。然后，進入了工序ST2500。
工序ST2500，進行第1LSI檢查工序(工序ST2100)和第2LSI檢查工序(工序ST2105)，然后，決定接著進行的工序。此外，工序ST2100及工序ST2105，進行和上述同樣的LSI檢查。
具體地說，首先，在工序ST2500中的工序ST2100中進行的第1LSI檢查的結果，斷定“正?！睍r(即數字電路1010(在這里，與第1數字電路對應)及模擬電路1050(在這里，與模擬電路對應)的檢查(在這里，與第1電路檢查工序對應)，和靜電破壞檢查(在這里，與第1靜電破壞檢查工序對應)都正常時)，不論工序ST2105中進行的第2LSI檢查的結果如何，都進入工序ST2301。然后，在工序ST2301中，選擇出在半導體集成電路1000的外部，不將給予數字系統(tǒng)接地電源1035的電源焊盤部1025和給予模擬系統(tǒng)接地電源1075的電源焊盤部進行電連接的封裝基板(與第1封裝選擇工序對應)。
另外，在所述工序ST2100中進行的第1LSI檢查的結果，斷定“不正?！睍r(即在數字電路1010及模擬電路1050的檢查中為“正?！?；而在靜電破壞檢查中為“不正?！睍r)，在工序ST2105中的第2LSI檢查的結果，斷定“正常”時(即數字電路1010(在這里，與第2數字電路對應)及模擬電路1050(在這里，與第2模擬電路對應)的檢查(在這里，與第2電路檢查工序對應)和靜電破壞的檢查(在這里，與第2靜電破壞檢查工序對應)都正常時)，進入工序ST2302。然后，在工序ST2302中，選擇出將給予數字系統(tǒng)的接地電源1035的電源焊盤部1025和給予模擬系統(tǒng)的接地電源1075的電源焊盤部1065，在半導體集成電路1000的外部進行了電連接的封裝基板(與第2封裝選擇工序對應)。
另外，在工序ST2500中的工序ST2100及工序ST2105中的第1及第2LSI檢查的結果，為上述以外的時候(即在第1電路檢查工序或第2電路檢查工序中為“不正?！睍r和在第1電路檢查為“正?！?、在第1靜電破壞工序中為“不正?！睍r以及在第2電路檢查工序中為“正?！薄⒃诘?靜電破壞工序中為“不正?！睍r)，再次返回工序ST2000，從半導體集成電路1000的設計開始重做。
在上述圖10所示的半導體集成電路裝置的制造方法中，與上述圖9所示的制造方法相比，可以削減圖9所示的工序ST2000之后再度進行的LSI檢查(工序ST2100)所需的時間。
此外，在以上的各實施方式中，使用圖2～圖8，對在封裝基板的內部、外部，進而使用引線連接數字系統(tǒng)的接地電源1035的供給布線和模擬系統(tǒng)的接地電源1075的供給布線的情況進行了闡述。但毫無疑義，連接部、端子、焊盤部的形狀，并不限于圖中所示。而且，焊盤部等的物理性的位置，也不限于本實施示例。
而且，對LIS芯片的外部端子在封裝基板的背面的情況作了介紹。但即使在側面時，也同樣能夠實施。并且，在圖3及圖5中，對在其背面，使用布線及電容器進行連接的情況進行了闡述。但是同樣，在側面連接時，也同樣能夠實施。進而在圖3及圖5中，即使在其正面，也同樣可以實施。
綜上所述，在將數字電路和模擬電路集成于同一半導體芯片內的半導體集成電路裝置中，將分別與數字電路和模擬電路的保護電路連接的接地線，在半導體集成電路裝置的外部連接，從而可以縮短工期、降低成本，可靠地提高ESD的承受能力。
權利要求
1.一種半導體集成電路裝置，是將數字電路和模擬電路集成在同一半導體芯片上的半導體的集成電路裝置，其特征在于具有與所述數字電路連接、防止因受所輸入的數字信號的影響而在所述數字電路中產生的靜電破壞的第1靜電破壞保護電路，和與所述模擬電路連接、防止因受所輸入的模擬信號的影響而在模擬電路中產生的靜電破壞的第2靜電破壞保護電路；與所述第1靜電破壞保護電路連接的第1接地線和與所述第2靜電破壞保護電路連接的第2接地線，在所述半導體的集成電路裝置的外部連接。
2.如權利要求1所述的半導體集成電路裝置，其特征在于所述第1接地線和所述第2接地線，在所述半導體集成電路裝置的封裝基板的內部連接。
3.如權利要求1所述的半導體集成電路裝置，其特征在于所述第1接地線和所述第2接地線，在所述半導體集成電路裝置的封裝基板的外部連接。
4.如權利要求1所述的半導體集成電路裝置，其特征在于所述第1接地線和所述第2接地線，在所述半導體集成電路裝置的封裝基板的外部，通過電容連接。
5.如權利要求1所述的半導體集成電路裝置，其特征在于所述第1接地線和所述第2接地線，通過用于將所述半導體集成電路裝置和所述半導體集成電路裝置的封裝基板電連接的部分連接。
6.一種半導體集成電路裝置的制造方法，是將數字電路和模擬電路集成于同一半導體芯片內的半導體集成電路裝置的制造方法，其特征在于包括對與防止因受所輸入的數字信號的影響而產生的靜電破壞的第1靜電保護電路連接的所述數字電路、和與防止因受所輸入的模擬信號的影響而產生的靜電破壞的第2靜電保護電路連接的所述模擬電路、是否按照要求進行動作作出判斷的電路檢查工序；在所述電路檢查工序中，當得出所述數字電路和所述模擬電路都按照要求進行動作的判斷時，對所述數字電路和所述模擬電路進行是否產生靜電破壞的判斷的靜電破壞檢查工序；以及在所述靜電破壞檢查工序中，當得出所述數字電路和所述模擬電路中至少有一方出現靜電破壞的判斷時，將與所述第1靜電破壞保護電路連接的第1接地線和與所述第2靜電破壞保護電路連接的第2接地線，在所述半導體集成電路裝置的外部連接的外部連接工序。
7.權利要求6所述的半導體集成電路裝置的制造方法，其特征在于所述外部連接工序，是在所述半導體集成電路裝置的封裝基板的內部，將所述第1接地線和所述第2接地線連接起來的工序。
8.權利要求6所述的半導體集成電路裝置的制造方法，其特征在于所述外部連接工序，是在所述半導體集成電路裝置的封裝基板的外部，將所述第1接地線和所述第2接地線連接起來的工序。
9.權利要求6所述的半導體集成電路裝置的制造方法，其特征在于所述外部連接工序，是在所述半導體集成電路裝置的封裝基板的外部，通過電容，將所述第1接地線和所述第2接地線連接起來的工序。
10.權利要求6所述的半導體集成電路裝置的制造方法，其特征在于所述外部連接工序，是通過用于將所述半導體集成電路裝置和所述半導體集成電路裝置的封裝基板電連接的部分，將所述第1接地線和所述第2接地線連接起來的工序。
11.一種半導體集成電路裝置的制造方法，其特征在于包括制作在將第1數字電路和第1模擬電路集成于同一半導體芯片上的第1半導體集成電路裝置的封裝基板內部，與防止因受所輸入的數字信號的影響而在所述第1數字電路中產生的靜電破壞的第1靜電破壞保護電路連接的第1接地線、和與防止因受所輸入的模擬信號的影響而在所述第1模擬電路中產生的靜電破壞的第2靜電破壞保護電路連接的第2接地線、互不連接的第1封裝基板的封裝制作工序；制作在將第2數字電路和第2模擬電路集成于同一半導體芯片上的第2半導體集成電路裝置的封裝基板內部，與防止因受所輸入的數字信號的影響而在所述第2數字電路中產生的靜電破壞的第3靜電破壞保護電路連接的第3接地線、和與防止因受所輸入的模擬信號的影響而在所述第2模擬電路中產生的靜電破壞的第4靜電破壞保護電路連接的第4接地線、相互連接的第2封裝基板的第2封裝制作工序；在所述第1封裝制作工序后，進行包括判斷所述第1數字電路和所述第1模擬電路是否按照要求進行動作的第1電路檢查工序，和在所述第1電路檢查工序中得出所述第1數字電路和所述第1模擬電路都按照要求進行動作的判斷時對所述第1數字電路和所述第1模擬電路進行是否產生靜電破壞的判斷的第1靜電破壞檢查工序，在內的第1LSI檢查工序；在所述第2封裝制作工序后，進行包括判斷所述第2數字電路和所述第2模擬電路是否按照要求進行動作的第2電路檢查工序，和在所述第2電路檢查工序中得出所述第2數字電路和所述第2模擬電路都按照要求進行動作的判斷時對所述第2數字電路和所述第2模擬電路進行是否產生靜電破壞的判斷的第2靜電破壞檢查工序，在內的第2LSI檢查工序；在所述第1LSI檢查工序的所述第1靜電破壞檢查工序中，斷定所述第1數字電路和所述第1模擬電路都沒有出現靜電破壞時，選擇所述第1封裝基板的第1封裝基板選擇工序；以及當在所述第1LSI檢查工序的所述第1靜電檢查工序中得出所述第1數字電路和所述第1模擬電路中至少有一方出現靜電破壞的判斷，而在所述第2LSI檢查工序的所述第2靜電檢查工序中得出所述第2數字電路和所述第2模擬電路都沒有出現靜電破壞的判斷時，選擇所述第2封裝基板的第2封裝基板選擇工序。
全文摘要
一種半導體集成電路裝置(1000)，將數字電路(1010)和模擬電路(1050)集成于同一半導體芯片內，具有與數字電路(1010)連接、防止靜電破壞的靜電保護電路(1022a、1022b)和與模擬電路(1050)連接、防止靜電破壞的靜電保護電路(1062a、1062b)。與靜電保護電路(1022a、1022b)連接的接地電源(1035)的供給布線，和與靜電保護電路(1062a、1062b)連接的接地電源(1075)的供給布線，在半導體集成電路(1000)的外部連接。從而在將數字電路和模擬電路集成于同一半導體芯片上的半導體集成電路中，可以縮短工期降低成本、切實提高ESD的承受能力。
文檔編號H01L27/04GK1507052SQ20031012014
公開日2004年6月23日 申請日期2003年12月8日 優(yōu)先權日2002年12月6日
發(fā)明者岡本稔 申請人:松下電器產業(yè)株式會社