專利名稱：芯片電阻器、其制造方法以及該制造方法中使用的框架的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片電阻器，其制造方法以及該制造方法中使用的框架。
背景技術(shù)：
作為現(xiàn)有的芯片電阻器之一例，有如圖37中所示者(參照例如特開(kāi)2002-57009號(hào)公報(bào))。圖示的芯片電阻器B具有在金屬制的芯片狀的電阻體90的下面90b上設(shè)置一對(duì)電極91的構(gòu)成。這一對(duì)電極91隔著空隙部93相互隔開(kāi)。在各電極91的下表面，作為用來(lái)改善安裝時(shí)的錫焊性的手段，形成焊錫層92。
該芯片電阻器B通過(guò)圖38A～圖38E中所示的方法來(lái)制造。首先，如圖38A中所示，作為電阻體90和電極91的材料，準(zhǔn)備兩張金屬板90′、91′，如圖38B中所示，把金屬板91′重合接合于金屬板90′的下表面。接著，如圖38C中所示，通過(guò)機(jī)械加工切削金屬板91′的一部分，形成空隙部93。然后，如圖38D中所示，在金屬板91′的下表面上形成焊錫層92′后，如圖38E中所示，切斷金屬板90′、91′。借此，制造芯片電阻器B。
但是，在上述現(xiàn)有技術(shù)中，存在著以下的問(wèn)題。
第一，電阻體90的下面90b的一對(duì)電極91間的區(qū)域，或電阻體90的各側(cè)面90c，沒(méi)有絕緣保護(hù)。因此，在利用錫焊把芯片電阻器B面安裝于想要部位時(shí)，從各電極91的下方突出的焊錫的一部分有時(shí)附著于電阻體90的下面90b或各側(cè)面90c。由于發(fā)生這種事態(tài)，所以電阻值中產(chǎn)生很大的誤差，利用芯片電阻器B所構(gòu)成的電氣電路的規(guī)格中產(chǎn)生偏差。這種問(wèn)題，在謀求芯片電阻器B的低電阻化，減小電阻值的誤差的必要性越高就變得越深刻。
第二，在上述現(xiàn)有技術(shù)的制造方法中，一系列的制造作業(yè)是煩雜的，存在著芯片電阻器的生產(chǎn)率差這樣的問(wèn)題。更具體地說(shuō)，在現(xiàn)有技術(shù)中，通過(guò)機(jī)械加工來(lái)形成空隙部93。此外，在該加工之際，不得不高精度地精加工一對(duì)電極91間的尺寸Sb。因此，上述加工有必要相當(dāng)慎重地進(jìn)行，芯片電阻器B的生產(chǎn)率變差。進(jìn)而，在上述現(xiàn)有技術(shù)中，因?yàn)榻?jīng)過(guò)切削加工制造芯片電阻器B，故還發(fā)生起因于該切削加工精度的電極間電阻值的誤差。
第三，在把芯片電阻器裝入想要的電路的情況下，進(jìn)行該芯片電阻器的安裝是否適當(dāng)?shù)臋z查。在該情況下，優(yōu)選是通過(guò)從外部的觀察進(jìn)行芯片電阻器是否適當(dāng)?shù)睾附拥呐袛?。因此，?yōu)選是安裝中所用的焊錫的一部分形成為附著于芯片電阻器的電阻體的端面的焊腳(fillet)。這樣一來(lái)，可以判斷在確認(rèn)焊腳的存在時(shí)，芯片電阻器的安裝適當(dāng)?shù)目赡苄愿撸送庀喾丛跓o(wú)法確認(rèn)焊腳的存在時(shí)，芯片電阻器的安裝不適當(dāng)?shù)目赡苄愿摺Ｅc此相對(duì)照，在上述現(xiàn)有技術(shù)中，雖然在各電極91的下面上形成焊錫層92，但是僅靠設(shè)置該焊錫層92有時(shí)形成焊腳是困難的。雖然在通過(guò)回流(reflow)焊的方法把芯片電阻器B面安裝于想要部位之際，各電極91的成為接合對(duì)象的部分上預(yù)先涂布了焊膏，但是如果是其涂布量不足的情況，則不能形成適當(dāng)?shù)暮改_。因而，在上述現(xiàn)有技術(shù)中，通過(guò)焊腳的有無(wú)來(lái)判斷芯片電阻器B的面安裝是否適當(dāng)是困難的、不便的。此外，在上述現(xiàn)有技術(shù)中，由于未形成焊腳，有時(shí)在錫焊的接合強(qiáng)度中產(chǎn)生不足。
第四，芯片電阻器B在一對(duì)電極91并排的方向上各電極91的寬度Sa成為比較大者。因而，在使測(cè)定探頭接觸于一對(duì)電極91而測(cè)定電阻值的情況下，使測(cè)定探頭接觸于一對(duì)電極91的各個(gè)的內(nèi)側(cè)緣部91a的情況下的電阻值Ra，與接觸于外側(cè)緣部91b的情況下的電阻值Rb之差也增大。由于像這樣使測(cè)定探頭接觸于各電極91的某個(gè)部分致使電阻值大不相同，所以在使用芯片電阻器B的情況下，通過(guò)其使用方法而在電阻值上發(fā)生很大偏差，是不好的。更具體地說(shuō)，例如在利用錫焊把芯片電阻器B面安裝于想要部位的情況下，上述焊錫不是對(duì)各電極91的下面整個(gè)區(qū)域緊密接觸，例如有時(shí)僅偏接觸于靠近各電極91的內(nèi)側(cè)緣部91a附近部分。與此相反，也有時(shí)上述焊錫僅偏接觸于靠近各電極91的下面的外側(cè)緣部91b附近部分。在上述現(xiàn)有技術(shù)中，在這類情況下電阻值中發(fā)生很大偏差。在令芯片電阻器B為例如10mΩ以下的低電阻的情況下，即使使上述電阻值Ra與電阻值Rb之差很小，如果與芯片電阻器B的總體的電阻值相比，其差的比率也非常之大。因而，越謀求芯片電阻器B的低電阻化，上述問(wèn)題變得越深刻。
作為抑制上述四個(gè)問(wèn)題的手段，可以考慮例如加大各電極91的厚度，減小各電極91本身的電阻的手段。但是，如果用這種手段，則除了芯片電阻器B的總體的厚度加大外，形成空隙部93時(shí)的金屬板91′的切削量增多，招致芯片電阻器B的制造成本升高這樣的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能夠解決或者抑制上述問(wèn)題的芯片電阻器及其制造方法。本發(fā)明的另一個(gè)目的在于提供一種適合于這種芯片電阻器的制造的框架。
由本發(fā)明的第1方面所提供的芯片電阻器，備有具有在厚度方向上隔著間隔的表背面和在寬度方向上隔著間隔并在一定方向上延伸的一對(duì)側(cè)面的芯片狀的電阻體；和在該電阻體的背面上在所述一定方向上隔著間隔并排地設(shè)置的多個(gè)電極，其特征在于，具有覆蓋所述電阻體的背面中所述多個(gè)電極間的區(qū)域的第一絕緣層；和覆蓋所述電阻體的所述一對(duì)側(cè)面的第二絕緣層。
優(yōu)選是，根據(jù)本發(fā)明的芯片電阻器，還備有覆蓋所述電阻體的表面的第三絕緣層。
優(yōu)選是，所述第一至第三絕緣層當(dāng)中，至少兩個(gè)絕緣層為同一材質(zhì)。
優(yōu)選是，所述各電極的厚度大于所述第一絕緣層的厚度。
優(yōu)選是，設(shè)置兩對(duì)以上的電極作為所述多個(gè)電極。
優(yōu)選是，所述電阻體具有在所述一定方向上隔開(kāi)間隔的一對(duì)端面，在所述各端面上形成焊錫層。
優(yōu)選是，所述多個(gè)電極設(shè)置成離開(kāi)所述電阻體的背面的所述一定方向的端緣。
由本發(fā)明的第2方面所提供的芯片電阻器的制造方法，其特征在于，包括制作棒狀的電阻器集合體的工序，該電阻器集合體在棒狀的電阻體材料的背面，在該電阻體材料的縱長(zhǎng)方向上設(shè)有隔著間隔并排的多個(gè)電極，并且所述背面的所述多個(gè)電極間區(qū)域和所述電阻體材料的一對(duì)側(cè)面由第一和第二絕緣層所覆蓋；和通過(guò)在其縱長(zhǎng)方向的多個(gè)部位切斷所述電阻器集合體，分割成多個(gè)芯片電阻器的工序。
優(yōu)選是，制作所述棒狀的電阻器集合體的工序包括在設(shè)置在作為電阻體材料的平板的單面上形成圖形后的絕緣層與成為所述各電極的導(dǎo)電層后，把所述平板分割成所述棒狀的電阻體材料的工序；和在所述棒狀的電阻體材料的一對(duì)側(cè)面上形成絕緣層的工序。
優(yōu)選是，所述制作棒狀的電阻器集合體的工序包括在作為電阻體材料的平板的單面上圖形形成絕緣層后，把所述平板分割成所述棒狀的電阻體材料的工序；和在所述棒狀的電阻體材料的一對(duì)側(cè)面上形成絕緣層，并且在形成所述圖形形成后的絕緣層的面上形成多個(gè)電極的工序。
優(yōu)選是，根據(jù)本發(fā)明的芯片電阻器的制造方法，還包括在將所述把電阻器集合體分割成多個(gè)芯片電阻器前，形成覆蓋所述電阻體材料的表面的第三絕緣層的工序。
由本發(fā)明的第3方面所提供的芯片電阻器的制造方法，其特征在于，包括制作棒狀的電阻器集合體的工序，該電阻器集合體在棒狀的電阻體材料的背面上，設(shè)有在該電阻體材料的縱長(zhǎng)方向上隔著間隔并排的多個(gè)電極和覆蓋這些多個(gè)電極間區(qū)域的第一絕緣層；通過(guò)在其縱長(zhǎng)方向的多個(gè)部位切斷所述電阻器集合體，分割成電阻體的側(cè)面露出的多個(gè)芯片電阻器的工序；以及在這些多個(gè)芯片電阻器的各電阻體的側(cè)面上形成第二絕緣層的工序。
由本發(fā)明的第4方面所提供的芯片電阻器的制造方法，其特征在于，包括準(zhǔn)備由備有具有表背面和一對(duì)側(cè)面而在一定方向上延伸的多個(gè)板狀部、和支持這些多個(gè)板狀部的支持部的導(dǎo)電性構(gòu)件組成的框架；在所述各板狀部的表背面的某一方上形成在所述一定方向上隔著間隔并排的多個(gè)電極和位于這些多個(gè)電極間區(qū)域的第一絕緣層，并且在所述各板狀部的一對(duì)側(cè)面上形成第二絕緣層，由此制作多個(gè)棒狀的電阻器集合體的工序；和以使所述各板狀部為多個(gè)芯片狀的電阻體的方式，把所述各電阻器集合體分割成多個(gè)芯片電阻器的工序。
優(yōu)選是，所述在各板狀部的一對(duì)側(cè)面上形成第二絕緣層的工序，通過(guò)使所述各板狀部與所述框架的支持部的連接部扭轉(zhuǎn)變形，從而在使所述各板狀部繞著在其縱長(zhǎng)方向上延伸的軸線旋轉(zhuǎn)的狀態(tài)下進(jìn)行。
優(yōu)選是，作為所述框架，使用所述連接部比所述板狀部寬度窄地形成的框架。
優(yōu)選是，還包括在所述電阻器集合體分割成多個(gè)芯片電阻器前，在所述各板狀部的表背面中形成所述第一絕緣層的面的對(duì)峙面上，形成第三絕緣層的工序。
優(yōu)選是，所述制作棒狀的電阻器集合體的工序包括在所述各板狀部上形成所述第一至第三絕緣層后，通過(guò)電鍍處理形成所述多個(gè)電極的工序。
由本發(fā)明的第5方面所提供的框架，由備有具有表背面和一對(duì)側(cè)面并在一定方向上延伸的多個(gè)板狀部、和支持這些多個(gè)板狀部的支持部的導(dǎo)電性構(gòu)件組成，其特征在于，所述各板狀部與所述支持部的連接部形成為比所述板狀部寬度窄。
優(yōu)選是，所述支持部為框狀，所述各板狀部的縱長(zhǎng)方向的兩端部的各個(gè)通過(guò)所述連接部由所述支持部支持。
由本發(fā)明的第6方面所提供的芯片電阻器，備有具有在厚度方向上隔開(kāi)間隔的表背面和在與厚度方向交叉的一定方向上隔開(kāi)間隔的一對(duì)端面的芯片電阻體；和在所述一定方向上隔開(kāi)間隔地設(shè)在所述電阻體的背面上的多個(gè)電極，其特征在于，在所述電阻體的所述各端面上，形成焊錫層。
優(yōu)選是，所述焊錫層覆蓋所述各端面的整體。
優(yōu)選是，還備有覆蓋所述電阻體的所述背面中所述多個(gè)電極間區(qū)域的第一絕緣層。
優(yōu)選是，在所述各電極上疊層地形成與所述焊錫層一體和分體的任一種的焊錫層。
由本發(fā)明的第7方面所提供的芯片電阻器的制造方法，其特征在于，包括制作棒狀的電阻器集合體的工序，該電阻器集合體在棒狀的電阻體材料的表背的某個(gè)單面上，設(shè)有在該電阻體材料的短方向上隔著間隔并排的多個(gè)電極形成用的導(dǎo)電層，并且在所述電阻體材料的縱長(zhǎng)方向上延伸的一對(duì)側(cè)面上形成焊錫層；和通過(guò)在其縱長(zhǎng)方向的多個(gè)部位處切斷所述電阻器集合體，分割成多個(gè)芯片電阻器的工序。
由本發(fā)明的第8方面所提供的芯片電阻器的制造方法，其特征在于，包括制作未形成焊錫層的芯片電阻器的工序，該芯片電阻器在芯片狀的電阻體的表背的某個(gè)單面上，形成在一定方向上隔開(kāi)間隔的多個(gè)電極，并且備有以部分地露出所述電阻體中的所述一定方向上的一對(duì)端面的方式覆蓋所述電阻體的絕緣層；和在所述電阻體的一對(duì)側(cè)面上形成焊錫層的工序。
優(yōu)選是，制作所述多個(gè)未形成焊錫層的芯片電阻器后，且在所述形成焊錫層的工序中，通過(guò)滾鍍處理對(duì)所述多個(gè)未形成焊錫層的芯片電阻器一總形成所述焊錫層。
優(yōu)選是，所述制作未形成焊錫層的芯片電阻器的工序包括制作棒狀的電阻器集合體的工序，該電阻器集合體在棒狀的電阻體材料的表背的某個(gè)單面上，設(shè)置在該電阻體材料的縱長(zhǎng)方向上隔著間隔并排的多個(gè)電極形成用的導(dǎo)電層，并且在所述電阻體材料的縱長(zhǎng)方向上延伸的一對(duì)側(cè)面和與所述單面對(duì)峙的面上形成絕緣層；和在其縱長(zhǎng)方向的多個(gè)部位切斷所述電阻器集合體的工序。
優(yōu)選是，所述制作棒狀的電阻器集合體的工序包括在成為電阻體材料的平板的單面上設(shè)置成為所述各電極的導(dǎo)電層的工序；和把所述平板分割成所述棒狀的電阻體材料的工序。
優(yōu)選是，所述制作棒狀的電阻器集合體的工序包括準(zhǔn)備由具有多個(gè)板狀部的導(dǎo)電性構(gòu)件組成的框架，且以所述各板狀部為所述棒狀的電阻體材料，在其單面上設(shè)置成為所述各電極的導(dǎo)電層的工序。
由本發(fā)明的第9方面所提供的芯片電阻器，備有具有在厚度方向上隔開(kāi)間隔的表背面和在與厚度方向交叉的一定方向上隔開(kāi)間隔的一對(duì)端面的芯片狀的電阻體；和在所述一定方向上隔開(kāi)間隔地設(shè)在所述電阻體的背面的多個(gè)電極，其特征在于，所述多個(gè)電極設(shè)置成離開(kāi)所述電阻體的背面的所述一定方向上的端緣。
優(yōu)選是，根據(jù)本發(fā)明的芯片電阻器備有覆蓋所述電阻體的背面中所述多個(gè)電極間的區(qū)域的絕緣層。
優(yōu)選是，所述絕緣層還覆蓋所述電阻體的背面中所述多個(gè)電極與所述端緣之間的區(qū)域。
由本發(fā)明的第10方面所提供的芯片電阻器的制造方法，其特征在于，包括在成為電阻體的材料的平板的單面上，圖形形成絕緣層的工序；在所述平板的所述單面中，在未形成所述絕緣層的區(qū)域形成導(dǎo)電層的工序以及把所述平板分割成芯片狀的多個(gè)電阻體的工序，所述平板的分割是以在所述各電阻體的單面上所述導(dǎo)電層的一部分作為夾著所述絕緣層的一部分相互離開(kāi)的一對(duì)電極而形成、且這些一對(duì)電極在它們并排的方向上離開(kāi)所述電阻體的端緣的方式進(jìn)行。
就本發(fā)明的其他特征和優(yōu)點(diǎn)而言，根據(jù)以下進(jìn)行的說(shuō)明的實(shí)施方式的說(shuō)明，將變得更加清晰。


圖1是表示根據(jù)本發(fā)明的芯片電阻器之一例的立體圖。
圖2是圖1的II-II剖視圖。
圖3是圖1的III-III剖視圖。
圖4是圖1中所示的芯片電阻器的主要部分剖視圖。
圖5A～圖5C是表示圖1中所示的芯片電阻器的制造工序的一部分的立體圖。
圖6D～圖6F是表示圖1中所示的芯片電阻器的制造工序的一部分的立體圖。
圖7G～圖7H是表示圖1中所示的芯片電阻器的制造工序的一部分的立體圖。
圖8A是表示芯片電阻器的制造中所用的框架之一例的立體圖，圖8B是其主要部分俯視圖。
圖9是表示制造圖8A中所示的框架的方法的立體圖。
圖10A和圖10B是表示用框架制造芯片電阻器的工序的一部分的局部剖切立體圖。
圖11C和圖11D示出用框架制造芯片電阻器的工序的一部分，圖11C是局部剖切立體圖，圖11D是局部剖切側(cè)視圖。
圖12E和圖12F是表示用框架制造芯片電阻器的工序的一部分的局部剖切立體圖。
圖13是表示用框架制造芯片電阻器的工序的一部分的局部剖切立體圖。
圖14是表示根據(jù)本發(fā)明的芯片電阻器的另一例的立體圖。
圖15是圖14的XV-XV剖視圖。
圖16A和圖16B是表示制造圖14中所示的芯片電阻器的工序的一部分的立體圖。
圖17C和圖17D是表示制造圖14中所示的芯片電阻器的工序的一部分的立體圖。
圖18是表示根據(jù)本發(fā)明的芯片電阻器的另一例的立體圖。
圖19A～圖19D是表示制造圖18中所示的芯片電阻器的工序的一部分的立體圖。
圖20A～圖20C是表示制造圖18中所示的芯片電阻器的工序的另一例的立體圖。
圖21是表示根據(jù)本發(fā)明的芯片電阻器的另一例的立體圖。
圖22A和圖22B是表示制造圖21中所示的芯片電阻器的工序的一部分的立體圖。
圖23C和圖23D是表示制造圖21中所示的芯片電阻器的工序的一部分的立體圖。
圖24是表示制造圖21中所示的芯片電阻器的工序的另一例的主要部分俯視圖。
圖25是表示根據(jù)本發(fā)明的芯片電阻器的另一例的立體圖。
圖26是圖25中所示的芯片電阻器的仰視圖。
圖27是圖25的XXVII-XXVII剖視圖。
圖28是表示制造圖25中所示的芯片電阻器的工序之一例的局部俯視圖。
圖29是表示根據(jù)本發(fā)明的芯片電阻器的另一例的立體圖。
圖30A和圖30B示出制造圖29中所示的芯片電阻器的工序的一部分，圖30A是立體圖，圖30B是主要部分俯視圖。
圖31A是表示根據(jù)本發(fā)明的芯片電阻器的另一例的剖視圖，圖31B是其仰視圖。
圖32A和圖32B是表示圖31A中所示的芯片電阻器的制造工序之一例的主要部分俯視圖。
圖33A是表示根據(jù)本發(fā)明的芯片電阻器的另一例的剖視圖，圖33B是其仰視圖，圖33C是表示制造圖33A中所示的芯片電阻器的工序之一例的主要部分俯視圖。
圖34A是表示根據(jù)本發(fā)明的芯片電阻器的另一例的剖視圖，圖34B是其仰視圖，圖34C是表示制造圖34A中所示的芯片電阻器的工序之一例的主要部分俯視圖。
圖35A是表示根據(jù)本發(fā)明的芯片電阻器的另一例的剖視圖，圖35B是其仰視圖，圖35C是表示制造圖35A中所示的芯片電阻器的工序之一例的主要部分俯視圖。
圖36A和圖36B是表示芯片電阻器的制造中所用的框架的另一例的主要部分俯視圖。
圖37是表示芯片電阻器的現(xiàn)有例的立體圖。
圖38A～圖38E是表示芯片電阻器的制造方法的現(xiàn)有例的說(shuō)明圖。
具體實(shí)施例方式
下面，就本發(fā)明的優(yōu)選實(shí)施方式，參照附圖具體地進(jìn)行說(shuō)明。
圖1～圖4示出根據(jù)本發(fā)明的芯片電阻器之一例。如由這些圖中很好地表示那樣，本實(shí)施方式的芯片電阻器A1具備電阻體1、第一至第三絕緣層2A～2C、一對(duì)電極3、以及一對(duì)焊錫層4。
電阻體1俯視形狀為長(zhǎng)方形的芯片狀，為金屬制。作為其具體的材料，可以舉出Ni-Cu類合金、Cu-Mn類合金、Ni-Cr類合金等。但是，材質(zhì)不限定于這些，只要適當(dāng)選擇具有在芯片電阻器A1的尺寸與目標(biāo)電阻值中相應(yīng)的電阻率者就可以了。
第一至第三絕緣層2A～2C全都是環(huán)氧樹(shù)脂等樹(shù)脂膜，如后所述，是通過(guò)厚膜印刷形成。第一絕緣層2A形成為覆蓋電阻體1的背面10a當(dāng)中，一對(duì)電極3間的區(qū)域的整體。第二絕緣層2B覆蓋在電阻體1的短方向上隔開(kāi)間隔的一對(duì)側(cè)面10c的整體地形成。第三絕緣層2C覆蓋電阻體1的表面10b的整體地設(shè)置。
一對(duì)電極3設(shè)在電阻體1的背面10a上，夾著第一絕緣層2A地在電阻體1的縱長(zhǎng)方向(x方向)上隔開(kāi)。各電極3如后所述，例如在第一絕緣層2A的形成后通過(guò)鍍銅處理而形成，對(duì)第一絕緣層2A的端面20不產(chǎn)生間隙地相接。借此，一對(duì)電極3的間隔由第一絕緣層2A來(lái)規(guī)定，成為與絕緣層2A的寬度L1同一尺寸。雖然在圖2、圖3和后述的圖5以下的圖中，概略地示出電極3或焊錫層4的端部，但是因?yàn)檫@些電極3或焊錫層4通過(guò)電鍍而形成，故實(shí)際上，如圖4的標(biāo)號(hào)n1所示，它們的一部分重疊于第一絕緣層2A上。但是，因?yàn)樵撝丿B的部分本身不直接接觸于電阻體1的背面10a，故不成為電阻體1的電極間電阻值中產(chǎn)生誤差的因素。因而，在電極3或焊錫層4的形成之際，上述重疊的量成為比較大也沒(méi)有關(guān)系。各電極3的厚度t1大于第一絕緣層2A的厚度t2，各電極3從第一絕緣層2A的下面向下突出。
一對(duì)焊錫層4的各個(gè)如圖2中所示為截面L字形，具有覆蓋電阻體1的縱長(zhǎng)方向兩端部的各端面10d的整體的部分，與覆蓋各電極3的下面的整體的部分一體地連接的結(jié)構(gòu)。該焊錫層4的材質(zhì)沒(méi)有任何限定，可以用電子零件的安裝、接合用途中所用的種種的焊錫。
如果舉出芯片電阻器A1的各部的尺寸之一例，則電阻體1其厚度為0.1mm～1mm左右，縱向和橫向的各個(gè)尺寸為2mm～7mm左右。第一至第三絕緣層2A～2C的各個(gè)的厚度為20μm左右，各電極3的厚度為30μm左右，各焊錫層4的厚度為5μm左右。芯片電阻器A1的電極間電阻取決于電阻體1的電阻率、電極3間的距離、和電阻體1的厚度。因而，就電阻體1的尺寸而言，根據(jù)目標(biāo)電阻值的大小可以種種地變更。該芯片電阻器A1構(gòu)成為例如0.5mΩ～100mΩ左右的低電阻者。
接下來(lái)，就上述芯片電阻器A1的制造方法，參照?qǐng)D5～圖7進(jìn)行說(shuō)明。
首先，如圖5A中所示，準(zhǔn)備成為電阻體1的材料的金屬制的平板P1。該平板P1具有能夠取多個(gè)電阻體1的縱橫的尺寸，在整體上實(shí)現(xiàn)厚度的均一化。如圖5B中所示，在該平板P1的朝上的單面10b的整體或大致整體上，形成絕緣層2C′。該絕緣層2C′的形成是以全面涂覆的方式厚膜印刷例如環(huán)氧樹(shù)脂而進(jìn)行。也可以在該絕緣層2C′的形成后，在其表面上進(jìn)行施行標(biāo)記的工序。
接著，如圖5中所示，使平板P1表背翻轉(zhuǎn)后，在平板P1的成為朝上的單面10a上形成條狀地并排的多個(gè)絕緣層2A′。這些多個(gè)絕緣層2A′的形成用與絕緣層2C′的形成中用的同一的樹(shù)脂和裝置通過(guò)厚膜印刷來(lái)進(jìn)行。這樣一來(lái)，與用多種材料或裝置的情況相比，宜于削減芯片電阻器A1的制造成本。如果用厚膜印刷的方法，則可以正確地把各絕緣層2A′的寬度等精加工成規(guī)定的尺寸。
在多個(gè)絕緣層2A′形成后，如圖6D中所示，在平板P1的單面10a中多個(gè)絕緣層2A′彼此之間，形成導(dǎo)電層3A′。導(dǎo)電層3A′是成為電極3的原型的部分，其形成通過(guò)例如鍍銅來(lái)進(jìn)行。如果用電鍍處理，則導(dǎo)電層3A′與絕緣層2A′之間完全不產(chǎn)生間隙地，可把導(dǎo)電層3A′的整體形成為均一的厚度。
然后，如圖6E中所示，在與各導(dǎo)電層3A′或各絕緣層2A′延伸方向正交的方向上切斷平板P1。通過(guò)該切斷，平板P1被分割成多個(gè)棒狀的電阻體材料1A′。在該電阻體材料1A′的上面上，分割成矩形狀的絕緣層2A和導(dǎo)電層3A′在該電阻體材料1A′的縱長(zhǎng)方向上交互并排地設(shè)置著。在該電阻體材料1A′的下面上，形成分割成細(xì)長(zhǎng)狀的絕緣層2C′。
如圖6F中所示，在電阻體材料1A′的一對(duì)側(cè)面10c′和各導(dǎo)電層3A′的側(cè)面上通過(guò)涂裝樹(shù)脂而形成絕緣層2B′。該涂裝也可以通過(guò)厚膜印刷來(lái)進(jìn)行。借此，具有絕緣層2B′，另一方面可以得到焊錫層未形成的棒狀的電阻器集合體A1″。
然后，如圖7G中所示，在作為其縱長(zhǎng)方向的多個(gè)部位的假想線C3的部位處切斷電阻器集合體A1″。該切斷在把各導(dǎo)電層3A′分割為二的位置處進(jìn)行。借此，棒狀的電阻體材料1A′被分割成芯片狀的電阻體1。各導(dǎo)電層3A′與絕緣層2B′、2C′的各個(gè)成為電極3與第二和第三絕緣層2B、2C，從一個(gè)棒狀的電阻器集合體A1″可以適宜地制造多個(gè)芯片電阻器A1′。但是，該芯片電阻器A1′因?yàn)槭俏葱纬珊稿a層4者，所以其后進(jìn)行用來(lái)形成焊錫層4的處理。
焊錫層4的形成通過(guò)例如滾鍍來(lái)進(jìn)行。也就是說(shuō)，在制造多個(gè)芯片電阻器A1′后，把這些多個(gè)芯片電阻器A1′收容于一個(gè)滾筒內(nèi)，對(duì)它們一并施行滾鍍處理。各芯片電阻器A1′的電阻體1的端面10d和各電極3的表面成為露出的金屬面，另一方面，因?yàn)槌艘酝獾牟糠钟傻谝恢恋谌^緣層2A～2C適當(dāng)?shù)馗采w，故如圖7H中所示，焊錫層4對(duì)上述金屬面的區(qū)域高效率地，且適當(dāng)?shù)匦纬墒强赡艿?。借此，芯片電阻器A1被高效率地制造。
接下來(lái)，就芯片電阻器A1的作用進(jìn)行說(shuō)明。
首先，該芯片電阻器A1對(duì)想要的安裝對(duì)象區(qū)域用例如回流焊的方法進(jìn)行面安裝。在該回流焊的方法中，在設(shè)在安裝對(duì)象區(qū)域上的端子上涂布焊膏后，在其上使各電極3接觸地放置芯片電阻器A1，在回流爐中加熱它們。因?yàn)楦麟姌O3從第一絕緣層2A向下突出，故可以謀求對(duì)各電極3的下面的焊錫附著的可靠化。
在回流焊時(shí)，焊錫層4的焊錫熔融。因?yàn)楹稿a層4的一部分在電阻體1的端面10d上形成，故在該端面10d上，適當(dāng)?shù)匦纬蓤D1的假想線所示的焊腳Hf。因而，通過(guò)從外部確認(rèn)該焊腳Hf，可以判斷芯片電阻器A1的安裝適當(dāng)?shù)剡M(jìn)行否，可以謀求檢查的容易化。芯片電阻器A1的安裝強(qiáng)度因?yàn)樾纬捎泻改_Hf而變強(qiáng)。焊腳Hf還起在向芯片電阻器A1的通電時(shí)把熱量傳送到安裝對(duì)象構(gòu)件的作用。因而，如果形成焊腳Hf，則可以得到抑制芯片電阻器A1的溫度上升效果。因?yàn)楹稿a層4還在電極3的下面形成，故也使電極3的上述端子的錫焊可靠化。
在上述面安裝時(shí)，焊錫有時(shí)從上述端子溢出。但是，因?yàn)殡娮梵w1的背面10a的電極3間的區(qū)域與電阻體1的各側(cè)面10c由第一和第二絕緣層2A、2B覆蓋著，故上述焊錫不直接附著于電阻體1的這些面。因而，沒(méi)有對(duì)電阻體1的不當(dāng)?shù)暮稿a附著引起的電阻值誤差產(chǎn)生。因?yàn)殡娮梵w1的表面10b由第三絕緣層2C所覆蓋，故還可以防止在該表面10b與其他構(gòu)件或機(jī)器之間產(chǎn)生不當(dāng)?shù)碾姎鈱?dǎo)通。
該芯片電阻器A1的電阻體1通過(guò)切斷平板P1而形成，就其尺寸而言以高的尺寸精度精加工是可能的。就電阻體1的厚度而言，可以從平板P1的階段起正確地精加工。對(duì)于一對(duì)電極3間的尺寸L1與第一絕緣層2A的寬度一致，該第一絕緣層2A通過(guò)厚膜印刷以相當(dāng)高的尺寸精度形成是可能的。因此，上述尺寸L1也可以以高精度精加工成想要的尺寸。這樣一來(lái)，如果可以高精度地精加工電阻體1的尺寸和一對(duì)電極3間的尺寸L1，則該芯片電阻器A1的電極間電阻值的誤差成為非常之小。因而，在該芯片電阻器A1中，在其制造后，沒(méi)有必要進(jìn)行用來(lái)進(jìn)行電阻值調(diào)整的微調(diào)，因此謀求成本降低成為可能。
在芯片電阻器A1的制造之際，與現(xiàn)有技術(shù)不同，沒(méi)有必要通過(guò)在金屬板的一部分上施行切削加工而形成一對(duì)電極。因此，其制造作業(yè)的效率也很好。因而，更加降低芯片電阻器A1的成本是可能的。
圖8A和圖8B示出適于制造芯片電阻器的框架之一例。在圖8以后的圖中，對(duì)與上述實(shí)施方式同一或類似的要素賦予與上述實(shí)施方式同一的標(biāo)號(hào)。
在本發(fā)明中，用圖8A和圖8B中所示的框架F制造芯片電阻器A1或具有與之近似的結(jié)構(gòu)的芯片電阻器是可能的。首先，從框架F的構(gòu)成進(jìn)行說(shuō)明。
該框架F是金屬制，包括矩形框狀的支持部19，和支持于該支持部19的多個(gè)板狀部1A。也可以取為在支持部19上設(shè)置能夠在把該框架F定位固定于想要的部位中利用的適當(dāng)尺寸的貫通孔(未畫(huà)出)的構(gòu)成。各板狀部1A是最終成為芯片電阻器的電阻體的部分，是遍及其縱長(zhǎng)方向的大致全長(zhǎng)其各處的寬度和厚度取為一定的長(zhǎng)方形。多個(gè)板狀部1A分別經(jīng)由在框架F上所形成的多個(gè)窄縫18的各個(gè)在各板狀部1A的寬度方向上大致平行地并排。連接板狀部1A的縱長(zhǎng)方向兩端部與支持部19的連接部17的寬度W1小于板狀部1A的寬度W2。
框架F可以由金屬制平板來(lái)制造。也就是說(shuō)，如果通過(guò)例如對(duì)圖9中所示的平板P2施行沖孔，貫通地形成多個(gè)窄縫18，則借此可以得到框架F。在代替沖孔、通過(guò)例如蝕刻處理來(lái)形成窄縫18的情況下也是同樣的，作為形成窄縫18的手段用種種的手段是可能的。雖然在圖8A中，在框架F上只不過(guò)設(shè)有四個(gè)板狀部1A，但是這是為了理解的容易，從提高芯片電阻器的生產(chǎn)率的觀點(diǎn)來(lái)說(shuō)，在一個(gè)框架F上可以設(shè)置多個(gè)板狀部1A。
接下來(lái)，就用框架F制造芯片電阻器的方法，參照?qǐng)D10～圖13進(jìn)行說(shuō)明。
首先，如圖10A中所示，在各板狀部1A的朝上的單面10b的整體上形成絕緣層2C′。在附圖中，雖然在支持部19上也形成絕緣層2C′，但是沒(méi)有必要在該支持部19上形成。絕緣層2C′的形成是以全面涂覆的方式厚膜印刷例如環(huán)氧樹(shù)脂而進(jìn)行。接著，如圖10B中所示，使框架F表背翻轉(zhuǎn)后，在各板狀部1A的成為朝上的面10a上，在各板狀部1A的縱長(zhǎng)方向上以一定間隔并排地形成多個(gè)絕緣層2A。各絕緣層2A為具有與各板狀部1A同一寬度的矩形。各絕緣層2A的形成，用與絕緣層2C′的形成中用的同一樹(shù)脂和裝置通過(guò)厚膜印刷來(lái)形成。
在各絕緣層2A的形成后，如圖11C中所示，使各板狀部1A在繞其縱長(zhǎng)方向上延伸的軸線C1的箭頭N1的方向上旋轉(zhuǎn)大致90°。該旋轉(zhuǎn)通過(guò)使連接部17扭轉(zhuǎn)變形來(lái)進(jìn)行。其中，連接部17因?yàn)榕c板狀部1A相比寬度狹窄，故該連接部17容易變形，簡(jiǎn)單地使板狀部1A旋轉(zhuǎn)是可能的。如果像這樣使各板狀部1A旋轉(zhuǎn)，則一對(duì)側(cè)面10c的各個(gè)，其朝向改變，而且成為位于19的表面的上方，或者背面的下方。因此，例如如圖11D中所示，通過(guò)使板狀部1A的側(cè)面10c接觸于絕緣膜形成用的液狀的涂料2B″，在該側(cè)面10c上涂布涂料2B″的作業(yè)就可以簡(jiǎn)單且適當(dāng)?shù)剡M(jìn)行。通過(guò)所涂布的涂料2B″的干燥固化，如圖12E中所示，在各板狀部1A的一對(duì)側(cè)面10c上適當(dāng)?shù)匦纬山^緣層2B′。在絕緣層2B′的形成后，使各板狀部1A逆轉(zhuǎn)回到原來(lái)的姿勢(shì)。其中，以后的電極形成或各板狀部1A的切斷作業(yè)即使在各板狀部1A如圖11C中所示的旋轉(zhuǎn)狀態(tài)下也能夠?qū)嵤?。因而，省略使各板狀?A回到原來(lái)的姿勢(shì)的工序從而實(shí)現(xiàn)總體的工序數(shù)的減少也沒(méi)有問(wèn)題。
接著，如圖12F中所示，在各板狀部1A的單面10a當(dāng)中，絕緣層2A間的各區(qū)域上，形成成為電極的導(dǎo)電層3A′。導(dǎo)電層3A′的形成通過(guò)例如鍍銅來(lái)進(jìn)行。其厚度大于絕緣層2A的厚度。通過(guò)該導(dǎo)電層3A′的形成，就可以得到相當(dāng)于沒(méi)有焊錫層的芯片電阻器在板狀部1A的縱長(zhǎng)方向上整體地連接的構(gòu)成的棒狀的電阻器集合體A1″。然后，如圖13中所示，在該圖的假想線C2所示的部位處切斷棒狀的各電阻器集合體A1″。通過(guò)該切斷，導(dǎo)電層3A′被分割成兩個(gè)電極3，并且板狀部1A的一部分成為芯片狀的電阻體1。此外絕緣層2B′、2C′成為第二和第三絕緣層2B、2C，可以得到多個(gè)芯片電阻器A1′。其中，該芯片電阻器A1′尚未形成焊錫層。因此，其后與已述的實(shí)施方式同樣，用例如滾鍍處理的方法在電阻體1的端面10d和電極3上形成焊錫層。借此，可以適宜地制造與圖1～圖3中所示的芯片電阻器A1同樣的結(jié)構(gòu)的芯片電阻器。其中，在本實(shí)施方式中，如圖13中所示，因?yàn)闆](méi)有成為電極3的側(cè)面由第二絕緣層2A所覆蓋的結(jié)構(gòu)，故在該部分上也形成焊錫層。這對(duì)于較大地形成焊腳為更優(yōu)選。
如上所述，如果用框架F作為芯片電阻器的原材料，則與以矩形平板作為原材料的情況不同，不需要把平板切斷成棒狀的構(gòu)件的工序，因此制造作業(yè)容易化。此外，在多個(gè)板狀部1A的側(cè)面10c上形成絕緣層2B′的情況下，如果用圖11C和圖11D中所示的方法，則因?yàn)榭梢砸徊⑦M(jìn)行對(duì)多個(gè)板狀部1A的絕緣層2B′的形成，故其作業(yè)性比通過(guò)厚膜印刷的方法依次形成絕緣層2B′的情況要好。
圖14～圖36示出本發(fā)明的其他實(shí)施方式。
圖14和圖15中所示的芯片電阻器A2，具有不在電阻體1的端面10d上形成焊錫層，僅在各電極3的下面上形成焊錫層39的構(gòu)成。在該芯片電阻器A2中，與前面所述的芯片電阻器A1相比，因?yàn)樵诙嗣?0d上未形成焊錫層，形成大的焊腳變得困難。但是，與前面的芯片電阻器A1同樣，因?yàn)榭康谝缓偷诙^緣層2A、2B可以防止在電阻體1的背面10a與兩側(cè)面10c上焊錫不當(dāng)?shù)馗街?，故增多該芯片電阻器A2的安裝中用的焊錫的量，借此形成焊腳是可能的。焊錫層39在改善安裝時(shí)的焊接性中起作用。
圖16和圖17示出上述芯片電阻器A2的制造方法之一例。
在該制造方法中，首先制作圖16A中所示的中間品。該中間品在平板P1的單面10b上形成絕緣層2C′，且在平板P1的對(duì)峙的面10a上形成條狀的絕緣層2A′。在各絕緣層2A′之間，重合地形成導(dǎo)電層3A′與焊錫層39A′。該中間品除了形成焊錫層39A′外，與圖6D中所示的構(gòu)成是同樣的，作為用來(lái)得到該構(gòu)成的方法可以采用與前述者同樣的方法。焊錫層39A′通過(guò)例如電鍍處理的方法來(lái)形成。因?yàn)槠桨錚1的表背面中，導(dǎo)電層3A′以外的部分由樹(shù)脂制的絕緣層2A′、2C′覆蓋，故可以在導(dǎo)電層3A′的表面部分適當(dāng)?shù)匦纬珊稿a層39A′。
在制作上述中間品后，如圖16B中所示，在與各導(dǎo)電層3A′或各第一絕緣層2A′延伸方向正交的方向上切斷平板P1，分割成多個(gè)棒狀的電阻體材料1A′。接著，如圖17C中所示，在該棒狀的電阻體材料1A′的一對(duì)側(cè)面10c的各個(gè)上涂布樹(shù)脂等而形成第二絕緣層2B′。借此，可以得到相當(dāng)于芯片電阻器A2直列地連接的構(gòu)成的棒狀的電阻器集合體A2′。然后，如圖17D中所示，在假想線所示的多個(gè)部位處切斷該電阻器集合體A2′，分割成多個(gè)芯片。借此，各導(dǎo)電層3A′成為芯片電阻器A2的電極3，可以適宜地制造多個(gè)芯片電阻器A2。
圖18中所示的芯片電阻器A3，在第二絕緣層2B不覆蓋電極3和焊錫層39的側(cè)面這一點(diǎn)上與上述芯片電阻器A2不同，這以外的構(gòu)成與芯片電阻器A2是同樣的。
該芯片電阻器A3通過(guò)例如圖19A～圖19D中所示的工序制造是可能的。首先，如圖19A中所示，在平板P1的單面上條狀地形成絕緣層2A′，并且在其對(duì)峙面上以全面涂覆的方式形成絕緣層2C′，然后以該平板P1作為棒狀的電阻體材料1A′切斷。接著，如圖19B中所示，在該電阻體材料1A′的一對(duì)側(cè)面上形成絕緣層2B′。此外，如圖19C中所示，在絕緣層2A′彼此之間的區(qū)域上，形成導(dǎo)電層3A′和焊錫層39A′。借此，可以得到棒狀的電阻器集合體A3′。然后，如圖19D中所示，把電阻器集合體A3′切斷成多個(gè)芯片。通過(guò)該切斷作業(yè)，可以得到圖18中所示的芯片電阻器A3。在該芯片電阻器A3中也可以得到就芯片電阻器A2所述的同樣的作用。
圖20A～圖20C示出芯片電阻器A2的制造方法的另一個(gè)例。在該制造方法中，首先，如圖20A中所示，準(zhǔn)備棒狀的電阻體材料1A′。接著，如圖20B所示，通過(guò)在該電阻體材料1A′上形成絕緣層2A′～2C′、多個(gè)導(dǎo)電層3A′和焊錫層39A′，制作電阻器集合體A3′。然后，如圖20C中所示，通過(guò)切斷電阻器集合體A3′，分割成多個(gè)芯片電阻器A3。這樣一來(lái)在本發(fā)明中，在電阻器集合體的制作之際，代替用平板狀的電阻體材料或者圖8A和圖8B中所示的框架，即使用棒狀的電阻體材料也沒(méi)有關(guān)系。
圖21中所示的芯片電阻器A4取為電阻體1的兩側(cè)面10c不由絕緣層覆蓋的構(gòu)成。其中，電阻體1的兩端面10d與各電極3的下面取為由焊錫層4覆蓋的構(gòu)成。在該芯片電阻器A4中，與前面所述的芯片電阻器A1同樣，存在著在安裝于想要部位之際利用焊錫層4可以較大地形成沿著端面10d的焊腳Hf的優(yōu)點(diǎn)，本發(fā)明為這樣的構(gòu)成也沒(méi)有關(guān)系。
上述芯片電阻器A4，可以通過(guò)以下這種方法來(lái)制造。也就是說(shuō)，首先制作如圖22A中所示的中間品。該中間品與圖6D中所示者是同樣的。接著，如圖22B中所示，在假想線C4所示的部位處，切斷各導(dǎo)電層3A′、平板P1和絕緣層2C′。該切斷位置，具體地說(shuō)，是在其寬度方向把各導(dǎo)電層3A′進(jìn)行二分割的位置，其切斷方向是各導(dǎo)電層3A′或絕緣層2A′延伸的方向。通過(guò)該切斷，平板P1就被分割成多個(gè)棒狀的電阻體材料1A′，形成未形成焊錫層的棒狀的電阻器集合體。該棒狀的電阻器集合體在電阻體材料1A′的表背某一個(gè)單面上，形成絕緣層2A′和所分割的帶狀的導(dǎo)電層3A′，且在其對(duì)峙的面上形成被分割的絕緣層2C′。電阻體材料1A′作為切截面?zhèn)溆性谄淇v長(zhǎng)方向上延伸的一對(duì)側(cè)面10d′。
然后，如圖23C中所示，在棒狀的電阻體材料1A′的一對(duì)側(cè)面10d′和各導(dǎo)電層3A′的表面上，通過(guò)例如滾鍍處理的方法形成焊錫層4′。借此，可以得到備有焊錫層4′的棒狀的電阻器集合體A4′。在得到該電阻器集合體A4′后，如圖23D中所示，在假想線C5所示的多個(gè)部位處，切斷電阻器集合體A4′。通過(guò)該切斷，可以適宜地制造芯片電阻器A4。
圖24示出芯片電阻器A4的另一種制造方法。
在該制造方法中，作為電阻體1的原材料用框架F。該框架F與圖8A和圖8B中所示者是同樣的。在該框架F的各板狀部1A的單面上，形成沿著各板狀部1A的縱長(zhǎng)方向延伸的帶狀的絕緣層2A′和夾著該絕緣層2A′的兩條帶狀的導(dǎo)電層3A′(帶有網(wǎng)點(diǎn)花紋的部分是導(dǎo)電層3A′)。此外，在各板狀部1A的一對(duì)側(cè)面10c′上，形成焊錫層4′。在該圖中沒(méi)有示出，焊錫層4′也可形成為覆蓋導(dǎo)電層3A′的表面。另外，與各板狀部1A的上述單面對(duì)峙的面上形成對(duì)應(yīng)于絕緣層2C的絕緣層。通過(guò)這種工序，可以得到棒狀的電阻器集合體A4′。然后，如果在假想線C6的部位處切斷電阻器集合體A4′，則如該圖的假想線所示，可以制造芯片電阻器A4。
圖25～圖27中所示的芯片電阻器A5具有一對(duì)電極3設(shè)在離開(kāi)電阻體1的背面10a的縱長(zhǎng)方向上的端緣1a適當(dāng)?shù)木嚯xL3的位置上的結(jié)構(gòu)。在各電極3的下面上重合地形成絕緣層39。第一絕緣層2A分開(kāi)形成覆蓋電阻體1的背面10a中一對(duì)電極3間的區(qū)域的區(qū)域2Aa，和覆蓋背面10a的上述以外的部分的兩個(gè)區(qū)域2Ab。
在該芯片電阻器A5中，因?yàn)楦麟姌O3離開(kāi)電阻體1的背面10a的端緣1a適當(dāng)?shù)某叽鏛3，故各電極3的寬度L2比例如以延伸到電阻體1的端緣1a的方式形成各電極3的情況要窄。如果像這樣收窄各電極3的寬度L2，則一對(duì)電極3的各個(gè)的內(nèi)側(cè)緣部30a間的電阻值R1，與外側(cè)緣部30b間的電阻值R2之差減小。結(jié)果，在把該芯片電阻器A5利用焊錫面安裝于想要部位的情況下，例如即使該焊錫偏于靠近一對(duì)電極3的內(nèi)側(cè)緣部30a的部分進(jìn)行接觸，或與此相反，偏于靠近一對(duì)電極3的外側(cè)緣部30b的部分進(jìn)行接觸，也可以在電阻值中不產(chǎn)生很大差別。作為用來(lái)減小電阻值R1、R2之差的另一種手段，可以考慮加大各電極3的厚度而減小其電阻。然而，在本實(shí)施方式中因?yàn)楦鶕?jù)這種觀點(diǎn)沒(méi)有必要加大各電極3的厚度，故可以適當(dāng)?shù)刂\求芯片電阻器A5總體的薄型化。
在制造上述芯片電阻器A5中，例如如圖28中所示，在框架F的各板狀部1A的單面上，通過(guò)以一定間隔形成多個(gè)絕緣層2A，并且在它們之間形成電極3，從而形成棒狀的電阻器集合體A5′。在各板狀部1A的一對(duì)側(cè)面10c上還形成成為第二絕緣層2B的絕緣層2B′，此外在與各板狀部1A的上述單面對(duì)峙的面上還形成成為第三絕緣層2C的絕緣層。框架F是與參照?qǐng)D8A和圖8B所說(shuō)明的同樣的構(gòu)成，此外作為絕緣層2B′的形成手段可以用與參照?qǐng)D11C和圖11D所說(shuō)明的同樣的方法。在制作電阻器集合體A5′后，在假想線C7所示的多個(gè)部位處，切斷該電阻器集合體A5′。借此，可以適當(dāng)?shù)刂圃於鄠€(gè)芯片電阻器A5。
圖29中所示的芯片電阻器A6，取為電阻體1的一對(duì)側(cè)面10c未由絕緣層覆蓋的構(gòu)成。其中，該芯片電阻器A6的各電極3離開(kāi)電阻體1的背面10a的端緣1a適當(dāng)?shù)木嚯xL3，謀求各電極3的寬度L2的狹小化。因而，在該芯片電阻器A6中，與就芯片電阻器A5所述同樣，存在著安裝中所用的焊錫即使偏到靠近各電極3的內(nèi)側(cè)緣部與外側(cè)緣部的某個(gè)部分，也可以減小此時(shí)的電阻值的誤差的優(yōu)點(diǎn)，本發(fā)明即使取為該芯片電阻器A6中所示的構(gòu)成也沒(méi)有關(guān)系。
上述芯片電阻器A6，如果與芯片電阻器A5進(jìn)行比較，則僅不備有第二絕緣層2B這一點(diǎn)是不同的。因此，芯片電阻器A6可以用參照?qǐng)D28說(shuō)明的制造方法簡(jiǎn)單地制造。然而，在該情況下，在框架F上不形成絕緣層2B′。
此外，作為針對(duì)芯片電阻器A6的上述以外的制造方法，可以用如下的方法。也就是說(shuō)，首先制作圖30A中所示的中間品。該中間品為與圖16A中所示者同樣的構(gòu)成，在平板P1的單面10a上形成條狀的多個(gè)絕緣層2A′和在它們之間所形成的導(dǎo)電層3A′和焊錫層39A′。對(duì)上述中間品，如圖30B中所示，重復(fù)施行沖切加工，把平板P1分割成多個(gè)芯片狀的電阻體1(在該圖中，填入網(wǎng)點(diǎn)花紋的部分，是相當(dāng)于絕緣層2A′的部分。就以后的附圖而言也是同樣的)。在該沖切作業(yè)中，相互相鄰的兩個(gè)導(dǎo)電層3A′和焊錫層39A′的各個(gè)的一部分，夾在它們之間的一個(gè)絕緣層2A′的一部分，以及位于它們的兩側(cè)的兩個(gè)絕緣層2A′的各自的一部分，殘存于電阻體1的單面上地沖切平板P1。通過(guò)該沖切，兩個(gè)導(dǎo)電層3A′的各自的一部分，成為芯片電阻器A6中的一對(duì)電極3，絕緣層2A′的一部分成為第一絕緣層2A。在圖30B中，以假想線表示沖切區(qū)域，像該圖那樣，在平板P1的沖切中，多個(gè)沖切區(qū)域隔開(kāi)適當(dāng)?shù)拈g隔L4而并排成矩陣狀地進(jìn)行。這樣一來(lái)，可以從平板P1適當(dāng)?shù)厝〉蕉鄠€(gè)芯片電阻器A6。
如上所述，作為把平板P1分割成多個(gè)電阻體1的手段，也可以采用沖切手段。根據(jù)使用模具的沖切手段，把電阻體1的縱橫尺寸精加工成對(duì)模具幾乎沒(méi)有誤差的正確的尺寸是可能的。此外，如果重復(fù)用一個(gè)沖切用模具進(jìn)行上述沖切作業(yè)，則與交互用多個(gè)沖切用模具的情況不同，沒(méi)有起因于多個(gè)沖切用模具的尺寸的偏差的制造誤差。
圖31A和圖31B中所示的芯片電阻器A7通過(guò)第一絕緣層2A形成為大致十字形，在電阻體1的背面10a上設(shè)置四個(gè)電極3。
該芯片電阻器A7例如如下的使用成為可能。也就是說(shuō)，四個(gè)電極3當(dāng)中，把兩個(gè)電極3用作一對(duì)電流用電極，并且把剩下的兩個(gè)電極3用作一對(duì)電壓用電極。在進(jìn)行電路的電流檢測(cè)的情況下，就一對(duì)電流用電極3而言謀求與上述電路的電氣連接以便上述電路的電流流過(guò)。把電壓計(jì)連接于一對(duì)電壓用電極3。因?yàn)樾酒娮杵鰽7的電阻值是已知的，故如果利用上述電壓計(jì)測(cè)定該芯片電阻器A7的電阻體1上的電壓降，則通過(guò)把該測(cè)定值應(yīng)用于歐姆公式，正確地得知流過(guò)電阻體的電流的值成為可能。因?yàn)樗膫€(gè)電極3的配置是對(duì)稱的，所以即使使芯片電阻器A7旋轉(zhuǎn)180°進(jìn)行安裝也可以不產(chǎn)生問(wèn)題。
在制造該芯片電阻器A7中，例如如圖32A中所示，首先在框架F的板狀部1A的單面上把成為第一絕緣層2A的絕緣層2A′與成為電極3的導(dǎo)電層3A′形成為圖示的形態(tài)，借此形成棒狀的電阻器集合體A7′。接著，在電阻器集合體A7′當(dāng)中，切斷在該圖的假想線C8所示的部位。
此外，作為另一種制造手段，例如如圖32B中所示，可以用在平板P1上形成絕緣層2A′與導(dǎo)電層3A′后，在該圖的假想線所示的部位處對(duì)該平板P1施行沖切加工的手段。代替沖切加工，采用使用剪切(剪切機(jī))或旋轉(zhuǎn)式切刀等的切斷裝置切斷上述假想線所示的部位的手段也沒(méi)有關(guān)系。其中，僅靠進(jìn)行平板P1的沖切加工或切斷加工就可以制造在電阻體1的側(cè)面10c上未形成第二絕緣層2B的芯片電阻器。因而，為了得到備有第二絕緣層2B的芯片電阻器A7，以后就進(jìn)行第二絕緣層2B的形成作業(yè)。當(dāng)然，與前述其他實(shí)施方式的芯片電阻器同樣，利用圖8A和圖8B中所示的框架F也可以制造芯片電阻器A7。這就以下的實(shí)施方式的芯片電阻器而言是同樣的。
根據(jù)上述芯片電阻器A7的構(gòu)成可以理解，在本發(fā)明中，當(dāng)然可以取為對(duì)電阻體設(shè)兩對(duì)(四個(gè))電極的構(gòu)成，以取為成為兩對(duì)以上的對(duì)的方式設(shè)置這些以上的數(shù)量的電極3的構(gòu)成也沒(méi)有關(guān)系。在增多芯片電阻器的電極的總數(shù)的情況下，也可以在例如僅使用這些當(dāng)中的一部分的電極的狀態(tài)下使用。
圖33A和圖33B中所示的芯片電阻器A8，與前面的芯片電阻器A7同樣，在電阻體1的背面10a上形成四個(gè)電極3(3a、3b)。其中，兩個(gè)電極3a離開(kāi)背面10a的端緣1a適當(dāng)?shù)木嚯xL5。同樣，兩個(gè)電極3b也離開(kāi)端緣1a適當(dāng)?shù)木嚯x。在制造該芯片電阻器A8中，例如如圖33C中所示，在平板P1的單面上形成絕緣層2A′與導(dǎo)電層3A′的情況下，把這些作為圖示的形狀，且在假想線所示的部位處切斷平板P1就可以了。
在該芯片電阻器A8中，與前面說(shuō)明的芯片電阻器A7同樣，電流檢測(cè)與電壓檢測(cè)是可能的。而且，除此之外，通過(guò)電極3的各個(gè)離開(kāi)端緣1a，各自的寬度L6變細(xì)。因而，即使安裝用的焊錫偏到靠近各電極3的內(nèi)側(cè)緣或外側(cè)緣并附著，電阻值中也不產(chǎn)生很大偏差。
圖34A和圖34B中所示的芯片電阻器A9，與前面的芯片電阻器A8同樣，兩個(gè)電極3a彼此和兩個(gè)電極3b彼此分別成對(duì)。其中，電極3a與電極3b，相互間形狀、尺寸、和它們的電極間尺寸L7、L8成為不同。電極3b離開(kāi)電阻體1的背面10a的端緣1a，相反電極3a不這樣配置，電極3b一方比電極3a寬度小。在制造該芯片電阻器A8中，例如如圖34C中所示，在平板P1的單面上形成絕緣層2A′與導(dǎo)電層3A′的情況下，把這些取為圖示的形狀，在假想線所示的部位處切斷平板P1就可以了。
圖35A和圖35B中所示的芯片電阻器A10，與前面的芯片電阻器A9同樣，兩個(gè)電極3a彼此和兩個(gè)電極3b彼此分別成對(duì)，而且電極3a與電極3b相互間形狀和尺寸是不同的。電極3b為寬度小的矩形，相反電極3a為寬度比它寬的非矩形。在制造該芯片電阻器A10中，例如如圖35C中所示，在平板P1的單面上形成絕緣層2A′與導(dǎo)電層3A′的情況下，把這些取為圖示的形狀，在假想線所示的部位處切斷平板P1就可以了。
在這些芯片電阻器A9、A10中，把寬度細(xì)的一對(duì)電極3b用作電壓用電極，而且把寬度寬的一對(duì)電極3a用作電流用電極。電壓用電極因?yàn)橛糜谡_地測(cè)定電壓降量，所以如果把寬度細(xì)的一對(duì)電極3b作為電壓用電極，則求出正確的電壓降量成為可能。根據(jù)這些實(shí)施方式可以理解，在本發(fā)明中，即使把多個(gè)電極的形狀或尺寸等構(gòu)成為不一樣也沒(méi)有關(guān)系。
本發(fā)明不限定于上述實(shí)施方式的內(nèi)容，根據(jù)本發(fā)明的芯片電阻器和芯片電阻器的制造中所用的框架的各部的具體的構(gòu)成是種種地設(shè)計(jì)而變更自如的。同樣，根據(jù)本發(fā)明的芯片電阻器的制造方法的各個(gè)工序的具體的構(gòu)成也是種種地變更自如的。
如果電極通過(guò)例如電鍍處理的方法來(lái)形成，則其形成作業(yè)是容易的，雖然為優(yōu)選，但是本發(fā)明不限于此，用其他方法也沒(méi)有關(guān)系。焊錫層也可以代替電鍍處理，例如通過(guò)使電阻體材料的想要的部分接觸于熔融的焊錫的方法來(lái)形成。作為在電阻體上形成絕緣層的手段，代替印刷，也可以采用樹(shù)脂的轉(zhuǎn)印，或樹(shù)脂料的粘貼這樣的手段。雖然根據(jù)本發(fā)明的芯片電阻器，適于作為低電阻者構(gòu)成的情況，但是其具體的電阻值并未限定。
就芯片電阻器的制造中所用的平板而言，如圖36A中所示，取為多個(gè)板狀部1A一端地支持于支持部19的形態(tài)也是可能的，不一定把各板狀部1A兩端支持于支持部19也沒(méi)有關(guān)系。此外，如圖36B中所示，在把板狀部1A與支持部19的連接部17形成為寬度細(xì)的情況下，取為把連接部17設(shè)在從板狀部1A的寬度方向中心偏離的位置的構(gòu)成也沒(méi)有關(guān)系?？蚣艿牟馁|(zhì)或板狀部的具體的尺寸等是可以根據(jù)最終所制造的芯片電阻器的規(guī)格適當(dāng)選擇的事項(xiàng)。
權(quán)利要求
1.一種芯片電阻器，備有具有在厚度方向上隔著間隔的表背面和在寬度方向上隔著間隔并在一定方向上延伸的一對(duì)側(cè)面的芯片狀的電阻體；和在該電阻體的背面上在所述一定方向上隔著間隔并排地設(shè)置的多個(gè)電極，其特征在于，具有覆蓋所述電阻體的背面中所述多個(gè)電極間的區(qū)域的第一絕緣層；和覆蓋所述電阻體的所述一對(duì)側(cè)面的第二絕緣層。
2.根據(jù)權(quán)利要求1所述的芯片電阻器，其特征在于，還備有覆蓋所述電阻體的表面的第三絕緣層。
3.根據(jù)權(quán)利要求2所述的芯片電阻器，其特征在于，所述第一至第三絕緣層當(dāng)中，至少兩個(gè)絕緣層為同一材質(zhì)。
4.根據(jù)權(quán)利要求2所述的芯片電阻器，其特征在于，所述各電極的厚度大于所述第一絕緣層的厚度。
5.根據(jù)權(quán)利要求2所述的芯片電阻器，其特征在于，設(shè)置兩對(duì)以上的電極作為所述多個(gè)電極。
6.根據(jù)權(quán)利要求1所述的芯片電阻器，其特征在于，所述電阻體具有在所述一定方向上隔開(kāi)間隔的一對(duì)端面，在所述各端面上形成焊錫層。
7.根據(jù)權(quán)利要求1中所述的芯片電阻器，其特征在于，所述多個(gè)電極設(shè)置成離開(kāi)所述電阻體的背面的所述一定方向的端緣。
8.一種芯片電阻器的制造方法，其特征在于，包括制作棒狀的電阻器集合體的工序，該電阻器集合體在棒狀的電阻體材料的背面，在該電阻體材料的縱長(zhǎng)方向上設(shè)有隔著間隔并排的多個(gè)電極，并且所述背面的所述多個(gè)電極間區(qū)域和所述電阻體材料的一對(duì)側(cè)面由第一和第二絕緣層所覆蓋；和通過(guò)在其縱長(zhǎng)方向的多個(gè)部位切斷所述電阻器集合體，分割成多個(gè)芯片電阻器的工序。
9.根據(jù)權(quán)利要求8所述的芯片電阻器的制造方法，其特征在于，制作所述棒狀的電阻器集合體的工序包括在設(shè)置在作為電阻體材料的平板的單面上形成圖形后的絕緣層與成為所述各電極的導(dǎo)電層后，把所述平板分割成所述棒狀的電阻體材料的工序；和在所述棒狀的電阻體材料的一對(duì)側(cè)面上形成絕緣層的工序。
10.根據(jù)權(quán)利要求8所述的芯片電阻器的制造方法，其特征在于，所述制作棒狀的電阻器集合體的工序包括在作為電阻體材料的平板的單面上圖形形成絕緣層后，把所述平板分割成所述棒狀的電阻體材料的工序；和在所述棒狀的電阻體材料的一對(duì)側(cè)面上形成絕緣層，并且在形成所述圖形形成后的絕緣層的面上形成多個(gè)電極的工序。
11.根據(jù)權(quán)利要求8所述的芯片電阻器的制造方法，其特征在于，還包括在將所述把電阻器集合體分割成多個(gè)芯片電阻器前，形成覆蓋所述電阻體材料的表面的第三絕緣層的工序。
12.一種芯片電阻器的制造方法，其特征在于，包括制作棒狀的電阻器集合體的工序，該電阻器集合體在棒狀的電阻體材料的背面上，設(shè)有在該電阻體材料的縱長(zhǎng)方向上隔著間隔并排的多個(gè)電極和覆蓋這些多個(gè)電極間區(qū)域的第一絕緣層；通過(guò)在其縱長(zhǎng)方向的多個(gè)部位切斷所述電阻器集合體，分割成電阻體的側(cè)面露出的多個(gè)芯片電阻器的工序；以及在這些多個(gè)芯片電阻器的各電阻體的側(cè)面上形成第二絕緣層的工序。
13.一種芯片電阻器的制造方法，其特征在于，包括準(zhǔn)備由備有具有表背面和一對(duì)側(cè)面而在一定方向上延伸的多個(gè)板狀部、和支持這些多個(gè)板狀部的支持部的導(dǎo)電性構(gòu)件組成的框架；在所述各板狀部的表背面的某一方上形成在所述一定方向上隔著間隔并排的多個(gè)電極和位于這些多個(gè)電極間區(qū)域的第一絕緣層，并且在所述各板狀部的一對(duì)側(cè)面上形成第二絕緣層，由此制作多個(gè)棒狀的電阻器集合體的工序；和以使所述各板狀部為多個(gè)芯片狀的電阻體的方式，把所述各電阻器集合體分割成多個(gè)芯片電阻器的工序。
14.根據(jù)權(quán)利要求13所述的芯片電阻器的制造方法，其特征在于，所述在各板狀部的一對(duì)側(cè)面上形成第二絕緣層的工序，通過(guò)使所述各板狀部與所述框架的支持部的連接部扭轉(zhuǎn)變形，從而在使所述各板狀部繞著在其縱長(zhǎng)方向上延伸的軸線旋轉(zhuǎn)的狀態(tài)下進(jìn)行。
15.根據(jù)權(quán)利要求14所述的芯片電阻器的制造方法，其特征在于，作為所述框架，使用所述連接部比所述板狀部寬度窄地形成的框架。
16.根據(jù)權(quán)利要求13所述的芯片電阻器的制造方法，其特征在于，還包括在所述電阻器集合體分割成多個(gè)芯片電阻器前，在所述各板狀部的表背面中形成所述第一絕緣層的面的對(duì)峙面上，形成第三絕緣層的工序。
17.根據(jù)權(quán)利要求16所述的芯片電阻器的制造方法，其特征在于，所述制作棒狀的電阻器集合體的工序包括在所述各板狀部上形成所述第一至第三絕緣層后，通過(guò)電鍍處理形成所述多個(gè)電極的工序。
18.一種框架，由備有具有表背面和一對(duì)側(cè)面并在一定方向上延伸的多個(gè)板狀部、和支持這些多個(gè)板狀部的支持部的導(dǎo)電性構(gòu)件組成，其特征在于，所述各板狀部與所述支持部的連接部形成為比所述板狀部寬度窄。
19.根據(jù)權(quán)利要求18中所述的框架，其特征在于，所述支持部為框狀，所述各板狀部的縱長(zhǎng)方向的兩端部的各個(gè)通過(guò)所述連接部由所述支持部支持。
20.一種芯片電阻器，備有具有在厚度方向上隔開(kāi)間隔的表背面和在與厚度方向交叉的一定方向上隔開(kāi)間隔的一對(duì)端面的芯片電阻體；和在所述一定方向上隔開(kāi)間隔地設(shè)在所述電阻體的背面上的多個(gè)電極，其特征在于，在所述電阻體的所述各端面上，形成焊錫層。
21.根據(jù)權(quán)利要求20所述的芯片電阻器，其特征在于，所述焊錫層覆蓋所述各端面的整體。
22.根據(jù)權(quán)利要求20所述的芯片電阻器，其特征在于，還備有覆蓋所述電阻體的所述背面中所述多個(gè)電極間區(qū)域的第一絕緣層。
23.根據(jù)權(quán)利要求20所述的芯片電阻器，其特征在于，在所述各電極上疊層地形成與所述焊錫層一體和分體的任一種的焊錫層。
24.一種芯片電阻器的制造方法，其特征在于，包括制作棒狀的電阻器集合體的工序，該電阻器集合體在棒狀的電阻體材料的表背的某個(gè)單面上，設(shè)有在該電阻體材料的短方向上隔著間隔并排的多個(gè)電極形成用的導(dǎo)電層，并且在所述電阻體材料的縱長(zhǎng)方向上延伸的一對(duì)側(cè)面上形成焊錫層；和通過(guò)在其縱長(zhǎng)方向的多個(gè)部位處切斷所述電阻器集合體，分割成多個(gè)芯片電阻器的工序。
25.一種芯片電阻器的制造方法，其特征在于，包括制作未形成焊錫層的芯片電阻器的工序，該芯片電阻器在芯片狀的電阻體的表背的某個(gè)單面上，形成在一定方向上隔開(kāi)間隔的多個(gè)電極，并且備有以部分地露出所述電阻體中的所述一定方向上的一對(duì)端面的方式覆蓋所述電阻體的絕緣層；和在所述電阻體的一對(duì)側(cè)面上形成焊錫層的工序。
26.根據(jù)權(quán)利要求25所述的芯片電阻器的制造方法，其特征在于，制作所述多個(gè)未形成焊錫層的芯片電阻器后，且在所述形成焊錫層的工序中，通過(guò)滾鍍處理對(duì)所述多個(gè)未形成焊錫層的芯片電阻器一總形成所述焊錫層。
27.根據(jù)權(quán)利要求25所述的芯片電阻器的制造方法，其特征在于，所述制作未形成焊錫層的芯片電阻器的工序包括制作棒狀的電阻器集合體的工序，該電阻器集合體在棒狀的電阻體材料的表背的某個(gè)單面上，設(shè)置在該電阻體材料的縱長(zhǎng)方向上隔著間隔并排的多個(gè)電極形成用的導(dǎo)電層，并且在所述電阻體材料的縱長(zhǎng)方向上延伸的一對(duì)側(cè)面和與所述單面對(duì)峙的面上形成絕緣層；和在其縱長(zhǎng)方向的多個(gè)部位切斷所述電阻器集合體的工序。
28.根據(jù)權(quán)利要求27所述的芯片電阻器的制造方法，其特征在于，所述制作棒狀的電阻器集合體的工序包括在成為電阻體材料的平板的單面上設(shè)置成為所述各電極的導(dǎo)電層的工序；和把所述平板分割成所述棒狀的電阻體材料的工序。
29.根據(jù)權(quán)利要求27所述的芯片電阻器的制造方法，其特征在于，所述制作棒狀的電阻器集合體的工序包括準(zhǔn)備由具有多個(gè)板狀部的導(dǎo)電性構(gòu)件組成的框架，且以所述各板狀部為所述棒狀的電阻體材料，在其單面上設(shè)置成為所述各電極的導(dǎo)電層的工序。
30.一種芯片電阻器，備有具有在厚度方向上隔開(kāi)間隔的表背面和在與厚度方向交叉的一定方向上隔開(kāi)間隔的一對(duì)端面的芯片狀的電阻體；和在所述一定方向上隔開(kāi)間隔地設(shè)在所述電阻體的背面的多個(gè)電極，其特征在于，所述多個(gè)電極設(shè)置成離開(kāi)所述電阻體的背面的所述一定方向上的端緣。
31.根據(jù)權(quán)利要求30中所述的芯片電阻器，其特征在于，備有覆蓋所述電阻體的背面中所述多個(gè)電極間的區(qū)域的絕緣層。
32.根據(jù)權(quán)利要求31中所述的芯片電阻器，其特征在于，所述絕緣層還覆蓋所述電阻體的背面中所述多個(gè)電極與所述端緣之間的區(qū)域。
33.一種芯片電阻器的制造方法，其特征在于，包括在成為電阻體的材料的平板的單面上，圖形形成絕緣層的工序；在所述平板的所述單面中，在未形成所述絕緣層的區(qū)域形成導(dǎo)電層的工序以及把所述平板分割成芯片狀的多個(gè)電阻體的工序所述平板的分割是以在所述各電阻體的單面上所述導(dǎo)電層的一部分作為夾著所述絕緣層的一部分相互離開(kāi)的一對(duì)電極而形成，且這些一對(duì)電極在它們并排的方向上離開(kāi)所述電阻體的端緣的方式進(jìn)行。
全文摘要
芯片電阻器(A1)備有覆蓋電阻體(1)的背面(10a)當(dāng)中多個(gè)電極(3)間的區(qū)域的第一絕緣層(2A)；覆蓋電阻體(1)的一對(duì)側(cè)面的第二絕緣層。這樣，可以消除焊錫誤附著于電阻體(1)的不當(dāng)?shù)牟糠值奈ｋU(xiǎn)。優(yōu)選是，在電阻體(1)的一對(duì)端面(10d)上，形成焊錫層(4)。這樣，可適當(dāng)?shù)匦纬珊改_。
文檔編號(hào)H01C3/00GK1708814SQ20038010242
公開(kāi)日2005年12月14日 申請(qǐng)日期2003年10月30日 優(yōu)先權(quán)日2002年10月31日
發(fā)明者塜田虎之, 三輪忠稔 申請(qǐng)人:羅姆股份有限公司