專利名稱：溝槽－柵極半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及結(jié)合了溝槽的半導(dǎo)體器件的制造方法，尤其涉及一種溝槽MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)。
背景技術(shù)：
現(xiàn)有技術(shù)的溝槽半導(dǎo)體結(jié)構(gòu)的實(shí)例示于圖2中。在n+襯底2上方提供n型漏極層4，且在漏極層4上提供p型主體層6。溝槽8延伸穿過(guò)主體層6直到漏極層4，且包括通過(guò)柵絕緣體12而與主體層絕緣的導(dǎo)電柵10。鄰接溝槽提供了N+源極擴(kuò)散14。
使用時(shí)，將電壓施加到柵電極上，以控制在主體層6中延伸的溝道16，主體層6與源極14和漏極4之間的溝槽8鄰接。
在Brown等人的US-A-6,331,467中提供了現(xiàn)有技術(shù)的溝槽結(jié)構(gòu)進(jìn)一步的資料，US-A-6,331,467轉(zhuǎn)讓給US Philips Corporation，且并入這里作為參考。
由于溝槽底部的柵極與漏極很接近，所以該結(jié)構(gòu)的問(wèn)題是柵極和漏極之間的電容。該電容會(huì)引起問(wèn)題，且尤其引起密勒效應(yīng)。因此應(yīng)當(dāng)使電容減到最小。
在Murphy的US-A-6,444,528中描述了減小該電容的公知方法，其建議在溝槽底部提供較厚的絕緣體。US-A-6,444,528描述了在溝槽底部形成第二溝槽，且在第二溝槽中生長(zhǎng)選擇性的氧化物，以形成該較厚的絕緣體。
然而，該方法制造起來(lái)復(fù)雜，且因此需要更簡(jiǎn)單的方法來(lái)制造這種結(jié)構(gòu)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了一種溝槽柵極半導(dǎo)體器件的制造方法，包括如下步驟提供具有第一主表面的硅器件主體，該硅器件主體具有第一導(dǎo)電類型的漏區(qū)和在該漏區(qū)上方的主體區(qū)；形成從所述第一主表面向下延伸到硅器件主體中的溝槽，該溝槽具有側(cè)壁和基底；在該溝槽內(nèi)淀積氮化物襯里，以保護(hù)所述側(cè)壁；在所述溝槽的基底處形成多晶硅插塞；熱氧化該器件以將溝槽底部的多晶硅氧化，從而在溝槽底部形成氧化物插塞；以及在所述溝槽內(nèi)淀積導(dǎo)電材料，以形成柵極。
溝槽基底的厚氧化物區(qū)或插塞可以大大減小柵極-漏極電容，且因此減小了最終器件的密勒效應(yīng)。根據(jù)本發(fā)明的方法制造起來(lái)相對(duì)簡(jiǎn)單。
氮化物襯里確保了基本上沒有側(cè)壁的氧化。相反，通常氧化物層不能夠防止氧化，該氧化物層可以僅僅變得更厚。聚合物或聚酰亞胺更差，因?yàn)檫@些通常與用于氧化多晶硅的氧化工藝不相適應(yīng)，且它們甚至在氧化條件下燃燒。
沒有側(cè)壁的氧化確保了溝槽不需要比在該工藝階段為氧化的側(cè)壁提供空間所需的最低需要更寬。因此，如果使用氧化物襯里代替氮化物，則溝槽可以比該情況的更窄。
在實(shí)施例中，摻雜了溝槽基底處形成的多晶硅。通過(guò)在溝槽的底部形成摻雜的多晶硅，且然后使其氧化，則可以在溝槽的底部容易地形成厚區(qū)。摻雜的多晶硅氧化起來(lái)相對(duì)簡(jiǎn)單。
例如通過(guò)來(lái)自適當(dāng)?shù)脑慈鏟OCl3源的擴(kuò)散，多晶硅可形成為摻雜的，或可選地可在淀積后摻雜多晶硅。
在溝槽基底處淀積多晶硅的步驟可包括在包括溝槽的第一主表面上方淀積多晶硅，然后回蝕刻多晶硅，以從第一主表面除去多晶硅，在溝槽的基底留下多晶硅。
在實(shí)施例中，該方法另外包括在淀積氮化物襯里之前，熱氧化溝槽的側(cè)壁，以形成氧化物的步驟；和在溝槽內(nèi)淀積導(dǎo)電材料形成柵極之前，蝕刻掉氮化物襯里以露出柵氧化物的步驟。
可選地，可在形成氧化物插塞的步驟之后，形成柵氧化物。在較優(yōu)選的方法中，氮化物襯里可形成柵氧化物。
用于氧化多晶硅的氧化步驟可以是在650℃至850℃溫度范圍的低溫濕法氧化，優(yōu)選700℃至800℃。該低溫工藝使在制造期間對(duì)結(jié)構(gòu)的應(yīng)力減到最小。的確，使用摻雜的多晶硅特別的優(yōu)點(diǎn)在于，容易通過(guò)這種工藝使其氧化。
在溝槽的底部形成氧化物和柵氧化物的步驟之后，可用摻雜的多晶硅填充溝槽以形成柵極。
在另一方面，提供了一種溝槽MOSFET，包括第一導(dǎo)電類型的漏區(qū)；在漏區(qū)上方的主體區(qū)；從第一主表面延伸穿過(guò)主體區(qū)的溝槽；與第一主表面處的溝槽橫向鄰接的源區(qū)；在溝槽側(cè)壁上的熱柵氧化物；在溝槽中通過(guò)柵氧化物與主體區(qū)絕緣的柵電極；特征在于厚的氧化物插塞由延伸到漏區(qū)中的溝槽基底處氧化的摻雜多晶硅形成。
如上所述，這種結(jié)構(gòu)制造起來(lái)相對(duì)簡(jiǎn)單，且顯示出減小的密勒效應(yīng)。


為了更好地理解本發(fā)明，現(xiàn)在將僅僅參考附圖借助實(shí)例來(lái)描述實(shí)施例，其中圖1a至1e示出了根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的制造方法的連續(xù)步驟；以及圖2示出了現(xiàn)有技術(shù)的半導(dǎo)體器件的制造方法。
各圖僅是示意性的且沒有按比例。
具體實(shí)施例方式
參考圖1a，在n+型半導(dǎo)體襯底2上生長(zhǎng)n型外延層4。然后，例如通過(guò)離子注入在外延層4上形成低摻雜的p主體層6?？蛇x地，可在溝槽形成之后進(jìn)行形成層6的離子注入步驟，或者層6還可外延地生長(zhǎng)。該結(jié)構(gòu)將被認(rèn)為是下面的“硅器件主體”1，該術(shù)語(yǔ)不僅僅指主體層6。硅器件主體1具有相對(duì)的第一主表面22和第二主表面23。
應(yīng)當(dāng)注意，在本說(shuō)明書中使用了空間術(shù)語(yǔ)如“在......上”、“在......上方”和“向下的”，這些指的是相對(duì)于器件，且沒有暗示器件在空間上任何特殊的方位。
然后，通過(guò)在硅器件主體1的第一主表面22上淀積氧化層20、并構(gòu)圖氧化層20以具有開口24，來(lái)形成硬掩模20。接著穿過(guò)該開口蝕刻溝槽8進(jìn)入n層4中?？赏ㄟ^(guò)任何公知的工藝進(jìn)行該溝槽蝕刻。該溝槽具有側(cè)壁28和基底29，如圖1a所示。
接著進(jìn)行熱氧化工藝，以在溝槽的側(cè)壁28和基底29上形成熱氧化物32。
接下來(lái)，在形成了溝槽之后，在溝槽的側(cè)壁28和基底29上淀積氮化物的電介質(zhì)襯里(liner)50。
這之后，在整個(gè)第一主表面上方淀積多晶硅52。接著利用來(lái)自POCl3源的擴(kuò)散摻雜多晶硅52，以得到圖1b中示出的結(jié)構(gòu)。
接著進(jìn)行回蝕刻，以從第一主表面除去摻雜的多晶硅52，僅在溝槽的基底29留下插塞26。這產(chǎn)生了圖1c的結(jié)構(gòu)。
然后在700℃至800℃時(shí)進(jìn)行低溫濕法氧化工藝，以氧化多晶硅插塞，從而在溝槽基底形成氧化物插塞30。氮化物襯里50防止氧化物形成在溝槽的側(cè)壁28上。在溝槽底部的氧化物插塞30可以是厚的，因?yàn)閾诫s多晶硅的更加易于氧化允許在合理的期限內(nèi)形成顯著厚度的氧化物。
接下來(lái)，在插塞30上方的區(qū)域中蝕刻掉氮化物襯里50和熱氧化物32，且進(jìn)行熱氧化，以在插塞30上方的側(cè)壁上產(chǎn)生柵氧化物12。在可選的方法中，不蝕刻掉熱氧化物32，而使用自身作為柵氧化物。
下一個(gè)步驟是用多晶硅34填充溝槽用作柵極，得到了圖1d中示出的結(jié)構(gòu)。
可以以如本領(lǐng)域技術(shù)人員公知的常規(guī)方式進(jìn)行余下的工藝，以產(chǎn)生圖1e中示意性示出的器件。在溝槽橫向邊緣的第一主表面處注入源極擴(kuò)散14。
形成源極36、柵極38和漏極40接觸。將它們示意性地示于圖1e中，在該例子中漏極接觸40是第二主表面23上的背接觸。源極接觸36與n+源極擴(kuò)散14接觸。
如公知的，接著封裝并接觸半導(dǎo)體，以形成完成的半導(dǎo)體器件。
該工藝提供了一種制造在溝槽底部具有厚插塞的溝槽MOSFET的完備方式，以減小柵極10和漏極2之間的電容。
通過(guò)閱讀本說(shuō)明書，其它的改變和修改對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)將是顯而易見的。這種改變和修改可包括在溝槽半導(dǎo)體器件的設(shè)計(jì)、制造和使用中已經(jīng)公知的且其可使用的等效物和其它特征，其可以附加的使用或代替在此描述的特征來(lái)使用。雖然在該申請(qǐng)中對(duì)特征的特殊組合闡明了權(quán)利要求，但應(yīng)當(dāng)理解的是，公開的范圍還包括或明確地或含蓄地或其任何普遍化的任何新穎的特征或在此公開的特征的任何新穎組合，不管執(zhí)行本發(fā)明時(shí)它是否減輕了一些或全部的相同技術(shù)問(wèn)題。由此申請(qǐng)人通知，在本申請(qǐng)或由此派生的任何進(jìn)一步的申請(qǐng)的起訴期間，可對(duì)任何的這種特征和/或這種特征的組合闡明新的權(quán)利要求。
例如，在描述的實(shí)施例中，在溝槽8之后形成了源極擴(kuò)散14。然而，如本領(lǐng)于技術(shù)人員將明白，還能夠形成源極擴(kuò)散14且然后穿過(guò)源極擴(kuò)散蝕刻溝槽。溝槽蝕刻制造中的其它變體對(duì)于本領(lǐng)域技術(shù)人員將是公知的，且還可使用這種變形。
熟悉技術(shù)的人員將認(rèn)識(shí)到，本發(fā)明可用于多種不同的半導(dǎo)體結(jié)構(gòu)中。例如，雖然將外延層4描述為n外延層、主體層6為p型層和源極擴(kuò)散14為n摻雜區(qū)，但這些層中的任何一層或其全部可以是p或n型。如公知的，可使用漂移區(qū)，即漏極外延層4的低摻雜部分。如果需要，可包括其它的層、擴(kuò)散和接觸。器件可以是p或n型。
權(quán)利要求
1.一種溝槽柵極半導(dǎo)體器件的制造方法，包括如下步驟提供具有第一主表面(22)的硅器件主體(1)，該硅器件主體具有第一導(dǎo)電類型的漏區(qū)(2，4)和在漏區(qū)上方的主體區(qū)(6)；形成從第一主表面(22)向下延伸到硅器件主體(1)中的溝槽(8)，該溝槽具有側(cè)壁(28)和基底(29)；在溝槽內(nèi)淀積氮化物襯里(50)，以保護(hù)側(cè)壁；在溝槽(8)的基底(29)處形成多晶硅插塞(26)；熱氧化該器件以將溝槽底部的多晶硅氧化，從而在溝槽底部形成氧化物插塞(30)；以及在溝槽內(nèi)淀積導(dǎo)電材料，以形成柵極。
2.根據(jù)權(quán)利要求1的方法，其中在溝槽(8)的基底(29)處形成多晶硅插塞(26)的步驟在溝槽的基底處形成了摻雜的多晶硅插塞。
3.根據(jù)權(quán)利要求2的方法，其中在溝槽(8)的基底(29)處淀積摻雜的多晶硅插塞(26)的步驟包括在包括溝槽(8)的第一主表面上方淀積多晶硅(52)，然后回蝕刻摻雜的多晶硅(52)，以從第一主表面(22)除去摻雜的多晶硅，在溝槽的基底(29)處留下多晶硅。
4.根據(jù)權(quán)利要求2的方法，其中淀積摻雜的多晶硅的步驟包括淀積未摻雜的多晶硅(52)，然后進(jìn)行擴(kuò)散工藝以摻雜該未摻雜的多晶硅。
5.根據(jù)任何一個(gè)前述權(quán)利要求的方法，進(jìn)一步包括步驟在氧化物層上方淀積氮化物襯里(50)之前，熱氧化溝槽的側(cè)壁，以形成氧化物層(32)；在氧化多晶硅之后，蝕刻掉氮化物襯里(50)和氧化物層(32)；以及在溝槽內(nèi)淀積導(dǎo)電材料以形成柵極之前，熱氧化側(cè)壁以形成熱氧化物柵絕緣體(12)。
6.根據(jù)任何一個(gè)前述權(quán)利要求的方法，其中形成溝槽(8)的步驟包括在限定了開口(24)的第一主表面上提供掩模(20)，且穿過(guò)開口(24)蝕刻溝槽(8)，其從第一主表面(22)向下延伸。
7.根據(jù)權(quán)利要求6的方法，其中掩模(20)為氧化物硬掩模。
8.根據(jù)任何一個(gè)前述權(quán)利要求的方法，其中淀積導(dǎo)電材料以形成柵極的步驟包括用多晶硅填充溝槽(8)以形成柵極(34)。
9.根據(jù)任何一個(gè)前述權(quán)利要求的方法，進(jìn)一步包括在鄰接溝槽的第一主表面處形成第一導(dǎo)電類型的源極注入(14)，且形成分別與源極注入(14)、柵極(34)和漏極區(qū)(2，4)連接的源極(36)、柵極(38)和漏極(40)電極，以完成溝槽柵極半導(dǎo)體器件。
10.一種溝槽MOSFET，包括第一導(dǎo)電類型的漏極(2，4)區(qū)；在漏極區(qū)上方的主體(6)區(qū)；從第一主表面延伸穿過(guò)主體區(qū)的溝槽(8)；在第一主表面處與溝槽橫向鄰接的源區(qū)(14)；在溝槽側(cè)壁上的熱柵極氧化物(12)；在溝槽中通過(guò)柵氧化物與主體區(qū)絕緣的柵電極(34)；特征在于由延伸到漏極區(qū)中的溝槽基底處氧化的摻雜多晶硅形成的厚氧化物插塞(34)。
全文摘要
一種溝槽MOSFET的制造方法，包括在溝槽的側(cè)壁28上形成氮化物襯里50，和在溝槽底部形成摻雜的多晶硅插塞26。然后將多晶硅插塞26氧化，以在溝槽的底部形成厚的氧化物插塞30，同時(shí)氮化物襯里50保護(hù)側(cè)壁不被氧化。這在溝槽的底部形成厚的氧化物插塞，由此減小了柵極和漏極之間的電容。
文檔編號(hào)H01L29/40GK1726585SQ200380105867
公開日2006年1月25日 申請(qǐng)日期2003年12月8日 優(yōu)先權(quán)日2002年12月14日
發(fā)明者E·A·希澤恩, R·J·E·休廷格, M·A·A·恩特贊特 申請(qǐng)人:皇家飛利浦電子股份有限公司