專利名稱：芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片封裝結(jié)構(gòu)，特別是其芯片的頂端面裸露于封裝體上部，得以大量縮小封裝體的體積，且提升芯片的散熱效果。
背景技術(shù)：
一般半導體芯片需透過封裝制作過程，由此保護該芯片，并同時裝設提供電連接的接腳。已知的封裝制作過程中，大多是將整個芯片包覆在其封裝體內(nèi)，再通過導線架連接芯片中所對應的電極，并分別延伸數(shù)個接腳至封裝體外部，以提供封裝后的芯片裝設至電路板且達到電連接。

發(fā)明內(nèi)容
上述常用的芯片封裝結(jié)構(gòu)中，其將整個芯片包覆在其封裝體內(nèi)的結(jié)構(gòu)，且通常封裝體的材料是采用導熱性較金屬差的環(huán)氧樹酯，而不利于芯片的散熱。再者，由于其封裝體是包覆整個芯片，使得封裝體的體積也受到限制，而無法減小體積。然而，例如DDR規(guī)格的內(nèi)存等芯片，其電路越來越復雜且運算速度不斷提升下，使得操作功率也同時提高，以致于芯片散熱性也需提升。因此，本發(fā)明基于常用芯片封裝結(jié)構(gòu)的缺點進行發(fā)明。
關(guān)于本發(fā)明是一種芯片封裝結(jié)構(gòu)，以實際解決一個或數(shù)個前述相關(guān)技術(shù)中的限制及缺點。
為達到上述目的，本發(fā)明提供一種芯片封裝結(jié)構(gòu)，其主要是將具有半導體集成電路的一芯片電氣連接一導線架后，再封裝形成一包覆層，該芯片具有數(shù)個電極的端面朝下，各個電極通過電連接該導線架，使該芯片的上表面裸露在該包覆層頂端表面上。
基于前述本發(fā)明芯片封裝結(jié)構(gòu)，其是可以達到以下的作用與效果1.由于本發(fā)明的芯片封裝結(jié)構(gòu)，其芯片的上表面系裸露在該包覆層頂端表面上，因此，可增進芯片的散熱效果。
2.透過本發(fā)明的芯片封裝結(jié)構(gòu)，其芯片之上表面是裸露在該包覆層頂端表面上，因此，可使芯片封裝體的體積減少。


圖1為顯示本發(fā)明芯片封裝結(jié)構(gòu)的一實施例的剖面示意圖；圖2為顯示本發(fā)明芯片封裝結(jié)構(gòu)關(guān)于圖1的一實施例的剖面示意圖；圖3為顯示本發(fā)明芯片封裝結(jié)構(gòu)關(guān)于圖1的另一實施例的剖面示意圖。
圖中1-芯片 11-電極 2-導線架 21-引腳22-膠帶 23-金線 3-包覆層具體實施方式
本發(fā)明的目的及功能經(jīng)配合下列附圖作進一步說明后將更為明了。本發(fā)明所提供的芯片封裝結(jié)構(gòu)，其主要是將一覆晶封裝結(jié)構(gòu)中的芯片表面，裸露在其封裝體包覆層頂端表面上，并由此增進芯片的散熱效果。
參考圖1所顯示為本發(fā)明芯片封裝結(jié)構(gòu)的一種較佳實施例，其主要是將一半導體芯片1以電連接一導線架2后，再以環(huán)氧樹酯封裝形成一包覆層3所構(gòu)成。
該芯片1具有半導體集成電路，其底面具有數(shù)個電極11，并通過各個電極11以電連接該導線架2。
該導線架2則具有數(shù)個引腳21以配合該芯片1底部的各個電極11，各個引腳21是分別通過膠帶22黏附至該芯片1下表面，并通過金屬導線所構(gòu)成的金線23以電連接各個相互對應的引腳21及電極11，該金線23及電極11的配合是形成以引腳直接跨接在芯片上(lead on chip，LOC)的形式。
再者，該導線架2中的各個引腳21一端朝側(cè)向延伸外露于該包覆層3的側(cè)邊底部，以利于完成的封裝體接在電路板。
參考圖2，上述的包覆層3是包覆該芯片1與該導線架2形成電連接的結(jié)構(gòu)，此電連接結(jié)構(gòu)包括該芯片1底部的電極11、該導線架2中的引腳21、該導線架2黏著至該芯片1底部的膠帶22及該導線架2電連接至該芯片1底部的電極11的金線23，使得該芯片1的頂端面是裸露于該包覆層3的上表面，以此增進該芯片1工作時的散熱效果。
參考圖3，上述的該芯片1的頂部是裸露于該包覆層3的頂部，使得該芯片1頂部兩側(cè)側(cè)面也裸露于該包覆層3外。另外，該芯片1頂部整個周圍側(cè)面也可全部裸露于該包覆層3外。
以上所述僅為用以解釋本發(fā)明的較佳實施例，并非用來對本發(fā)明作任何形式上的限制，因此，凡有在相同的發(fā)明精神下所作有關(guān)本發(fā)明的任何修飾或變更，皆應包括在本發(fā)明的保護范圍內(nèi)。
權(quán)利要求
1.一種芯片封裝結(jié)構(gòu)，其特征在于，將一半導體芯片電連接一導線架后，再封裝形成一包覆層，其中該芯片具有半導體集成電路，其具有數(shù)個電極的端面是朝下的，各個電極通過電連接該導線架，該導線架形成數(shù)個對應各個電極的引腳延伸至該包覆層側(cè)邊，使得該芯片的上表面裸露在該包覆層頂端表面上。
2.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該芯片的上表面及側(cè)面裸露在該包覆層頂端部。
3.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該導線架具有配合該芯片的電極的數(shù)個引腳，各個引腳是分別通過膠帶黏附至該芯片下表面，并一一通過金線以電連接各個對應的引腳及電極，且各個引腳一端朝側(cè)向延伸外露于該包覆層的側(cè)邊底部。
4.根據(jù)權(quán)利要求3所述的芯片封裝結(jié)構(gòu)，其特征在于，該金線及電極的配合是以引腳直接跨接在芯片上(lead on chip，LOC)的形式。
全文摘要
本發(fā)明涉及一種芯片封裝結(jié)構(gòu)，其主要是將具有半導體集成電路的一芯片電連接一導線架后，再封裝形成一包覆層，該芯片具有數(shù)個電極的端面朝下，各個電極通過電連接該導線架，使得該芯片的上表面裸露在該包覆層頂端表面上，可增進芯片的散熱效果，并且減少封裝體的體積。
文檔編號H01L23/28GK1641862SQ20041000098
公開日2005年7月20日 申請日期2004年1月17日 優(yōu)先權(quán)日2004年1月17日
發(fā)明者王怡凱 申請人:泰特科技股份有限公司