專利名稱：可避免栓鎖效應(yīng)的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路，特別是一種可避免栓鎖效應(yīng)的集成電路。
背景技術(shù)：
栓鎖效應(yīng)(latchup)是CMOS IC中很重要的可靠度問(wèn)題，是一種由寄生PNPN(硅控整流器，SCR)結(jié)構(gòu)導(dǎo)通所形成的一低阻抗?fàn)顟B(tài)。由于電源線與地之間在栓鎖效應(yīng)發(fā)生時(shí)，具有一個(gè)低的并聯(lián)阻抗，因此，大量的電源線電流就會(huì)存在于電源線之間。如果此電流沒(méi)有被限制的話，這將導(dǎo)致邏輯錯(cuò)誤，電路誤動(dòng)作，或是對(duì)IC產(chǎn)生不可回復(fù)的傷害。很不幸地，因?yàn)镻MOS的P+，NMOS的NWELL，P基板、N+將形成PNPN SCR的結(jié)構(gòu)，并且CMOS制程中將會(huì)生成此寄生SCR結(jié)構(gòu)。
有許多因素將會(huì)引發(fā)CMOS的栓鎖效應(yīng)，然而，最明顯的就是IC操作時(shí)，由熱載子(hot-carrier)效應(yīng)產(chǎn)生的基板電流，及/或由出現(xiàn)于接合墊(pad)上的干擾(noise)所導(dǎo)致的寄生二極管的順向電流。
大部分栓鎖效應(yīng)所產(chǎn)生的基板電流是經(jīng)由芯片上靜電放電(ESD)保護(hù)電路14所形成的寄生二極管Dp所注入，如圖1中所示。寄生SCR結(jié)構(gòu)12是由于寄生的p+/nwell/p-sub及nwell/psub/n+晶體管的導(dǎo)通而導(dǎo)通。且如果跨于基-射極接面的電壓vbe大于0.7v，這兩個(gè)晶體管會(huì)導(dǎo)通，而此電壓是取決于well/sub電阻上的電壓降(IR drop)。因此，為了防止栓鎖效應(yīng)的發(fā)生，必須減少井區(qū)/基板的寄生電阻或寄生pnp/npn晶體管的增益。
栓鎖效應(yīng)的傳統(tǒng)解決方法及其缺點(diǎn)1、由制程技術(shù)防止栓鎖效應(yīng)，外延(epitaxial)型CMOS可以提供一較小的井區(qū)/基板的寄生電阻，且溝槽隔離及SOI可以縮小寄生NPN/PNP晶體管的耦合效應(yīng)，因此它可以用來(lái)作防止栓鎖效應(yīng)。然而，此制程會(huì)增加制程復(fù)雜度及制造成本。
2、由布局技術(shù)防止栓鎖效應(yīng)，防護(hù)環(huán)(guard ring)是一種最常用的方法，來(lái)增加栓鎖效應(yīng)阻值，也可以對(duì)寄生雙載子晶體管之間作去耦合，且可以于CMOS內(nèi)部電路中產(chǎn)生栓鎖效應(yīng)之前，聚集被注入的載子。或者是說(shuō)，增加井區(qū)/基板的電位接觸(well/sub pickup contact)及減少組件摻雜區(qū)與電位接觸(pickup contact)之間的距離，也可以減少會(huì)增加栓鎖效應(yīng)能力的井區(qū)/基板的寄生阻值。然而，它們會(huì)占晶圓布局面積，且增加芯片的尺寸，且在特定布局限制下，加入防護(hù)環(huán)或增加電位接觸(pickup contacts)會(huì)有困難。另外，另一種方法是增加輸出/入注入器(i/o injector)與內(nèi)部電路間的距離，然而這將會(huì)大大地增加整個(gè)芯片的尺寸，以及在使用上時(shí)常會(huì)受限。
3、由電路技術(shù)防止栓鎖效應(yīng)，shen所提出美國(guó)專利5942932號(hào)是提出一栓鎖效應(yīng)偵測(cè)電路，用以測(cè)得井區(qū)/基板(well/sub)的電壓準(zhǔn)位的變化，且于發(fā)生栓鎖效應(yīng)時(shí)，激活用以將井區(qū)/基板的電壓準(zhǔn)位拉回其原來(lái)的準(zhǔn)位。此方法仍然會(huì)增加電路復(fù)雜度及布局空間。
因此，需要一個(gè)實(shí)際且易于實(shí)現(xiàn)的防護(hù)方法，在內(nèi)部電路附近，無(wú)法加入防護(hù)環(huán)或增加電位接觸的特殊情況下，降低栓鎖效應(yīng)的發(fā)生。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的首要目的，是在于藉由縮小栓鎖效應(yīng)觸發(fā)源的影響力，而降低栓鎖效應(yīng)的發(fā)生。
為達(dá)成上述目的，本發(fā)明提供一種可避免栓鎖效應(yīng)的集成電路。于此電路中，一內(nèi)部電路，設(shè)置于一基板上，含有至少一寄生SCR結(jié)構(gòu)。至少一ESD保護(hù)組件及主動(dòng)區(qū)，設(shè)置于該基板上耦接于該接合墊；至少一第一分流二極管，具有一陽(yáng)極耦接該接合墊，以及一陰極耦接一第一電壓源。至少一第二分流二基板上耦接于該接合墊；至少一第一分流二極管，具有一陽(yáng)極耦接該接合墊，以及一陰極耦接一第一電壓源。至少一第二分流二極管，具有一陰極耦接該接合墊，以及一陽(yáng)極耦接一第二電壓源，并且第一、第二分流二極管與內(nèi)部電路，及連接到接合墊的ESD保護(hù)組件和主動(dòng)區(qū)之間的距離不小于150微米。一防護(hù)環(huán)，用以環(huán)繞第一、第二分流二極管。
本發(fā)明的優(yōu)點(diǎn)在于提高了引發(fā)栓鎖效應(yīng)的觸發(fā)準(zhǔn)位，因此降低了栓鎖效應(yīng)發(fā)生的機(jī)會(huì)。
為了讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。


圖1為習(xí)知集成電路的示意圖。
圖2為本發(fā)明的可避免栓鎖效應(yīng)的集成電路的示意圖。
具體實(shí)施例方式
有許多因素會(huì)引發(fā)CMOS的栓鎖效應(yīng)，然而，最明顯的就是IC操作時(shí)，由熱載子效應(yīng)產(chǎn)生的基板電流，及/或由出現(xiàn)于接合墊(pad)上的干擾(noise)所導(dǎo)致的寄生二極管的順向電流。并且大部分栓鎖效應(yīng)所產(chǎn)生的基板電流是經(jīng)由芯片上靜電放電(ESD)保護(hù)電路所形成的寄生二極管所注入。
本發(fā)明不像習(xí)知技術(shù)，使用禁止寄生SCR導(dǎo)通的被動(dòng)方法，來(lái)防止栓鎖效應(yīng)的發(fā)生。本發(fā)明的精神是在于不改變?cè)袃?nèi)部電路與ESD保護(hù)組件的布局下，藉由增加分流二極管作為基板電流的分流路徑，以縮小栓鎖效應(yīng)觸發(fā)源的影響力，進(jìn)而降低栓鎖效應(yīng)發(fā)生的機(jī)會(huì)。
圖2中是用以說(shuō)明本發(fā)明的避免內(nèi)部電路產(chǎn)生栓鎖效應(yīng)的方法。本發(fā)明是于具有一內(nèi)部電路20、主動(dòng)區(qū)18、第一外部電路24及ESD保護(hù)組件14的一基板26上，設(shè)置分流二極管(D1、D2)；其中分流二極管(D1、D2)與內(nèi)部電路20及連接到接合墊16的主動(dòng)區(qū)18與ESD保護(hù)組件14之間的距離(例如X1、X2)不小于150微米。當(dāng)一過(guò)電流出現(xiàn)于接合墊16時(shí)，分流二極管(D1、D2)作為一額外的電流路徑，藉以有效地減少由ESD保護(hù)組件14所注入的基板電流，因此避免引發(fā)內(nèi)部電路中寄生SCR結(jié)構(gòu)12的栓鎖效應(yīng)。
于本發(fā)明中，定義“觸發(fā)位準(zhǔn)”為于栓鎖效應(yīng)發(fā)生前，由接合墊16注入到內(nèi)部電路20的最大電流準(zhǔn)位。再者，根據(jù)克希荷夫定律，當(dāng)有分流二極管存在(D1、D2)時(shí)，在接合墊16上被注入的電流，會(huì)由ESD保護(hù)組件14與分流二極管(D1、D2)一起分擔(dān)。故由ESD保護(hù)組件14注入到內(nèi)部電路20的基板電流將有效地減少，即引發(fā)栓鎖效應(yīng)的觸發(fā)位準(zhǔn)是隨著分流二極管的數(shù)目增加而提高。換句話說(shuō)，本發(fā)明提高了引發(fā)栓鎖效應(yīng)的觸發(fā)準(zhǔn)位，因此降低了栓鎖效應(yīng)發(fā)生的機(jī)會(huì)。
并且于本發(fā)明中，分流二極管(D1、D2)可以設(shè)置于接合墊16遠(yuǎn)處的自由空間上，即使在接合墊16附近的布局空間不足夠，而無(wú)法增加防護(hù)環(huán)的特殊情形下，仍可以降低了栓鎖效應(yīng)發(fā)生的機(jī)會(huì)。
此外，分流二極管(D1、D2)于正常電路操作時(shí)間不導(dǎo)通，而于noise或overshoot/undershoot電壓出現(xiàn)于接合墊16時(shí)導(dǎo)通。于本發(fā)明中，分流二極管(D1、D2)是一具有雙重?cái)U(kuò)散漏極(double-diffused-drain)結(jié)構(gòu)以增加崩潰電壓的低電壓二極管(diode)或高電壓二極管(diode)?；蛘呤钦f(shuō)，分流二極管(D1、D2)可為一外加ESD保護(hù)組件14所形成的寄生二極管，例如具有柵極接地、浮接或連接一RC電路的NMOS、PMOS晶體管。為了避免引發(fā)鄰近于分流二極管(D1、D2)的第一外部電路24中寄生SCR的栓鎖效應(yīng)，分流二極管(D1、D2)與基板上的未連接至接合墊16的第一外部電路24間的距離X3要超過(guò)80微米(μm)。
此外，本發(fā)明中是使用一適當(dāng)?shù)姆雷o(hù)環(huán)22環(huán)繞分流二極管(D1、D2)。由于防護(hù)環(huán)22的存在，由分流二極管(D1、D2)注入的載子，在它們可能引發(fā)附近另一寄生SCR的栓鎖效應(yīng)之前，就會(huì)被聚集且移除。在有環(huán)繞防護(hù)環(huán)22的情況下，為了避免引發(fā)鄰近于分流二極管(D1、D2)的第一外部電路24中寄生SCR的栓鎖效應(yīng)，分流二極管(D1、D2)與基板上的未連接至接合墊16的第一外部電路24間的距離至少要超過(guò)40微米(μm)。
如圖2所示，本發(fā)明的一種可避免栓鎖效應(yīng)的集成電路。于此集成電路中，一內(nèi)部電路20，設(shè)置于一基板26上，含有一寄生SCR結(jié)構(gòu)12。ESD保護(hù)組件14與主動(dòng)區(qū)18，設(shè)置于該基板26上，并耦接至接合墊16。第一分流二極管D1，具有一陽(yáng)極電性耦接接合墊16，以及一陰極電性耦接一第一電壓源Vdd。第二分流二極管D2，具有一陰極電性耦接接合墊16，以及一陽(yáng)極耦接一第二電壓源Vss，并且第一、第二分流二極管D1、D2與內(nèi)部電路20及連接到接合墊16的ESD保護(hù)組件14及主動(dòng)區(qū)18之間的距離(X1、X2)不小于150微米(μm)。一防護(hù)環(huán)22，是環(huán)繞第一、第二分流二極管D1、D2，用以于分流二極管(D1、D2)注入的載子，引發(fā)一第一外部電路24中另一寄生SCR的栓鎖效應(yīng)之前，聚集且移除由分流二極管(D1、D2)注入的載子。其中分流二極管(D1、D2)可為具有雙重?cái)U(kuò)散漏極(double-diffused-drain)結(jié)構(gòu)以增加崩潰電壓的低壓二極管或高壓二極管?；蛘?，分流二極管(D1、D2)可為一外加ESD保護(hù)組件14所形成的寄生二極管，例如具有柵極接地、浮接或連接一RC電路的NMOS、PMOS。為了避免引發(fā)鄰近于分流二極管(D1、D2)的第一外部電路24中寄生SCR的栓鎖效應(yīng)，分流二極管(D1、D2)與基板上的未連接至接合墊16的第一外部電路24間的距離X3要超過(guò)40微米(μm)。
根據(jù)克希荷夫定律，當(dāng)分流二極管(D1、D2)存在時(shí)，在接合墊16上被注入的電流，會(huì)由ESD保護(hù)組件14與分流二極管(D1、D2)一起分擔(dān)。故由ESD保護(hù)組件14注入到內(nèi)部電路20的基板電流將有效地減少，即引發(fā)栓鎖效應(yīng)的觸發(fā)位準(zhǔn)是隨著分流二極管的數(shù)目增加而提高。換句話說(shuō)，本發(fā)明提高了引發(fā)栓鎖效應(yīng)的觸發(fā)準(zhǔn)位，因此降低了栓鎖效應(yīng)發(fā)生的機(jī)會(huì)。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請(qǐng)專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種可避免栓鎖效應(yīng)的集成電路，其特征是包括一內(nèi)部電路，設(shè)置于一基板上，含有至少一寄生SCR結(jié)構(gòu)；至少一主動(dòng)區(qū)，設(shè)置于該基板上，耦接至一接合墊；以及至少一分流二極管，耦接該接合墊，并且該分流二極管與該內(nèi)部電路及連接到該接合墊的主動(dòng)區(qū)間的距離不小于150微米；其中該分流二極管于一大電流出現(xiàn)于該接合墊時(shí)，作為一分流路徑，藉以避免該寄生SCR結(jié)構(gòu)產(chǎn)生栓鎖效應(yīng)。
2.根據(jù)權(quán)利要求1所述的可避免栓鎖效應(yīng)的集成電路，其特征是更包括一第一外部電路設(shè)置于該基板上，并不與該接合墊連接，并且該分流二極管與該第一外部電路間的距離不小于80微米。
3.根據(jù)權(quán)利要求1所述的可避免栓鎖效應(yīng)的集成電路，其特征是更包括一防護(hù)環(huán)，環(huán)繞該分流二極管。
4.根據(jù)權(quán)利要求3所述的可避免栓鎖效應(yīng)的集成電路，其特征是更包括一第一外部電路設(shè)置于該基板上，并不與該接合墊連接，并且該分流二極管與該第二外部電路間的距離不小于40微米。
5.根據(jù)權(quán)利要求1所述的可避免栓鎖效應(yīng)的集成電路，其特征是其中該分流二極管為一具有雙重?cái)U(kuò)散漏極結(jié)構(gòu)的二極管。
6.根據(jù)權(quán)利要求1所述的可避免栓鎖效應(yīng)的集成電路，其特征是其中該分流二極管為一寄生二極管。
7.一種可避免栓鎖效應(yīng)的集成電路，其特征是包括一內(nèi)部電路，設(shè)置于一基板上，含有至少一寄生SCR結(jié)構(gòu)；至少一ESD保護(hù)組件，設(shè)置于該基板上，并耦接于一接合墊；至少一主動(dòng)區(qū)，設(shè)置于該基板上，耦接該接合墊；至少一第一分流二極管，具有一陽(yáng)極耦接該接合墊，以及一陰極耦接一第一電壓源；至少一第二分流二極管，具有一陰極耦接該接合墊，以及一陽(yáng)極耦接一第二電壓源，并且該第一、第二分流二極管與該內(nèi)部電路及連接到該接合墊的ESD保護(hù)組件和主動(dòng)區(qū)之間的距離不小于150微米；以及一防護(hù)環(huán)，環(huán)繞上述第一、第二分流二極管。
8.根據(jù)權(quán)利要求7所述的可避免栓鎖效應(yīng)的集成電路，其特征是更包括至少一第一外部電路設(shè)置于該基板上，且不與該接合墊連接，該第一、第二分流二極管與該第一外部電路間的距離不小于40微米。
9.根據(jù)權(quán)利要求7所述的可避免栓鎖效應(yīng)的集成電路，其特征是其中該第一、第二分流二極管各為一具有雙重?cái)U(kuò)散漏極結(jié)構(gòu)的二極管。
全文摘要
一種可避免栓鎖效應(yīng)的集成電路，包括內(nèi)部電路，設(shè)置于基板上，含有至少一寄生SCR結(jié)構(gòu)；至少一ESD保護(hù)組件及至少一主動(dòng)區(qū)，設(shè)置于基板上，耦接一接合墊；至少一第一分流二極管，具有一陽(yáng)極耦接該接合墊，以及一陰極耦接一第一電壓源；至少一第二分流二極管，具有一陰極耦接該接合墊，以及一陽(yáng)極耦接一第二電壓源，其中第一、第二分流二極管與內(nèi)部電路及連接到接合墊的ESD保護(hù)組件和主動(dòng)區(qū)之間的距離不小于150微米；以及一防護(hù)環(huán)，用以環(huán)繞第一、第二分流二極管。
文檔編號(hào)H01L27/085GK1658392SQ20041000462
公開(kāi)日2005年8月24日 申請(qǐng)日期2004年2月20日 優(yōu)先權(quán)日2004年2月20日
發(fā)明者林奕成 申請(qǐng)人:華邦電子股份有限公司