專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及具有電容器的半導體器件及其制造方法。
背景技術：
已知具有鐵電物質的FeRAM(鐵電隨機訪問存儲器)作為非易失存儲器，即使電源關閉也能夠存儲信息。FeRAM具有通過利用鐵電物質的電滯特性存儲信息的結構，能夠在高速下工作并具有較低的功耗，并且預計其未來的發(fā)展是作為頻繁重寫的非易失存儲器。
圖1A和1B示出了FeRAM的存儲單元的例子的電路圖。
圖1A示出了兩個晶體管T11、T12和兩個電容器C11、C12用來存儲1位信息的類型(下文中稱作2T2C型)的電路圖。在2T2C型FeRAM存儲單元中，進行互補操作，數(shù)據(jù)“1”或“0”存儲在一個電容器中，而相反的數(shù)據(jù)存儲在另一個電容器中，在確定數(shù)據(jù)時讀出兩個電容器C11、C12的極化狀態(tài)，并根據(jù)極化之間的差確定數(shù)據(jù)。
圖1B示出了一個晶體管T0和一個電容器C0用來存儲1位信息的類型(下文中稱作1T1C型)的電路圖。在1T1C型FeRAM存儲單元中，數(shù)據(jù)“1”或“0”存儲在一個電容器C0中，并具有產(chǎn)生參考電壓的參考電容器C1，以便確定在存儲單元中寫入的信息是數(shù)據(jù)“1”或“0”。構成參考電容器C1的一個電極連接到位線BIT。根據(jù)電容器C0的電位和參考電容器C1的電位之間的幅度關系確定數(shù)據(jù)。
當1T1C型存儲單元與2T2C型存儲單元進行比較時，電容器數(shù)量少的1T1C型存儲單元的面積可以減小。
常規(guī)存儲單元的結構的例子介紹如下。
圖2是除了2T2C型存儲單元的平面圖，圖3示出了沿I-I線的剖面圖。注意，在圖中省略了在半導體襯底上的層間絕緣膜。
在圖2和3中，在半導體襯底101的表面層上形成彼此垂直和水平間隔開的被元件隔離層102圍繞的多個有源區(qū)(阱)103。在每個有源區(qū)103上，通過柵極絕緣膜104形成組成在Y方向延伸的字線WL的兩個柵電極105。字線WL在元件隔離絕緣膜102上延伸。在每個有源區(qū)103中，在兩個柵電極105的兩側的有源區(qū)103中形成第一到第三雜質擴散區(qū)107a、107b、107c。
一個柵電極105和在其兩側的雜質擴散區(qū)107a、107b構成MOS晶體管T0，另一個柵電極105和在其兩側的雜質擴散區(qū)107b、107c構成另一個MOS晶體管T0。換句話說，在每個有源區(qū)103上形成兩個晶體管T0。絕緣覆蓋膜108覆蓋晶體管T0和元件隔離絕緣膜102，在絕緣覆蓋膜108上形成第一層間絕緣膜109。
在第一層間絕緣膜109上形成條形的多個電容器下電極111，并以一定間隔在X方向覆蓋元件隔離絕緣膜109，在電容器下電極111上形成與電極111形狀基本相同的多個鐵電膜112，在鐵電膜112上形成在Y方向中呈直線的多個電容器上電極113。一個電容器上電極113、鐵電膜112和位于電極113下面的電容器下電極111構成電容器C。
此外，在電容器C和第一層間絕緣膜109上形成第二層間絕緣膜114。然后，在第一和第二層間絕緣膜109、114和絕緣覆蓋膜108中對應于有源區(qū)103中的雜質擴散區(qū)107a、107b、107c上方的區(qū)域中形成第一到第三接觸孔114a、114b、114c。分別在第一到第三接觸孔114a、114b、114c中形成第一到第三導電柱塞115a、115b、115c。此外，在第二層間絕緣膜114中對應于電容器上電極113的區(qū)域中形成第四接觸孔114d，并且在接觸孔中形成第四導電柱塞115d。
在第二層間絕緣膜114上形成用于將第一導電柱塞114a連接到相鄰的第四導電柱塞115d的第一金屬布線116a。此外，在第二層間絕緣膜114上形成用于將第三導電柱塞114c連接到相鄰的第四導電柱塞115d的第二金屬布線116c。由此，在各電容器下電極111上的一行中形成的多個電容器上電極113一個接一個地連接到晶體管T0。
在第二導電柱塞115b和圍繞它的第二層間絕緣膜114上形成金屬焊盤116b。金屬焊盤116b經(jīng)過第三層間絕緣膜(未示出)連接到要形成在焊盤上方的位線117。位線117沿與個字線WL和電容器的下電極111交叉的方向延伸。
順便提及，1T1C型存儲單元也具有圖2和3中所示的存儲單元的改進結構，此外，除存儲單元區(qū)以外，需要形成參考電容器的區(qū)域，如下面的專利文件1所示。
(專利文件1)日本專利特許公開No.2002-270788(公開號US-200200130345-A1)(圖8)同時，如圖4A所示，電容器的下電極111的一端具有電連接到外圍電路的接觸區(qū)120。然后，離接觸區(qū)120最近的電容器用做虛擬電容器Cd，因為它容易退化。
電容器退化的原因之一是在最靠近接觸區(qū)120的上電極113的端部膜的厚度逐漸減小，導致電容器的特性不穩(wěn)定。
在多個電容器下電極111的每一個中形成容易出現(xiàn)這種退化的虛擬電容器Cd。這成為在存儲單元區(qū)中的有效電容器C的集成度降低的原因。

發(fā)明內容
本發(fā)明的一個目的是提供一種能夠增加用于在存儲單元區(qū)中存儲數(shù)據(jù)的電容器的集成度的半導體器件及其制造方法。
根據(jù)本發(fā)明的一個方案，提供一種半導體器件，包括在半導體襯底上形成的第一絕緣膜；在第一絕緣膜上形成的兩個或更多電容器下電極，從而在垂直方向延伸，并且通過具有接觸區(qū)的導電連接部分在水平方向各自的一端彼此連接；在接觸區(qū)和在導電連接部分上的電容器下電極之間形成的，并且形成在電容器下電極上的介質膜；在電容器下電極上的介質膜上形成的，并且在垂直方向至少在一條直線上的電容器上電極；以及在導電連接部分上的介質膜上與電容器上電極在同一層中形成的，并且與離導電連接部分最近的電容器上電極隔開的上導電圖形。
根據(jù)本發(fā)明的另一個方案，提供一種半導體器件的制造方法，包括以下步驟在半導體襯底上形成第一絕緣膜；在第一絕緣膜上依次形成第一導電膜、介質膜和第二導電膜；在第二導電膜上涂覆抗蝕劑；構圖涂覆的抗蝕劑，在垂直方向以一定間隔在至少一條直線中的板線區(qū)中形成具有電容器上電極的平面形狀的第一抗蝕劑圖形；構圖抗蝕劑形成第二抗蝕劑圖形，第二抗蝕劑圖形在垂直方向與在連接到板線區(qū)的邊緣的連接區(qū)中的最近的第一抗蝕劑圖形以一定的間隔相鄰，并在連接區(qū)的接觸區(qū)中具有開口；通過使用第一和第二抗蝕劑圖形作為掩模蝕刻第二導電膜形成由在第一抗蝕劑圖形下面的第二導電膜構成的電容器上電極，同時形成由要在接觸區(qū)開口的第二導電膜構成的在第二抗蝕劑圖形下面的上導電圖形；去除第一和第二抗蝕劑圖形；構圖介質膜，至少留下在電容器上電極和上導電圖形下面的介質膜；構圖第一導電膜，在整個板線區(qū)形成成為電容器下電極的板線；以及構圖第一導電膜，形成在水平方向比板線更寬并連接到板線一端的導電連接部分，并且從上導電圖形和介質膜中露出接觸區(qū)。
根據(jù)本發(fā)明，器件具有通過介質膜在成為電容器下電極的板線上形成的電容器上電極；連接到板線的一端并具有接觸區(qū)的導電連接部分；以及在導電連接部分上的介質膜上的接觸區(qū)和板線邊緣之間的區(qū)域中形成的上導電圖形，與電容器上電極在同一層中。
因此，因為靠近電容器離板線的一端最近的上電極的一端形成上導電圖形，所以在板線及其外圍上的電容器的上電極基本上不會成為最外側的導電圖形。因此，在離板線的一端最近的電容器的上電極的一端和另一端的膜厚度的分布變得基本相同，并且膜的厚度在兩個端部不會逐漸變化。這使得具有電容器上電極的電容器的電特性穩(wěn)定。
當通過使用掩模對導電膜進行蝕刻以同時形成多個電容器上電極和上導體圖形時，抑制對最靠近板線區(qū)的一端形成的電容器上電極過量提供蝕刻氣體。此外，在用作形成電容器上電極的掩模的第一抗蝕劑圖形的附近形成用作形成上導電圖形的掩模的第二抗蝕劑圖形，從而在曝光形成第一抗蝕劑圖形期間得到曝光的鄰近效應。由此，產(chǎn)生對靠近第二抗蝕劑圖形的第一抗蝕劑圖形的區(qū)域曝光的穩(wěn)定性。
如上所述，能夠最靠近板線的一端構成電容器的上電極作為實際工作的電容器，并改善在板線區(qū)中形成的實際工作的電容器的集成度。
并且，在用于電連接布線到板線的導電連接部分上形成靠近電容器上電極的上導電圖形，此外，在除導電連接部分的布線接觸區(qū)以外的區(qū)域上形成上導電圖形。因此，上導電圖形不影響在板線上的電容器的集成度的改善。
同時，在存儲單元區(qū)中的電容器上形成絕緣膜中，上導電圖形防止所提供的用于生長絕緣膜的還原氣體等到電容器側。因此，能夠抑制電容器特性的退化。具體的，當所形成的上導電圖形的寬度大于電容器上電極的寬度時，抑制更加有效。此外，在對構成電容器上電極的導電膜、電容器介質膜或覆蓋電容器的絕緣膜進行蝕刻以暴露出導電連接部分的接觸區(qū)的工藝中，上導電圖形防止有害氣體通過接觸區(qū)進入電容器的上電極。這防止了實際工作電容器的退化。
而且，因為設置連接到連接兩個或多個板線的導電連接部分的接觸區(qū)的布線從而跨過導電連接部分，所以不影響到電容器上電極的布線連接。


圖1A和1B是在FeRAM中的存儲單元的電路圖；圖2是在常規(guī)FeRAM中的存儲單元的平面圖；圖3是在常規(guī)FeRAM中的存儲單元的剖面圖；圖4A和4B分別是顯示在常規(guī)FeRAM中的存儲單元的電容器的平面圖和局部剖面圖；圖5A到5G示出了根據(jù)本發(fā)明的實施例的半導體器件的形成過程的剖面圖；圖6A到6G示出了根據(jù)本發(fā)明的實施例的半導體器件的形成過程的剖面圖；圖7示出了根據(jù)本發(fā)明的實施例的半導體器件的電容器的剖面圖；圖8A和8B示出了根據(jù)本發(fā)明的實施例的半導體器件的形成過程的第二剖面圖；圖9A和9B示出了根據(jù)本發(fā)明的實施例的半導體器件的形成過程的第三剖面圖；圖10示出了根據(jù)本發(fā)明的實施例的半導體器件的連接區(qū)的剖面圖；
圖11A和11B分別示出了根據(jù)比較例1的存儲單元的電容器的平面圖和局部剖面圖；圖12示出了在根據(jù)本發(fā)明的實施例的半導體器件的存儲單元中的電容器和數(shù)據(jù)布線之間的排列關系；圖13示出了在根據(jù)比較例1的存儲單元中的電容器和數(shù)據(jù)布線之間的排列關系；圖14示出了根據(jù)比較例2的存儲單元的電容器的平面圖；圖15示出了在根據(jù)本發(fā)明的實施例的半導體器件中的存儲單元的兩個板線的端部彼此相對的情況的平面圖；圖16示出了根據(jù)本發(fā)明的實施例的半導體器件的存儲單元的另一個例子的平面圖；以及圖17示出了在根據(jù)本發(fā)明的實施例的半導體器件中的具有虛擬電容器的存儲單元的平面圖。
具體實施例方式
圖5A到5G示出了根據(jù)本發(fā)明的實施例的半導體器件的形成過程的剖面圖，圖6A到6G示出了在根據(jù)本發(fā)明的實施例的半導體器件中的1T1C型存儲單元的形成過程的第一剖面圖，圖7示出了根據(jù)本發(fā)明的實施例的半導體器件的參考電容器的上電極的剖面圖，圖8A和8B示出了根據(jù)本發(fā)明的實施例的半導體器件的形成過程的第二剖面圖，圖9A和9B示出了根據(jù)本發(fā)明的實施例的半導體器件的形成過程的第三剖面圖。
注意，圖6A到6G是沿圖5的III-III線的工藝視圖的剖面圖，圖8A是沿IV-IV線的視圖區(qū)域放大的工藝的剖面圖，圖9A是沿V-V線的視圖區(qū)域放大的工藝的剖面圖。
下面將介紹形成圖5A、6A、8A和9A所示結構的工藝。
首先，通過LOCOS(硅的局部氧化)方法在p型硅(半導體)襯底1的表面上形成元件隔離絕緣膜2。在圍繞硅襯底1的多個有源區(qū)(晶體管形成區(qū))3的區(qū)域中形成元件隔離絕緣膜2。
有源區(qū)3的平面形狀大致為矩形，它們的長邊方向沿與字線(稍后介紹)垂直的方向排列。此外，多個有源區(qū)3沿板線區(qū)A的縱向以一定間隔排列在多個板線區(qū)A的兩側，即，圖中的Y方向(垂直方向)。注意，在之間夾有形成有多個有源區(qū)的區(qū)域的板線區(qū)A之間保持大約2到3微米的間隔。
隨后，對硅襯底1的表面進行熱氧化，以在有源區(qū)3上形成在圖8A中作為柵極絕緣膜4的二氧化硅膜。
接著，在元件隔離絕緣膜2和柵極絕緣膜4上形成非晶或多晶硅膜，并且在硅膜上進一步形成硅化鎢膜。然后，通過光刻方法構圖硅膜和硅化鎢膜，以在有源區(qū)3上形成柵電極5a、5b。在每個有源區(qū)3上以一定間隔彼此完全平行的形成兩個柵電極5a、5b，并且柵電極5a、5b在元件隔離絕緣膜2上延伸成為字線WL。所形成的字線WL沿與板線區(qū)A的縱向交叉的方向延伸。
接著，n型雜質離子注入到在柵電極5a、5b兩側的有源區(qū)3中，形成成為n型MOS晶體管T1、T2的源極/漏極的第一到第三n型雜質擴散區(qū)7a、7b、7c。位于有源區(qū)3的中間的第二雜質擴散區(qū)7b電連接到位線，位于有源區(qū)3的兩側的第一和第三雜質擴散區(qū)7a、7c電連接到電容器的上電極(稍后介紹)。
然后，在硅襯底1、元件隔離絕緣膜2和柵電極5a、5b上形成絕緣膜。回蝕絕緣膜，在柵電極5a到5c的側面上留下側壁絕緣膜6，如圖8A所示。例如，通過CVD方法形成二氧化硅(SiO2)作為絕緣膜。
隨后，用在有源區(qū)3上的柵電極5a、5b和側壁絕緣膜6作為掩模，n型雜質再次離子注入到有源區(qū)3中，由此，n型雜質擴散區(qū)7a到7c轉換為LDD(輕摻雜漏極)結構。
該結構導致具有第一和第二n型雜質擴散區(qū)7a和7b以及柵電極5a的第一n型MOS晶體管T1和具有第二和第三n型雜質擴散區(qū)7b和7c以及柵電極5b的第二n型MOS晶體管T2的形成。MOS晶體管T1、T2作為電連接和斷開電容器(稍后介紹)和位線的開關有源元件。
然后，在硅襯底1上通過等離子體CVD方法形成覆蓋n型MOS晶體管T1、T2的絕緣覆蓋膜10。例如，形成硅的氮氧化物膜作為覆蓋膜10。
接著，在覆蓋膜10上通過使用TEOS(原硅酸四乙酯)的等離子體CVD方法形成大約1.0微米厚的氧化硅膜，并且氧化硅膜用作第一層間絕緣膜11。
隨后，作為第一層間絕緣膜11的硬化工藝，在常壓下的氮氣氛中，在大約700℃的溫度下對第一層間絕緣膜11進行熱處理30分鐘。然后，通過CMP(化學機械拋光)方法平面化第一層間絕緣膜11的上表面。
注意，在圖5A中省略了在元件隔離絕緣膜2上形成的絕緣膜。
下面介紹形成圖5B和6B中所示結構的工藝。
首先，在第一層間絕緣膜11上依次形成鈦(Ti)膜和鉑(Pt)膜作為第一導電膜12。通過DC濺射方法形成Ti膜和Pt膜，并且Ti膜和Pt膜的厚度分別為大約10到30nm和100到300nm。注意，可以形成至少含有貴金屬和貴金屬氧化物(例如，銥、釕、釕的氧化物和銥的氧化物)中的一種的導電膜作為第一導電膜12。
在第一導電膜12上通過RF濺射方法形成厚度為100到300nm的鋯鈦酸鉛(PZTPb(Zr1-xTix)O3)膜，作為鐵電層13。存在MOD(金屬有機淀積)方法、MOCVD(金屬有機CVD)方法、溶膠-凝膠方法等作為鐵電層13的形成方法。此外，作為除PZT之外的鐵電層13的材料，可以采用其它PZT系列的材料，例如，PLCSZT和PLZT，Bi層結構復合物，例如，SrBi2Ta2O9(SBT，Y1)和SrBi2(Ta，Nb)2O9(SBTN，YZ)，或者其它金屬氧化物鐵電物質。
此外，作為構成鐵電膜13的PZT膜的結晶化工藝，在650到850℃的溫度條件下在氧氣氛中進行30到120秒的RTA(快速熱退火)。例如，在700℃的溫度下進行60秒的退火。
然后，在鐵電膜13上通過濺射方法形成厚度為100到300nm的銥的氧化物(IrO2)膜，作為第二導電膜14。注意，鉑或鍶釕氧化物(SRO)可以用作第二導電膜14。
隨后，在第二導電膜14上涂覆抗蝕劑15。
接著，如圖5C和6C所示，對抗蝕劑15進行曝光和顯影，形成第一上電極15a的抗蝕劑圖形、第二上電極15b的抗蝕劑圖形和虛擬抗蝕劑圖形15c。
第一上電極的抗蝕劑圖形15a具有用于存儲信息的存儲單元電容器的上電極的平面形狀，并且在每個板線區(qū)A中它們彼此以一定的間隔在Y方向的兩行中形成，并且對應于多個板線區(qū)A形成多組兩行。
此外，第二上電極的抗蝕劑圖形15b具有參考電容器的上電極的平面形狀，并且在各板線區(qū)A中和靠近各板線區(qū)A的一端的區(qū)域中形成。并且它們在抗蝕劑圖形15a的各行的最靠后的位置形成，并且與圖形15a具有一定間隔。
在連接圖5A所示的多個板線區(qū)A的一端的連接部分B中，在Y方向靠近第二上電極的抗蝕劑圖形15b形成虛擬抗蝕劑圖形15c。連接區(qū)(耦合區(qū))B呈條形沿與板線區(qū)A的縱向交叉的X方向(水平方向)延伸。虛擬抗蝕劑圖形15c擴展到連接兩個彼此在Y方向相鄰的連接區(qū)B的部件的橋接區(qū)D。在Y方向連接的兩個連接區(qū)B和其間的橋接區(qū)D的長度大約為5微米。
構成第一上電極的抗蝕劑圖形15a、第二上電極的抗蝕劑圖形15b和虛擬抗蝕劑圖形15c的相鄰的圖形之間的間隔大約為0.1到0.4微米。具體地，第一和第二上電極的抗蝕劑圖形15a、15b之間的間隔與第二上電極的抗蝕劑圖形15b和虛擬抗蝕劑圖形15c之間的間隔相同。
此外，在連接區(qū)B和在Y方向進一步形成抗蝕劑圖形15b的區(qū)域中提供由虛擬抗蝕劑圖形15c圍繞的接觸區(qū)C。
接著，蝕刻第二導電膜14，而掩模由第一上電極的抗蝕劑圖形15a、第二上電極的抗蝕劑圖形15b和虛擬抗蝕劑圖形15c構成。
例如，由感應耦合等離子體蝕刻設備進行蝕刻。蝕刻條件為氯(Cl2)氣和氬(Ar)氣以分別以20ml/分鐘和30ml/分鐘引入蝕刻氣氛、蝕刻氣氛的真空度為0.7Pa、在蝕刻氣氛中安裝硅襯底1的晶片態(tài)的溫度設為25℃并且源功率和偏置功率分別為1400W和800W。注意，源功率是加在感應耦合等離子體蝕刻設備的天線線圈上的來自電源的13.56MHz的高頻功率。此外，偏置功率是加在晶片臺上的來自電源的400KHz的高頻功率。
因此，留下構圖的第二導電膜14作為第一上電極的抗蝕劑圖形15a下的第一上電極14a、第二上電極的抗蝕劑圖形15b下的第二上電極14b和虛擬抗蝕劑圖形15c下的虛擬導電圖形14c。第一上電極14a、第二上電極14b和虛擬導電圖形14c彼此分離。
第一上電極14a具有在X方向大約1.2微米寬和在Y方向大約1.8微米長的面積。此外，第二上電極14b具有在X方向大約1.2微米寬和在Y方向大約2.7微米長的面積。
虛擬導電圖形14c在兩個連接區(qū)B的接觸區(qū)C中具有開口14d，并在連接區(qū)B中間的橋接區(qū)D中具有橋接部分14e。注意，圖5D和6D示出了去除第一上電極的抗蝕劑圖形15a、第二上電極的抗蝕劑圖形15b和虛擬抗蝕劑圖形15c之后的情況。
在上述條件下形成的第二上電極14b在Y方向的兩端從中心看具有基本對稱的形狀，如圖7的剖面圖所示。換句話說，在一個端部的膜厚度的分布基本與另一端的相同，因此在兩個端部中的任一個中膜的厚度不會逐漸改變。
然后，如圖5E和6E所示，通過使用抗蝕劑圖形(未示出)蝕刻鐵電膜13，并整體地留在板線區(qū)A、連接區(qū)B和橋接區(qū)D中。因此，鐵電膜13在第一上電極14a、第二上電極14b和虛擬導電圖形14c的下面以及這些區(qū)域之間成為連續(xù)的圖形。此時，在虛擬導電圖形14c的開口14d的區(qū)域中蝕刻鐵電膜13，從而形成在接觸區(qū)C中暴露出第一導電膜12的一部分的開口13d。
注意，鐵電膜13的蝕刻條件例如與第二導電膜14的蝕刻條件相同。
隨后，如圖5F和6F所示，通過使用抗蝕劑圖形(未示出)蝕刻第一導電膜12，并且第一導電膜12繼續(xù)留在板線區(qū)A、連接區(qū)B和橋接區(qū)D中。
結果，留在板線區(qū)A中的第一導電膜12成為在X方向寬度為2.6微米的板線12a。作為電容器的下電極。此外，留在連接區(qū)B中的第一導電膜12成為在X方向連接多個板線12a的一端的導電板線連接部分12b。圍繞從鐵電膜13的開口13d露出的接觸區(qū)形成板線連接部分12b和其中具有橋接部分12d的橋接區(qū)D。注意，第一導電膜12的蝕刻條件例如與第二導電膜14的蝕刻條件相同。
一個存儲單元的電容器Q由如上所述形成的第一上電極中的一個以及其下面的鐵電膜13和板線12a構成。換句話說，在板線區(qū)A中提供具有與第一上電極14a相同數(shù)量的存儲單元的電容器Q。
此外，參考電容器Qr由最靠近板線12a的一端的第二上電極14b以及其下面的鐵電膜13和板線12a構成。
接著，介紹形成圖5G、6G、8B和9B所示結構的工藝。在板線12a、板線連接部分12b、鐵電膜13、上電極14a、14b以及第一層間絕緣膜11上形成大約20nm厚的例如氧化鋁，作為電容器保護絕緣膜17。注意，可以采用PZT、氮化硅膜、氮氧化硅膜或其他還原-保護絕緣膜代替氧化鋁。
此外，在電容器保護絕緣膜17上形成大約1微米厚的氧化硅膜，作為第二層間絕緣膜18。通過采用TEOS、氦和氧的氣體混合物的CVD方法形成二氧化硅膜。
隨后，通過CMP方法平面化第二層間絕緣膜18的上表面。在本例中，在平面化之后，第二層間絕緣膜18的剩余膜厚度與在電容器Q上的電容器保護絕緣膜17的膜厚度總共為大約300nm。
然后，通過使用光刻對第二層間絕緣膜18、電容器保護絕緣膜17、第一層間絕緣膜11以及覆蓋膜10進行構圖。由此，在第一和第三n型摻雜擴散區(qū)7a、7c上形成第一接觸孔18a，并且同時在第二n型摻雜擴散區(qū)上形成第二接觸孔18b。
此外，通過濺射方法在第二層間絕緣膜18上以及第一接觸孔18a和第二接觸孔18b內部依次形成厚度20nm的鈦(Ti)膜和厚度50nm的氮化鈦(TiN)膜，而且，通過CVD方法在TiN膜上形成鎢(W)膜?？紤]W膜的厚度能夠用膜完全填滿電容器接觸孔18a的內部和位線接觸孔18b的內部。
然后，通過CMP方法拋光Ti膜、TiN膜和W膜，從第二層間絕緣膜18的上表面去除它們。因此，留在第一接觸孔18a中的Ti膜、TiN膜和W膜用作電連接到電容器Q或參考電容器Qr的第一導電柱塞19a，并且留在第二接觸孔18b中的Ti膜、TiN膜和W膜用作電連接到位線的第二導電柱塞19b。
隨后，在第二層間絕緣膜18以及第一和第二導電柱塞19a、19b上形成作為防止氧化膜(未示出)的SiON膜。然后，對防止氧化膜、第二層間絕緣膜18和電容器保護絕緣膜17進行構圖。從而在第一上電極14a和第二上電極14b上形成用于接觸上電極的各個孔18c、18d。同時，在第二層間絕緣膜18中形成穿過鐵電膜13和虛擬導電圖形14c的開口13d、14d用于引出下電極的孔18e，并在虛擬導電圖形14c上的第二層間絕緣膜18中形成用于引出虛擬圖形的孔18f。
然后，對在形成孔18c、18d、18e、18f期間受到損壞的電容器Q、Qr進行退火。從而恢復電容器Q、Qr的膜的質量。例如，在氧氣氛中在550℃的襯底溫度下進行60分鐘的退火。
在通過回蝕去除防止氧化膜之后，在第二層間絕緣膜18上、在第一和第二導電柱塞19a、19b以及孔18c、18d、18e、18f內部形成金屬膜，然后，通過光刻方法構圖金屬膜。對于金屬膜，通過濺射方法形成多層結構的導電膜。多層結構的導電膜由厚度150nm的TiN膜、厚度5nm的Ti膜、厚度500nm的Al-Cu膜、厚度50nm的TiN膜以及厚度20nm的Ti膜按此順序構成。
然后，對金屬膜進行構圖，形成第一布線20和第二布線21，通過第一布線20，第一上電極14a和第一導電柱塞19a在水平方向通過孔18c一個接一個地電連接，通過第二布線21，第二上電極14b和另一個第一導電柱塞19a在水平方向通過孔18d一個接一個地電連接。此外，對金屬膜進行構圖，在第二導電柱塞19b上形成島形導電焊盤22。
此外，對金屬膜進行構圖，在板線連接部分12b上形成沿X方向延伸的數(shù)據(jù)布線23。數(shù)據(jù)布線23在Y方向具有大約0.8微米的寬度。并且通過用于引出下電極的孔18e和用于引出虛擬圖形的孔18f電連接到板線12b和虛擬導電圖形12c，并連接到外圍電路(未示出)，如圖10所示。
對于該結構，第一n型雜質擴散區(qū)7a通過布線20和第一導電柱塞19a電連接到存儲單元的電容器Q的上電極14a。此外，靠近板線區(qū)A的端部的第三n型雜質擴散區(qū)7c通過第二布線21和第一導電柱塞19a電連接到參考電容器Qr的上電極14b。另一個第三n型雜質擴散區(qū)7c通過另一個布線20和第一導電柱塞19a電連接到另一個存儲單元的電容器Q的上電極14a。
板線連接部分12b和虛擬導電圖形14c通過數(shù)據(jù)布線23彼此電連接，并且處于相同的電位。因此，數(shù)據(jù)布線23的連接防止由板線連接部分12b、虛擬導電圖形14c以及在它們之間的鐵電膜13形成的電容器的出現(xiàn)。
隨后，雖然未示出，但是形成覆蓋第一布線20、第二布線21、導電焊盤22、數(shù)據(jù)布線23等的第三層間絕緣膜(未示出)。此外，在第三層間絕緣膜上形成連接到導電焊盤和其它布線(未示出)的位線。這里省略這些介紹。
在上述實施例中，在第二導電膜14上的第二上電極的抗蝕劑圖形15b和虛擬抗蝕劑圖形15c之間的間隔設置為基本上與第一和第二上電極15a、15b的抗蝕劑圖形之間的間隔相同。具體地，圍繞第二上電極的抗蝕劑圖形15b的兩端的圖形密度高。因此，在第二上電極14b的兩端得到通過使用第二上電極的抗蝕劑圖形15b作為掩模對第二導電膜14進行蝕刻形成的幾乎對稱的形狀，由此，圍繞兩端的膜厚度的分布基本是相同的。換句話說，兩個端部中的任一個的膜厚度沒有逐漸變化。
因此，不需要在板線區(qū)A中形成虛擬電容器，由此板線區(qū)A的面積可以縮小。這可以導致在板線區(qū)A中關于有效電容器Q、Qr的集成度的改善。
此外，在板線區(qū)A中形成多個上電極14a、14b，并且在連接到板線區(qū)A的連接區(qū)B中同時形成虛擬導電圖形14c。連接區(qū)B是多個數(shù)據(jù)布線23通過的區(qū)域，電連接數(shù)據(jù)布線23和板線12a的區(qū)域，還是沒有形成電容器的區(qū)域。因此，即使在連接區(qū)B中形成虛擬導電圖形14c，也不會影響存儲單元中的電容器的集成度。
因此，最好在板線連接部分12b上的虛擬導電圖形14c的寬度(在Y方向)等于或小于數(shù)據(jù)布線23的寬度(在Y方向)。此外，因為虛擬導電圖形14c不與圖形下面的鐵電膜13和板線連接部分12b一起構成電容器，所以不會對存儲單元的工作產(chǎn)生不利的影響。
同時，如果通過僅使用第一和第二上電極的抗蝕劑圖形(15a、15b(15c))作為掩模對第二導電膜14進行蝕刻，而不形成圖5C中所示的虛擬抗蝕劑圖形15c，然后對鐵電膜13和第一導電膜12進行構圖，則會導致在圖11A中所示的平面形狀的形成。在這種情況下，不會在第二上電極的抗蝕劑圖形15b的下面形成的第二上電極14b的兩端得到對稱的形狀，如圖11B所示。因此，第二上電極14b的一端的膜厚度在寬的范圍內變化，而另一端的厚度在窄的范圍內急劇變化。這導致在第二上電極14b的一端的膜厚度的不穩(wěn)定區(qū)展寬，使電容器特性不穩(wěn)定。
下面的原因被認為是第二上電極14b的圖形產(chǎn)生如圖11B所示變形的原因。
第一個原因是沒有在板線區(qū)A的一端上的周圍的寬區(qū)域上形成與上電極14a、14b在同一層的圖形，由此，連接區(qū)B落入圖形密度中的非致密狀態(tài)。由此，在板線區(qū)A的一端曝光時不能得到鄰近效應，從而導致第二上電極的抗蝕劑圖形15b的一端的曝光增加。結果，通過顯影抗蝕劑15形成的第二上電極的抗蝕劑圖形15b局部變形。
第二個原因是當在圍繞板線區(qū)A的邊緣的寬區(qū)域上沒有形成與上電極14a、14b在同一層的圖形時，導致對第二上電極14b的一端的蝕刻氣體的供應量增加，侵蝕第二上電極14b的端部。
由于這些原因，板線區(qū)A靠近耦合區(qū)B的部分不利于正常圖形的形成。
另一方面，在第二上電極的抗蝕劑圖形15b和在靠近板線區(qū)A如圖15c所示安排虛擬抗蝕劑圖形15c的情況下形成的第二電極14b中，其兩端完全不受損壞。這導致在第二上電極14b的兩端上的如圖7所示的膜厚度的形狀變化以及由此產(chǎn)生的膜厚度容易變化的不穩(wěn)定區(qū)在可允許的誤差范圍內。
此外，也沿在X方向排列的多個板線區(qū)A的邊緣之間形成為使第二上電極14b的圖形正?；纬傻奶摂M導電圖形14c，并且在X方向的寬度大于第二上電極的抗蝕劑圖形15b。因此，在參考電容器Qr的另一側形成上電極14a、14b之后，虛擬導電圖形14c抑制了在工藝中所用的還原氣體的滲透。由此，抑制了參考電容器Qr的電特性的退化。
此外，當對第二層間絕緣膜18的一部分進行蝕刻，以形成用于在板線連及部分12b的接觸區(qū)上引出下電極的孔18e時，虛擬導電圖形14c防止蝕刻氣體滲透到參考電容器Qr中。由此，參考電容器Qr完全不會被惡化氣體削弱電特性。
順便提及，通過實驗已經(jīng)搞清楚通過采用不在對應于虛擬導電圖形14c上的區(qū)域的第二層間絕緣膜18中形成孔18f的結構，使靠近圖形的參考電容器Qr的電特性惡化。相反，通過實驗已經(jīng)搞清楚可以抑制在虛擬導電圖形14c下面的和圍繞圖形的鐵電膜13的膜的質量的惡化，以防止由于采用上述結構導致參考電容器Qr的電特性惡化，上述結構使得在對應于虛擬導電圖形14c上的區(qū)域的第二層間絕緣膜18中形成孔18f，并且使得數(shù)據(jù)布線23經(jīng)由孔18f被連接到虛擬導電圖形14c上。此外，實驗已經(jīng)搞清楚當在參考電容器Qr上的孔18d與在虛擬導電圖形14c上的孔18f之間的距離大于8微米時，會降低參考電容器Qr的惡化防止功能。
接下來，將介紹板線12a、板線連接部分12b和數(shù)據(jù)布線23的排列，以及數(shù)據(jù)存儲區(qū)的排列。
在圖5G中所示的兩個板線連接部分12b通過橋接部分12d連接，并且多個板線12a從相反的方向連接到各板線連接部分12b。然后，如圖12所示，在板線連接部分12b的一側以一定的間隔形成三個板線12a，并且在另一側以一定的間隔形成三個板線12a。因此，兩個通過橋接部分12d連接的板線連接部分12b和六個板線12a構成一個數(shù)據(jù)塊。通過使用穿過兩個板線連接部分12b之間的虛軸線作為中心，六個板線12a每三個對稱排列。
在圖12中，以一定間隔在X方向形成第一到第四數(shù)據(jù)塊(31a到31d)。在第一到第四數(shù)據(jù)塊31a到31d中的24個板線12a以一定間隔彼此基本平行地排列。此外，第一到第四數(shù)據(jù)塊31a到31d的板線連接部分12b基本上在縱向中的同一行中。此外，第一到第四數(shù)據(jù)塊(31a到31d)用間隙互相分開。
在第一到第四數(shù)據(jù)塊31a到31d中，第一數(shù)據(jù)塊31a是數(shù)據(jù)“00”的存儲區(qū)，第二數(shù)據(jù)塊31b是數(shù)據(jù)“01”的存儲區(qū)，第三數(shù)據(jù)塊31c是數(shù)據(jù)“10”的存儲區(qū)，第四數(shù)據(jù)塊31d是數(shù)據(jù)“11”的存儲區(qū)。
在第一和第二數(shù)據(jù)塊(31a、31b)中，數(shù)據(jù)布線23在一側通過第二層間絕緣膜18的孔18e和鐵電膜13的開口13d連接到板線連接部分12b的接觸區(qū)C，如圖10所示。相反，用鐵電膜13和第二層間絕緣膜18覆蓋另一側上板線連接部分12b的接觸區(qū)C。
此外，在第三和第四數(shù)據(jù)塊中，用鐵電膜13和第二層間絕緣膜18覆蓋一側上板線連接部分12b的接觸區(qū)C。相反，另一側上板線連接部分12b的接觸區(qū)C通過第二層間絕緣膜18的孔18e和圖10所示的鐵電膜13的開口13d連接到數(shù)據(jù)布線23。
接下來，介紹第一到第四數(shù)據(jù)布線23a到23d以及第一到第四數(shù)據(jù)塊之間的連接。
例如，在第二到第四數(shù)據(jù)塊31b到31d中一側上的板線連接部分12b上的虛擬導電圖形14c上，沿X方向，用于傳送“00”數(shù)據(jù)信號的第一數(shù)據(jù)布線23a線性地穿過，在第一數(shù)據(jù)塊31a和第二數(shù)據(jù)塊31b之間的邊界或附近彎曲，并穿過第一數(shù)據(jù)塊31a中第二層間絕緣膜18的孔18e連接到一側上的板線連接部分12b。第一數(shù)據(jù)布線23a完全的原因是使第二數(shù)據(jù)塊31b的接觸區(qū)旁路。
此外，線性地形成傳送“01”數(shù)據(jù)信號的第二數(shù)據(jù)布線23b，以在第三和第四數(shù)據(jù)塊31c，31d中一側上的板線連接部分12b上的虛擬導電圖形14c的開口14d上穿過，達到第二數(shù)據(jù)塊31b。然后，第二數(shù)據(jù)布線23b穿過第二數(shù)據(jù)塊31b中第二層間絕緣膜18的孔18e連接到一側上的板線連接部分12b。第二數(shù)據(jù)布線23b沒有形成在第一數(shù)據(jù)塊31a中，并與以一定的間隔第一數(shù)據(jù)布線23a平行。
用于傳送“11”數(shù)據(jù)信號的第三數(shù)據(jù)布線23c通過第四數(shù)據(jù)塊31d中第二層間絕緣膜18的孔18e連接到一側上的板線連接部分12b。第三數(shù)據(jù)布線23c沒有形成在第一到第三數(shù)據(jù)塊31a到31c。
用于傳送“10”數(shù)據(jù)信號的第四數(shù)據(jù)布線23d在第四數(shù)據(jù)塊31d中另一側上的板線連接部分12b上的虛擬導電圖形上穿過，并在第三數(shù)據(jù)塊31c和第四數(shù)據(jù)塊31d之間的邊界或附近彎曲，以到達第三數(shù)據(jù)塊31c，并通過第三數(shù)據(jù)塊31c中第二層間絕緣膜18的孔18e連接到一側上的板線連接部分12b。
應該注意第一數(shù)據(jù)布線23a通過第一數(shù)據(jù)塊31a中第二層間絕緣膜18的孔18e連接到虛擬導電圖形14c。類似地，第二數(shù)據(jù)布線23b連接到第二數(shù)據(jù)塊31b的虛擬導電圖形14c，第三數(shù)據(jù)布線23c連接到第四數(shù)據(jù)塊31d的虛擬導電圖形14c，第四數(shù)據(jù)布線23d連接到第三數(shù)據(jù)塊31c的虛擬導電圖形41c。
如上所述，虛擬導電圖形14c形成在參考電容器Qr的上電極14b和第二層間絕緣膜18的孔18e之間的區(qū)域中。因此，雖然第一和第四數(shù)據(jù)布線23a，23d需要旁路部分接觸區(qū)的彎曲部分，但是第一到第四數(shù)據(jù)布線23a到23d的布局順序可以與沒有形成虛擬導電圖形的結構中的布局順序相同。
例如，在圖13中示出不具有虛擬導電圖形14c的第一到第四數(shù)據(jù)塊31a到31d的結構。
在圖13中，沿X方向第一到第四數(shù)據(jù)塊31a到31d的布局順序與圖12的相反，第一到第四數(shù)據(jù)布線23a到23d的順序也相反，第一到第四數(shù)據(jù)布線23a到23d相互平行并且為線形。然后，第四數(shù)據(jù)布線23d連接到第二數(shù)據(jù)塊31b中的板線連接部分12b，第三數(shù)據(jù)布線23c連接到第四數(shù)據(jù)塊31d中的板線連接部分12b，第二數(shù)據(jù)布線23b連接到第二數(shù)據(jù)塊31b中的板線連接部分12b，第一數(shù)據(jù)布線23a連接到第一數(shù)據(jù)塊31a中的板線連接部分12b。簡而言之，不需要彎曲第一和第三數(shù)據(jù)布線23a，23c，是由于不存在虛擬導電圖形14c。
考慮到圖13中所示的參考電容器14b，在板線連接部分12b附近的膜厚度變得不穩(wěn)定，所以需要在連接部分12b上與參考電容器Qr相鄰地形成虛擬電容器Qd，如圖14所示。然而，虛擬電容器Qd降低了存儲器單元區(qū)中實際工作的電容器Q、Qr的集成度。
同時，如圖15所示，由于沒有連接到板線連接部分12b的板線12a的端部以約0.3微米的間隔面對另一板線12a的端部，最接近端部的電容器Q中上電極14a的膜厚度的不穩(wěn)定區(qū)域在可允許的范圍內。
雖然以上介紹的存儲單元示出了1T1C類型的結構，但是它同樣可以應用于2T2C類型的結構。具體地，如圖16所示，相對于板線12a、板線連接部分12b以及它們上面的結構，參考電容器Qr僅沒有形成在2T2C類型的存儲單元中板線12a上，可以采用以上介紹的1T1C類型存儲器單元的相同的結構和形成工藝用于其它結構和形成工藝。由此，不需要在板線12a上形成虛擬電容器，由此提高了存儲單元區(qū)中有效元件的集成度。應該注意，在圖16中，與圖5到15中相同的符號用相同的元件表示。
圖17示出了在區(qū)域的兩側上形成了虛擬電容器的平面圖，其中以上介紹的第一到第四數(shù)據(jù)塊31a到31d集中在一起。
在圖17中，在第一到第四數(shù)據(jù)塊31a到31d集中在一起的區(qū)域的水平方向上，在兩側上以一定的間距相對于板線12a平行地形成虛擬板線12f。虛擬板線12f電連接到在連接兩個板線連接部分12b的橋接部分12d上穿過的布線24。
權利要求
1.一種半導體器件，包括在半導體襯底上形成的第一絕緣膜；在所述第一絕緣膜上形成的兩個或更多電容器下電極，從而在垂直方向延伸，并且通過具有接觸區(qū)的導電連接部分在水平方向上彼此連接各自的一端；在所述接觸區(qū)和在導電連接部分上的所述電容器下電極之間形成、并且形成在所述電容器下電極上的介質膜；在所述電容器下電極上的所述介質膜上形成、并且在所述垂直方向至少在一條直線上的電容器上電極；以及在與所述電容器上電極在同一層中、距離所述導電連接部分最近的所述電容器上電極一定間距、在導電連接部分上的介質膜上形成的上導電圖形。
2.根據(jù)權利要求1的半導體器件，其中最接近所述導電連接部分排列的所述電容器上電極和所述上導電圖形之間的間隔基本上與在所述電容器下電極上的多個所述電容器上電極之間的間隔相同。
3.根據(jù)權利要求1的半導體器件，其中多個所述電容器下電極在所述水平方向以一定間隔連接到所述導電連接部分。
4.根據(jù)權利要求1的半導體器件，其中所述導電連接部分由與所述電容器下電極相同的材料構成。
5.根據(jù)權利要求1的半導體器件，其中在所述第一絕緣膜上形成多個所述導電連接部分，并且所述導電連接部分在所述垂直方向彼此相鄰的兩個以彼此相對的方向排列。
6.根據(jù)權利要求5的半導體器件，其中在所述垂直方向彼此相鄰的所述兩個導電連接部分在連接所述電容器下電極的一側的相對側彼此連接。
7.根據(jù)權利要求5的半導體器件，其中所述電容器下電極在連接所述導電連接部分的一側的相對側面對另一個電容器下電極的邊緣。
8.根據(jù)權利要求1的半導體器件，其中在所述水平方向以一定間隔形成多個所述導電連接部分。
9.根據(jù)權利要求1的半導體器件，還包括覆蓋所述電容器下電極、所述導電連接部分、所述介質膜、所述電容器上電極、所述上導電圖形和所述第一絕緣膜的第二絕緣膜；在所述電容器上電極上的所述第二絕緣膜中形成的第一孔；在所述上導電圖形上的所述第二絕緣膜中形成的第二孔；在所述導電連接部分的所述接觸區(qū)上的所述第二絕緣膜中形成的第三孔；在所述第二絕緣膜上形成的第一布線，并通過所述第一孔電連接到所述電容器上電極；以及在所述第二絕緣膜上形成的第二布線，分別通過所述第二和第三孔電連接到所述上導電圖形和所述導電連接部分，并在所述導電連接部分上通過。
10.根據(jù)權利要求9的半導體器件，其中在所述水平方向以一定間隔形成多個所述導電連接部分，并且電連接到在彼此相鄰的所述導電連接部分中的一個導電連接部分中的所述接觸區(qū)的所述第二布線具有繞過另一個導電連接部分中的所述接觸區(qū)的彎曲形狀。
11.根據(jù)權利要求9的半導體器件，還包括具有在所述半導體襯底上形成的雜質擴散區(qū)的有源元件；在所述雜質擴散區(qū)上的所述第一絕緣膜和所述第二絕緣膜中形成的第四孔；以及在所述第四孔中形成的導電層，并且電連接所述第二布線到所述雜質擴散區(qū)。
12.根據(jù)權利要求11的半導體器件，還包括電連接到所述有源元件的一部分并在所述電容器下電極下面沿所述水平方向延伸的字線。
13.根據(jù)權利要求1的半導體器件，其中在所述電容器下電極上形成的多個所述電容器上電極中，最靠近所述上導電圖形的所述電容器上電極與所述介質膜和所述電容器下電極一起構成參考電容器，其余的所述電容器上電極與所述介質膜和所述電容器下電極一起構成存儲信息的電容器。
14.一種制造半導體器件的方法，包括以下步驟在半導體襯底上形成第一絕緣膜；在所述第一絕緣膜上依次形成第一導電膜、介質膜和第二導電膜；在所述第二導電膜上涂覆抗蝕劑；構圖所述涂覆的抗蝕劑，在垂直方向以一定間隔在至少一行中的板線區(qū)中形成具有電容器上電極的平面形狀的第一抗蝕劑圖形；構圖所述抗蝕劑以形成第二抗蝕劑圖形，所述第二抗蝕劑圖形在連接到板線區(qū)的邊緣的連接區(qū)中在所述垂直方向上以一定的間隔與最近的第一抗蝕劑圖形相鄰，并在所述連接區(qū)的接觸區(qū)中具有開口；通過使用所述第一和第二抗蝕劑圖形作為掩模蝕刻所述第二導電膜，在所述第一抗蝕劑圖形下面形成由所述第二導電膜構成的電容器上電極，同時在所述第二抗蝕劑圖形下面形成由所述第二導電膜構成并且所述接觸區(qū)在其上露出的上導電圖形；去除所述第一和第二抗蝕劑圖形；構圖所述介質膜，至少在所述電容器上電極和所述上導電圖形下面留下所述介質膜；構圖所述第一導電膜，在整個所述板線區(qū)形成成為電容器下電極的板線；以及構圖所述第一導電膜，形成在水平方向比所述板線更寬并連接到板線一端的導電連接部分，并且從所述上導電圖形和所述介質膜中露出所述接觸區(qū)。
15.根據(jù)權利要求14的制造半導體器件的方法，其中所述第二抗蝕劑圖形和所述第一抗蝕劑圖形之間的間隔與多個所述第一抗蝕劑圖形之間的間隔基本相同。
16.根據(jù)權利要求14的制造半導體器件的方法，其中形成的所述第二抗蝕劑圖形在所述水平方向比所述第一抗蝕劑圖形寬。
17.根據(jù)權利要求14的制造半導體器件的方法，還包括以下步驟通過在所述水平方向以一定間隔連接到所述導電連接部分中的一個，形成多個所述板線。
18.根據(jù)權利要求14的制造半導體器件的方法，還包括以下步驟在所述第一絕緣膜上形成覆蓋所述導電連接部分、所述板線、所述介質膜、所述電容器上電極和所述上導電圖形的第二絕緣膜；構圖所述第二絕緣膜，在所述電容器上電極上的所述第二絕緣膜中形成第一孔，在上導電圖形上形成第二孔，在不與所述上導電圖形重疊的區(qū)域上的所述導電連接部分中形成第三孔；在所述第二絕緣膜上形成通過所述第一孔電連接到所述電容器上電極的第一布線；以及在所述第二絕緣膜上形成第二布線，所述第二布線通過所述第二孔電連接到所述上導電圖形，通過所述第三孔電連接到所述導電連接部分，并在所述導電連接部分上通過。
19.根據(jù)權利要求14的制造半導體器件的方法，還包括以下步驟在所述第一絕緣膜下面形成在所述半導體襯底中具有雜質擴散區(qū)的有源元件；在所述雜質擴散區(qū)上的所述第一絕緣膜和所述第二絕緣膜中形成第四孔；以及在所述第四孔中形成電連接所述第一布線和所述雜質擴散區(qū)的導電層。
20.根據(jù)權利要求14的制造半導體器件的方法，其中在所述板線區(qū)中，形成在多個所述電容器上電極中最靠近所述連接區(qū)的所述電容器上電極，作為參考電容器的上電極，并且所形成的其余的所述電容器上電極作為用于存儲信息的電容器的上電極。
全文摘要
本發(fā)明涉及具有電容器的半導體器件。該器件的結構包括通過要成為電容器下電極的板線(12a)上的介質膜(13)形成的電容器上電極(14a、14b)；連接到板線(12a)的一端并具有接觸區(qū)的導電連接部分(12b)；在導電連接部分(12b)上的介質膜(13)上的接觸區(qū)和板線(12a)的邊緣之間形成的上導電圖形(14c)，并且與電容器上電極(14a、14b)在同一層中。
文檔編號H01L21/8246GK1551357SQ20041000781
公開日2004年12月1日 申請日期2004年3月2日 優(yōu)先權日2003年3月3日
發(fā)明者西鄉(xiāng)薰 申請人:富士通株式會社