專利名稱：閃存存儲單元及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于非揮發(fā)性半導(dǎo)體存儲器技術(shù)領(lǐng)域，具體涉及一種每單元能存儲多位數(shù)據(jù)的閃存存儲單元及其制備方法。
背景技術(shù)：
半導(dǎo)體存儲器是半導(dǎo)體產(chǎn)業(yè)的重要組成部分，隨著各種移動設(shè)備中對數(shù)據(jù)的存儲要求的日益增大，對能在斷電情況下仍然保存數(shù)據(jù)的非揮發(fā)性半導(dǎo)體存儲器的需求也越來越大。閃存(Flash Memory)是發(fā)展最快的非揮發(fā)性半導(dǎo)體存儲器。從二十世紀(jì)八十年代第一個(gè)閃存產(chǎn)品問世以來，隨著技術(shù)的發(fā)展，它被廣泛用于手機(jī)，筆記本，掌上電腦和U盤等移動和通訊設(shè)備中。如今閃存已經(jīng)占據(jù)了非揮發(fā)性半導(dǎo)體存儲器的大部分市場份額。研制低功耗，低工作電壓和高存儲密度的閃存是閃存技術(shù)發(fā)展的重要推動力。
閃存的結(jié)構(gòu)單元如圖一所示，它包含2層多晶硅柵，上面一層多晶硅1引出接字線，是控制柵，用來控制單元的選通以及單元的編程讀出等操作，下面的多晶硅柵7不引出，完全與外界隔絕，因此叫做浮柵。閃存單元是利用浮柵上的存儲電荷改變控制柵對應(yīng)的閾值電壓，從而決定單元的存儲內(nèi)容。如果浮柵上沒有存儲電子電荷，控制柵對應(yīng)一個(gè)較低的閾值電壓VT；當(dāng)浮柵上存儲了電子電荷QFG(QFG＜0)，則控制柵閾值電壓增大了ΔVT，ΔVT＝-QFG/CFC(1)其中CFC是浮柵相對控制柵的等效電容。這樣在讀取的時(shí)候，控制柵上加上一定的讀取電壓，浮柵中有電子的單元因?yàn)殚撝惦妷焊叨粚?dǎo)通，就是存了信息“0”；當(dāng)浮柵中沒有存儲電子的時(shí)候，閾值電壓低，單元導(dǎo)通，就是存了信息“1”，如圖二所示。
隨著傳統(tǒng)的CMOS超大規(guī)模集成電路技術(shù)的高速發(fā)展，閃存技術(shù)也朝著低功耗，低工作電壓和高存儲密度的方向發(fā)展。但是由于多晶硅浮柵存儲的電荷是連續(xù)分布的，當(dāng)有一個(gè)泄漏通道的時(shí)候，整個(gè)浮柵上的存儲電荷都會通過這個(gè)泄漏通道而丟失，因此限制閃存按比例縮小能力的最大障礙是其隧穿氧化層厚度不能持續(xù)減小，因?yàn)樵诒〉乃泶┭趸瘜忧闆r下，直接隧穿和應(yīng)力引起泄漏電流(SILC)等效應(yīng)都對閃存的漏電控制提出巨大挑戰(zhàn)。最近發(fā)展的SONOS閃存技術(shù)，單元結(jié)構(gòu)和多晶硅浮柵結(jié)構(gòu)類似，只是采用氮化硅層作為存儲電荷的浮柵。因?yàn)榈枥孟葳宕鎯﹄姾?，電荷是不連續(xù)分布的，不會通過同一個(gè)泄漏通道丟失，因此具有高的可靠性，隧穿氧化層也可以大大減薄，降低工作電壓和減小功耗。
在SONOS閃存單元中，存儲的電荷的不連續(xù)分布的另外一個(gè)重要的應(yīng)用是可以使得每個(gè)單元能夠存儲兩位的數(shù)據(jù)，就是所謂的NROM結(jié)構(gòu)，如圖三所示。NROM結(jié)構(gòu)采用溝道熱電子注入編程方式，可以使得電子9存儲在源漏上方的氮化硅8中，具有區(qū)域化的特點(diǎn)，擦除采用源漏產(chǎn)生的熱空穴注入方式。NROM讀取的時(shí)候采用反向讀取，如圖四所示，即如果要讀取原來編程時(shí)漏端上方的那位數(shù)據(jù)10，則讀取的時(shí)候把原來編程時(shí)的漏端當(dāng)源端，而原來的源端當(dāng)漏端接位線。位線偏壓比一般閃存單元讀取時(shí)的位線的電位要高一些，為1.5V左右，這樣就能使得靠近漏端一側(cè)的耗盡層13比低漏電壓時(shí)的耗盡層12足夠?qū)?，而把漏端上方的存儲的電?的影響屏蔽掉，因此讀取的數(shù)據(jù)是由源端上方的氮化硅中存儲的電荷決定的。反過來，為了讀另外一位數(shù)據(jù)的狀態(tài)，則要再次把源漏端掉過來。因此通過電荷9分別存儲在氮化硅浮柵8的兩端，實(shí)現(xiàn)了一個(gè)單元存儲兩位數(shù)據(jù)的功能。

發(fā)明內(nèi)容
本發(fā)明進(jìn)一步提高閃存的存儲密度，提供一種閃存存儲單元及其制備方法，在橫向和縱向上分別存儲兩位數(shù)據(jù)，從而實(shí)現(xiàn)了每個(gè)閃存單元能存儲四位數(shù)據(jù)的功能，大大地增加了閃存的存儲密度。
本發(fā)明閃存存儲單元，是由多晶硅控制柵、源漏區(qū)和存儲電荷的浮柵組成，其特征在于浮柵是由兩層氮化硅組成，上、下氮化硅層之間設(shè)有隔離氧化層，采用溝道熱電子注入編程方式，將電荷分別存儲在上述氮化硅層中。
兩層氮化硅的厚度分別為4-7納米。
浮柵與多晶硅控制柵之間的阻擋氧化層的厚度為8-10納米。
浮柵與源漏區(qū)之間的隧穿氧化層的厚度為5-7納米。
兩層氮化硅之間的隔離氧化層的厚度為2-3納米。
一種閃存存儲單元的制備方法，其步驟包括(1)在P型硅片上形成源區(qū)，并進(jìn)行閾值調(diào)整注入；(2)熱氧化、淀積第一層氮化硅、淀積二氧化硅或熱氧化氮化硅形成二氧化硅、淀積第二層氮化硅、淀積二氧化硅和淀積多晶硅；(3)光刻并刻蝕，形成柵；(4)N+注入，并退火，形成源漏；(5)淀積二氧化硅，并刻蝕形成側(cè)墻。
本發(fā)明的技術(shù)效果本發(fā)明在相同工藝條件下，存儲密度是一般多晶硅浮柵閃存的4倍，是NROM閃存的2倍。而且工藝簡單，和傳統(tǒng)CMOS工藝兼容，也沒有增加光刻次數(shù)。由于增加每一個(gè)閃存單元存儲數(shù)據(jù)的位數(shù)，可以在相同的工藝條件下，成倍的增加閃存的存儲密度，從而降低存儲成本。


下面結(jié)合附圖，對本發(fā)明做出詳細(xì)描述。
圖1為現(xiàn)有閃存存儲單元的結(jié)構(gòu)示意圖；圖2為現(xiàn)有閃存單元的閾值漂移和浮柵中存儲電荷的關(guān)系示意圖；圖3為NROM結(jié)構(gòu)示意圖；圖4為NROM的讀取原理示意圖；其中，1—多晶硅控制柵；2—阻擋氧化層；3—隧穿氧化層；4—源；5—襯底；6—漏；7—多晶硅浮柵；8—氮化硅層；9—存儲的電子；10—要讀取的那位的信息；11—另外一位的信息；12—高漏電壓時(shí)的耗盡區(qū)范圍；13—低漏電壓時(shí)的耗盡區(qū)范圍圖5為本發(fā)明閃存存儲單元的結(jié)構(gòu)示意圖；01—控制柵；02—第二層氮化硅；03—氮化硅間氧化層；04—第一層氮化硅；05—源；06—襯底；07—漏；08—隧穿氧化層；09—存儲的電荷；010—阻擋氧化層；011—要讀取的兩位信息；012—另外兩位信息；013—低漏電壓時(shí)的耗盡區(qū)范圍；014—高漏電壓時(shí)的耗盡區(qū)范圍圖6為本發(fā)明閃存存儲單元的邏輯狀態(tài)和閾值漂移的關(guān)系示意圖；圖7為本發(fā)明閃存存儲單元的讀取原理示意圖；圖8為本發(fā)明閃存存儲單元的“01”狀態(tài)編程示意圖；圖9為本發(fā)明閃存存儲單元的“10”狀態(tài)編程示意圖；圖10為本發(fā)明閃存存儲單元的“00”狀態(tài)編程示意圖；圖11為本發(fā)明閃存存儲單元的擦除示意圖；圖12為本發(fā)明閃存存儲單元的工藝流程圖。
001—單晶硅；002—二氧化硅；003—氮化硅；004—多晶硅；005—源；007—漏；008—側(cè)墻具體實(shí)施方式
參考圖5，單元采用兩層氮化硅02、氮化硅04作為浮柵，隧穿氧化層08為5-7nm，第一層和第二層的氮化硅厚度為4-7nm，兩層氮化硅之間的氧化層03厚度為2-3nm，阻擋氧化層010的厚度為8-10nm。因?yàn)榈谝粚雍偷诙拥韪畔鄬τ诳刂茤?1的等效電容CFC不一樣，所以兩層浮柵中存儲的電子09使得單元的閾值電壓漂移是不一樣的。以單元一端的存儲電子的情況為例，假設(shè)第一層氮化硅相對于控制柵等效電容為CFC1，且一端存儲的電子電荷為QFG1，第二層的氮化硅相對于控制柵等效電容為CFC2，一端存儲的電子電荷為QFG2，根據(jù)上面曾提到的公式ΔVT＝-QFG/CFC，則它們引起的閾值電壓漂移為ΔVT1＝-QFG1/CFC1和ΔVT2＝-QFG2/CFC2，因?yàn)榈谝粚雍秃偷诙拥牡璧暮穸认嗟?，所以可以存儲的電子是近似相等?QFG1＝QFG2)。很明顯CFC2＞CFC1，因此有ΔVT1＞ΔVT2。這樣根據(jù)兩層氮化硅層有否存儲電子可以有四個(gè)閾值電壓的漂移，因此有四個(gè)狀態(tài)，如圖6所示。
(1)當(dāng)兩層氮化硅層都沒有存儲電電子，總的閾值電壓漂移ΔVT＝0，可以定義為狀態(tài)“11”(2)當(dāng)?shù)诙拥璐鎯﹄娮?，第一層沒有存儲電子，總的閾值電壓漂移ΔVT＝ΔVT2，可以定義為狀態(tài)“10”(3)當(dāng)?shù)谝粚拥璐鎯﹄娮?，第二層沒有存儲電子，總的閾值電壓漂移ΔVT＝ΔVT1，可以定義為狀態(tài)“01”(4)當(dāng)兩層氮化硅層都存儲電電子，總的閾值電壓漂移ΔVT＝ΔVT1+ΔVT2，可以定義為狀態(tài)“00”。
因此一端實(shí)現(xiàn)了兩位數(shù)據(jù)的存儲功能，采用NROM相同的讀取方法，如圖7所示，即如果要讀取原來編程時(shí)漏端上方的那位數(shù)據(jù)011，則讀取的時(shí)候把原來編程時(shí)的漏端當(dāng)源端，而原來的源端當(dāng)漏端接位線。位線偏壓比一般閃存單元讀取時(shí)的位線的電位要高一些，為1.5V左右，這樣就能使得靠近漏端一側(cè)的耗盡層014比低漏電壓時(shí)的耗盡層013足夠?qū)挘崖┒松戏降拇鎯Φ碾姾?9的影響屏蔽掉，，該存儲單元的另外一端存儲的數(shù)據(jù)完全類似，也可以實(shí)現(xiàn)兩位數(shù)據(jù)的存儲功能，這樣每個(gè)存儲單元可以存儲四位的數(shù)據(jù)。存儲單元的編程(根據(jù)數(shù)據(jù)狀態(tài)，選擇性地對氮化硅進(jìn)行電子注入)采用溝道熱電子注入方式，比如要對漏端上方一端的氮化硅層進(jìn)行電子注入，則漏端接5V電壓，控制柵加編程電壓脈沖，如圖8所示，當(dāng)控制柵接高電壓脈沖(+10V)時(shí)，注入的電子在縱向電場的作用下，能夠越過隧穿氧化層和氮化硅間的氧化層存儲在第二層氮化硅中，實(shí)現(xiàn)了“10”的編程；當(dāng)控制柵接中等電壓脈沖(+7V)時(shí)，縱向電場不能使得注入的電子隧穿過氮化硅間的氧化層，因此電子存儲在第一層氮化硅中，實(shí)現(xiàn)了“01”的編程，如圖9所示；當(dāng)控制柵接高和中等電壓組合脈沖時(shí)，兩層氮化硅都存儲電子，實(shí)現(xiàn)了“00”的編程，如圖10所示。對氮化硅中的電子進(jìn)行擦除采用熱空穴注入的方式，此時(shí)控制柵接-7V的電壓，漏端接5V電壓，其他端接地，對第一層第二層的氮化硅中的電子同時(shí)進(jìn)行擦除(注入的空穴和電子中和)，使得擦除后單元的狀態(tài)回到“11”狀態(tài)，如圖11所示。
參考圖12，存儲單元器件的制備步驟為(1)在P型硅片001上，采用傳統(tǒng)CMOS工藝，形成LOCOS或者淺槽隔離，然后形成有源區(qū)，并進(jìn)行閾值調(diào)整注入。
(2)熱氧化(5nm)形成二氧化硅層002，淀積氮化硅003(5nm)、淀積二氧化硅或者熱氧化氮化硅002(2nm)，淀積氮化硅003(5nm)，淀積二氧化硅002(10nm)，淀積多晶硅004(200nm)。
(3)光刻并刻蝕多晶硅，氧化硅和氮化硅直到硅襯底，形成柵。
(4)N+注入，自對準(zhǔn)形成源005、漏007和對多晶硅柵高濃度摻雜。
(5)淀積二氧化硅(30nm)，并刻蝕形成側(cè)墻008。到此，本發(fā)明的存儲單元器件的基本結(jié)構(gòu)形成，再采用與常規(guī)CMOS完全兼容的工藝完成后續(xù)步驟(接觸孔，金屬布線等)，可完成存儲單元器件的制備。
為了防止單元中兩位數(shù)據(jù)的互相影響，NROM的器件尺寸不能極大地縮小，因此到一定程度以后，難以僅僅通過縮小器件尺寸來增加閃存的存儲密度。而本發(fā)明在相同的工藝條件下，成倍的增加閃存的存儲密度，從而降低存儲成本。
權(quán)利要求
1.一種閃存存儲單元，是由多晶硅控制柵、源區(qū)、漏區(qū)和存儲電荷的浮柵組成，其特征在于浮柵是由兩層氮化硅組成，上、下氮化硅層之間設(shè)有隔離氧化層，采用溝道熱電子注入編程方式，將電荷分別存儲在上述氮化硅層中。
2.如權(quán)利要求1所述的閃存存儲單元，其特征在于上述氮化硅的厚度分別為7-10納米。
3.如權(quán)利要求1所述的閃存存儲單元，其特征在于浮柵與多晶硅控制柵之間的阻擋氧化層的厚度為7-12納米。
4.如權(quán)利要求1所述的閃存存儲單元，其特征在于浮柵與源漏區(qū)之間的隧穿氧化層的厚度為5-7納米。
5.如權(quán)利要求1所述的閃存存儲單元，其特征在于上述氮化硅之間的隔離氧化層的厚度為2-3納米。
6.一種閃存存儲單元的制備方法，其步驟包括(1)在P型硅片上形成源區(qū)，并進(jìn)行閾值調(diào)整注入；(2)熱氧化、淀積第一層氮化硅、淀積二氧化硅或熱氧化氮化硅、淀積第二層氮化硅、淀積二氧化硅和淀積多晶硅；(3)光刻并刻蝕，形成柵；(4)N+注入，形成源漏；(5)淀積二氧化硅，并刻蝕形成側(cè)墻。
全文摘要
本發(fā)明提供了一種閃存存儲單元及其制備方法，屬于非揮發(fā)性半導(dǎo)體存儲器技術(shù)領(lǐng)域。與傳統(tǒng)的閃存存儲單元相比，本發(fā)明采用兩層氮化硅作為浮柵，在橫向和縱向上分別存儲兩位數(shù)據(jù)，實(shí)現(xiàn)了每個(gè)閃存存儲單元能存儲四位數(shù)據(jù)的功能，大大地增加了閃存的存儲密度。在相同工藝條件下，存儲密度是一般多晶硅浮柵閃存的4倍，是NROM閃存的2倍。工藝簡單，和傳統(tǒng)CMOS工藝兼容，也沒有增加光刻次數(shù)，從而降低了存儲成本。
文檔編號H01L27/115GK1606165SQ20041000976
公開日2005年4月13日 申請日期2004年11月10日 優(yōu)先權(quán)日2004年11月10日
發(fā)明者蔡一茂, 單曉楠, 周發(fā)龍, 黃如, 王陽元 申請人:北京大學(xué)