專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，特別是涉及謀求高耐壓半導(dǎo)體器件中的耐電壓(以下稱為「耐壓」)的穩(wěn)定性提高和高耐壓化用的技術(shù)。
背景技術(shù)：
例如，在驅(qū)動(dòng)半橋型的逆變器那樣的高壓側(cè)和低壓側(cè)的2個(gè)功率開關(guān)器件(MOSFET或IGBT)的情況下，使用具有驅(qū)動(dòng)高壓側(cè)的功率開關(guān)器件的高電壓側(cè)(高電位島)的驅(qū)動(dòng)電路和驅(qū)動(dòng)低壓側(cè)的功率開關(guān)器件的低電壓側(cè)的驅(qū)動(dòng)電路的功率器件驅(qū)動(dòng)裝置。由于高電壓側(cè)的電路在相對(duì)于接地電位其電位為浮置的狀態(tài)下工作，故在這樣的功率器件驅(qū)動(dòng)裝置中具備將驅(qū)動(dòng)信號(hào)傳遞給高電壓側(cè)的驅(qū)動(dòng)電路用的所謂的電平移動(dòng)電路。一般的電平移動(dòng)電路由利用驅(qū)動(dòng)信號(hào)驅(qū)動(dòng)的MOSFET等的高耐壓開關(guān)元件和與其串聯(lián)連接的電平移動(dòng)電阻構(gòu)成(參照后述的圖2)。然后，將在該電平移動(dòng)電阻上產(chǎn)生的電壓降作為高電壓側(cè)的驅(qū)動(dòng)信號(hào)傳遞給驅(qū)動(dòng)電路。為了防止功率器件驅(qū)動(dòng)裝置的破損或電平移動(dòng)電路中的錯(cuò)誤信號(hào)的發(fā)生，對(duì)該高耐壓開關(guān)元件希望穩(wěn)定的高耐壓性。
作為二極管等的高耐壓開關(guān)元件的耐壓的穩(wěn)定性提高和高耐壓化用的技術(shù)，例如已知有在半導(dǎo)體襯底上經(jīng)絕緣膜形成多個(gè)浮置狀態(tài)的場(chǎng)板(以下，簡(jiǎn)單稱為「浮置場(chǎng)板」)使襯底表面的電場(chǎng)分布變得均勻(例如專利文獻(xiàn)1)或通過使用RESURF結(jié)構(gòu)作為半導(dǎo)體元件結(jié)構(gòu)(例如專利文獻(xiàn)2)來促進(jìn)襯底中的耗盡化的方法。
專利文獻(xiàn)1特開平10-341018號(hào)公報(bào)專利文獻(xiàn)2美國(guó)專利4292642號(hào)公報(bào)如果對(duì)隔斷狀態(tài)(OFF狀態(tài))的高耐壓半導(dǎo)體器件施加高電壓，則該高耐壓半導(dǎo)體器件保持該電壓。此時(shí)，如果在形成了該器件的半導(dǎo)體襯底內(nèi)產(chǎn)生局部的電場(chǎng)集中(電場(chǎng)的峰值)，則容易發(fā)生該部分中的p/n結(jié)部的擊穿現(xiàn)象或絕緣膜的破壞，導(dǎo)致耐壓特性的惡化。例如，在高耐壓半導(dǎo)體器件為具有RESURF結(jié)構(gòu)的n溝道型MOSFET的情況下，在半導(dǎo)體襯底上部形成的n-層和其下的p-襯底的結(jié)深中的漏側(cè)n層的附近或電極和場(chǎng)板的端部下方的半導(dǎo)體襯底表面等中容易產(chǎn)生電場(chǎng)的峰值(后面敘述其細(xì)節(jié))。
此外，在高耐壓半導(dǎo)體器件的實(shí)際使用時(shí)，其上表面被涂敷絕緣膜或組裝用的環(huán)氧樹脂覆蓋。例如，如果對(duì)隔斷狀態(tài)的MOSFET的漏-源間施加高電壓，此時(shí)在內(nèi)部發(fā)生電場(chǎng)的峰值，則由于其影響的緣故，涂敷絕緣膜或組裝用的環(huán)氧樹脂發(fā)生了極化。因該極化而產(chǎn)生的電荷在高電壓的施加結(jié)束后也在某個(gè)時(shí)間內(nèi)被保持。然后，在其次在漏-源間施加了高電壓時(shí)，由于該電荷的影響的緣故，局部地(特別是在硅襯底表面附近)抑制了耗盡層的擴(kuò)展。在耗盡層的擴(kuò)展被抑制的部位上，電場(chǎng)的峰值變得更高。如果該峰值在硅表面到達(dá)了擊穿臨界電場(chǎng)，則引起了耐壓下降或耐壓變動(dòng)，根據(jù)情況引起了半導(dǎo)體器件的破壞。

發(fā)明內(nèi)容
本發(fā)明是為了解決以上那樣的問題而進(jìn)行的，其目的在于通過緩和形成了半導(dǎo)體器件的襯底內(nèi)的電場(chǎng)集中來謀求耐壓的穩(wěn)定性提高和高耐壓化。
作為本發(fā)明的第1方面的半導(dǎo)體器件具備第1導(dǎo)電類型的第1半導(dǎo)體區(qū)；以夾住上述第1半導(dǎo)體區(qū)的方式形成的第2導(dǎo)電類型的第2半導(dǎo)體區(qū)和其雜質(zhì)濃度比上述第1半導(dǎo)體區(qū)的雜質(zhì)濃度高的第1導(dǎo)電類型的第3半導(dǎo)體區(qū)；在上述第1半導(dǎo)體區(qū)上形成的第1絕緣膜；在上述第1絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在從上述第3半導(dǎo)體區(qū)朝向上述第2半導(dǎo)體區(qū)的第1方向上并排配置的多個(gè)第1浮置場(chǎng)板；在上述第1浮置場(chǎng)板上形成的第2絕緣膜；以及在上述第2絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在上述第1方向上并排配置的多個(gè)第2浮置場(chǎng)板，其中，在將上述第1絕緣膜的厚度定為a、將上述第1浮置場(chǎng)板與上述第2浮置場(chǎng)板之間的作為上述厚度方向的第2方向上的距離定為b時(shí)，a＞b。
作為本發(fā)明的第2方面的半導(dǎo)體器件具備第1導(dǎo)電類型的第1半導(dǎo)體區(qū)；以夾住上述第1半導(dǎo)體區(qū)的方式形成的第2導(dǎo)電類型的第2半導(dǎo)體區(qū)和其雜質(zhì)濃度比上述第1半導(dǎo)體區(qū)的雜質(zhì)濃度高的第1導(dǎo)電類型的第3半導(dǎo)體區(qū)；在上述第1半導(dǎo)體區(qū)上形成的第1絕緣膜；在上述第1絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在從上述第3半導(dǎo)體區(qū)朝向上述第2半導(dǎo)體區(qū)的第1方向上并排地配置的多個(gè)第1浮置場(chǎng)板；在上述第1浮置場(chǎng)板上形成的第2絕緣膜；以及在上述第2絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在上述第1方向上并排地配置的多個(gè)第2浮置場(chǎng)板，在將各個(gè)上述第1浮置場(chǎng)板的上述第1方向的寬度定為i、將各個(gè)上述第1浮置場(chǎng)板間的上述第1方向的距離定為j時(shí)，i＝j(luò)。
作為本發(fā)明的第3方面的半導(dǎo)體器件具備第1導(dǎo)電類型的第1半導(dǎo)體區(qū)；以夾住上述第1半導(dǎo)體區(qū)的方式形成的第2導(dǎo)電類型的第2半導(dǎo)體區(qū)和其雜質(zhì)濃度比上述第1半導(dǎo)體區(qū)的雜質(zhì)濃度高的第1導(dǎo)電類型的第3半導(dǎo)體區(qū)；在上述第1半導(dǎo)體區(qū)上形成的第1絕緣膜；在上述第1絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在從上述第3半導(dǎo)體區(qū)朝向上述第2半導(dǎo)體區(qū)的第1方向上并排地配置的多個(gè)第1浮置場(chǎng)板；在上述第1浮置場(chǎng)板上形成的第2絕緣膜；在上述第2絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在上述第1方向上并排地配置的多個(gè)第2浮置場(chǎng)板，在上述第2浮置場(chǎng)板上形成的第3絕緣膜；以及在上述第3絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在上述第1方向上并排地配置的多個(gè)第3浮置場(chǎng)板，在將上述第1絕緣膜的厚度定為a、將上述第1浮置場(chǎng)板與上述第2浮置場(chǎng)板之間的作為上述厚度方向的第2方向上的距離定為b、將上述第2浮置場(chǎng)板與上述第3浮置場(chǎng)板之間的上述第2方向的距離定為c時(shí)，c＜a且c＜b。
作為本發(fā)明的第4方面的半導(dǎo)體器件具備第1導(dǎo)電類型的第1半導(dǎo)體區(qū)；以夾住上述第1半導(dǎo)體區(qū)的方式形成的第2導(dǎo)電類型的第2半導(dǎo)體區(qū)和其雜質(zhì)濃度比上述第1半導(dǎo)體區(qū)的雜質(zhì)濃度高的第1導(dǎo)電類型的第3半導(dǎo)體區(qū)；在上述第1半導(dǎo)體區(qū)上形成的第1絕緣膜；在上述第1絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在從上述第3半導(dǎo)體區(qū)朝向上述第2半導(dǎo)體區(qū)的第1方向上并排地配置的多個(gè)第1浮置場(chǎng)板；在上述第1浮置場(chǎng)板上形成的第2絕緣膜；以及在上述第2絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在上述第1方向上并排地配置的多個(gè)第2浮置場(chǎng)板，在將各個(gè)上述第1浮置場(chǎng)板中經(jīng)上述第2絕緣膜與1個(gè)上述第2浮置場(chǎng)板重疊的部分的上述第1方向的寬度定為g、各個(gè)上述第2浮置場(chǎng)板間的上述第1方向的距離定為h時(shí)，g＞h。
作為本發(fā)明的第5方面的半導(dǎo)體器件具備第1導(dǎo)電類型的第1半導(dǎo)體區(qū)；以夾住上述第1半導(dǎo)體區(qū)的方式形成的第2導(dǎo)電類型的第2半導(dǎo)體區(qū)和其雜質(zhì)濃度比上述第1半導(dǎo)體區(qū)的雜質(zhì)濃度高的第1導(dǎo)電類型的第3半導(dǎo)體區(qū)；在上述第3半導(dǎo)體區(qū)上形成的電極；在上述第1半導(dǎo)體區(qū)上形成的第1絕緣膜；在上述第1絕緣膜上形成的第2絕緣膜；在上述第2絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在從上述第3半導(dǎo)體區(qū)朝向上述第2半導(dǎo)體區(qū)的第1方向上并排地配置的多個(gè)第2浮置場(chǎng)板；在上述第2浮置場(chǎng)板上形成的第3絕緣膜；以及在上述第3絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在上述第1方向上并排地配置的多個(gè)第3浮置場(chǎng)板，上述電極具有在上述第1絕緣膜上并在上述第1方向上延伸的第1電極部。
作為本發(fā)明的第6方面的半導(dǎo)體器件具備第1導(dǎo)電類型的第1半導(dǎo)體區(qū)；以夾住上述第1半導(dǎo)體區(qū)的方式形成的第2導(dǎo)電類型的第2半導(dǎo)體區(qū)和其雜質(zhì)濃度比上述第1半導(dǎo)體區(qū)的雜質(zhì)濃度高的第1導(dǎo)電類型的第3半導(dǎo)體區(qū)；在上述第3半導(dǎo)體區(qū)上形成的電極；在上述第1半導(dǎo)體區(qū)上形成的第1絕緣膜；在上述第1絕緣膜上形成的第2絕緣膜；在上述第2絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在從上述第3半導(dǎo)體區(qū)朝向上述第2半導(dǎo)體區(qū)的第1方向上并排配置的多個(gè)第2浮置場(chǎng)板；在上述第2浮置場(chǎng)板上形成的第3絕緣膜；以及在上述第3絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在上述第1方向上并排配置的多個(gè)第3浮置場(chǎng)板，其中，上述電極具有在上述第1絕緣膜上延伸的第1電極部和在上述第2絕緣膜上延伸的第2電極部，上述第2電極部中在上述第1方向上延伸于上述第1絕緣膜上方的部分的長(zhǎng)度比上述第1電極部中在上述第1方向上延伸于上述第1絕緣膜上的部分的長(zhǎng)度長(zhǎng)。
作為本發(fā)明的第7方面的半導(dǎo)體器件具備第1導(dǎo)電類型的第1半導(dǎo)體區(qū)；以夾住上述第1半導(dǎo)體區(qū)的方式形成的第2導(dǎo)電類型的第2半導(dǎo)體區(qū)和其雜質(zhì)濃度比上述第1半導(dǎo)體區(qū)的雜質(zhì)濃度高的第1導(dǎo)電類型的第3半導(dǎo)體區(qū)；在上述第1半導(dǎo)體區(qū)上形成的第1絕緣膜；在上述第1絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在從上述第3半導(dǎo)體區(qū)朝向上述第2半導(dǎo)體區(qū)的第1方向上并排地配置的多個(gè)第1浮置場(chǎng)板；在上述第1浮置場(chǎng)板上形成的第2絕緣膜；以及在上述第2絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在上述第1方向上并排地配置的多個(gè)第2浮置場(chǎng)板，上述電極具有在上述第1絕緣膜上延伸的第1電極部和在上述第2絕緣膜上延伸的第2電極部，在將上述第1電極部中在上述第1方向上延伸于上述第1絕緣膜上的部分的長(zhǎng)度定為d時(shí)，上述第2電極部中在上述第1方向上延伸于上述第1絕緣膜上方的部分的長(zhǎng)度定為比上述長(zhǎng)度d多了長(zhǎng)度e，d＞e。
按照第1方面的半導(dǎo)體器件，由于第1絕緣膜的厚度a大，故緩和了在第1絕緣膜中等電位線的變形，緩和了第1半導(dǎo)體區(qū)上表面的電場(chǎng)集中。此外，由于第1浮置場(chǎng)板FA與第2浮置場(chǎng)板FB之間的距離b小，故在用第1浮置場(chǎng)板和第2浮置場(chǎng)板形成的電容器中可得到高的電容耦合效應(yīng)，促進(jìn)第2絕緣膜的極化。由此，以往耗盡相難以擴(kuò)展的各第1浮置場(chǎng)板間的下方的第1半導(dǎo)體區(qū)上部的耗盡層變得容易擴(kuò)展，緩和了該部分中的電場(chǎng)集中。因而，對(duì)于擊穿臨界電場(chǎng)點(diǎn)的電場(chǎng)強(qiáng)度的容限變大，可抑制該器件的耐壓下降或耐壓特性的不穩(wěn)定的問題。其結(jié)果，該器件可穩(wěn)定地維持高耐壓。
按照第2方面的半導(dǎo)體器件，由于各個(gè)上述第1浮置場(chǎng)板的寬度i與各個(gè)第1浮置場(chǎng)板間的距離j相等，故第1半導(dǎo)體區(qū)上表面的電位分布變得均勻，緩和了第1半導(dǎo)體區(qū)上表面的電場(chǎng)集中。因而，對(duì)于擊穿臨界電場(chǎng)點(diǎn)的電場(chǎng)強(qiáng)度的容限變大，可抑制該器件的耐壓下降或耐壓特性的不穩(wěn)定的問題。其結(jié)果，該器件可穩(wěn)定地維持高耐壓。
按照第3方面的半導(dǎo)體器件，由于第2浮置場(chǎng)板與第3浮置場(chǎng)板之間的距離c小，故在用第2浮置場(chǎng)板和第3浮置場(chǎng)板形成的電容器中可得到高的電容耦合效應(yīng)，促進(jìn)第3絕緣膜的極化。由此，以往耗盡相難以擴(kuò)展的各第1浮置場(chǎng)板間的下方的第1半導(dǎo)體區(qū)上部的耗盡層變得容易擴(kuò)展，緩和了該部分中的電場(chǎng)集中。因而，對(duì)于擊穿臨界電場(chǎng)點(diǎn)的電場(chǎng)強(qiáng)度的容限變大，可抑制該器件的耐壓下降或耐壓特性的不穩(wěn)定的問題。其結(jié)果，該器件可穩(wěn)定地維持高耐壓。
按照第4方面的半導(dǎo)體器件，由于各個(gè)第1浮置場(chǎng)板中與1個(gè)上述第2浮置場(chǎng)板重疊的部分的寬度g大，故在用第2浮置場(chǎng)板和第3浮置場(chǎng)板形成的電容器中可得到高的電容耦合效應(yīng)，促進(jìn)第2絕緣膜的極化。由此，以往耗盡相難以擴(kuò)展的各第1浮置場(chǎng)板間的下方的第1半導(dǎo)體區(qū)上部的耗盡層變得容易擴(kuò)展，緩和了該部分中的電場(chǎng)集中。因而，對(duì)于擊穿臨界電場(chǎng)點(diǎn)的電場(chǎng)強(qiáng)度的容限變大，可抑制該器件的耐壓下降或耐壓特性的不穩(wěn)定的問題。其結(jié)果，該器件可穩(wěn)定地維持高耐壓。
按照第5方面的半導(dǎo)體器件，由于在第3半導(dǎo)體區(qū)上形成的電極具有在第1絕緣膜上并在第1方向上延伸的第1電極部，故緩和了在第1半導(dǎo)體區(qū)上表面的第3半導(dǎo)體區(qū)附近的電場(chǎng)集中。器件的擊穿臨界電場(chǎng)點(diǎn)較多地處于第3半導(dǎo)體區(qū)附近，由于緩和了該附近的電場(chǎng)集中，故可抑制該器件的耐壓下降或耐壓特性的不穩(wěn)定的問題。其結(jié)果，該器件可穩(wěn)定地維持高耐壓。
按照第6方面的半導(dǎo)體器件，由于第2電極部中的在第1絕緣膜的上方并在第1方向上延伸的部分的長(zhǎng)度比第1電極部中的在第1絕緣膜上并在第1方向上延伸的部分的長(zhǎng)度長(zhǎng)，故緩和了在第1半導(dǎo)體區(qū)上表面的第3半導(dǎo)體區(qū)附近的電場(chǎng)集中。器件的擊穿臨界電場(chǎng)點(diǎn)較多地處于第3半導(dǎo)體區(qū)附近，由于緩和了該附近的電場(chǎng)集中，故可抑制該器件的耐壓下降或耐壓特性的不穩(wěn)定的問題。其結(jié)果，該器件可穩(wěn)定地維持高耐壓。
按照第7方面的半導(dǎo)體器件，由于在將第1電極部中的在第1絕緣膜上并在第1方向上延伸的部分的長(zhǎng)度定為d時(shí)，第2電極部中的在第1絕緣膜的上方并在第1方向上延伸的部分的長(zhǎng)度定為比長(zhǎng)度d多了長(zhǎng)度e，該長(zhǎng)度d與長(zhǎng)度e的關(guān)系為d＞e，故第1半導(dǎo)體區(qū)上表面的最靠近第3半導(dǎo)體區(qū)一側(cè)的電場(chǎng)峰值與現(xiàn)有結(jié)構(gòu)相比例該第3半導(dǎo)體區(qū)較遠(yuǎn)。其結(jié)果，緩和了在第1半導(dǎo)體區(qū)上表面的第3半導(dǎo)體區(qū)附近的電場(chǎng)集中。器件的擊穿臨界電場(chǎng)點(diǎn)較多地處于第3半導(dǎo)體區(qū)附近，由于緩和了該附近的電場(chǎng)集中，故可抑制該器件的耐壓下降或耐壓特性的不穩(wěn)定的問題。其結(jié)果，該器件可穩(wěn)定地維持高耐壓。


圖1是示出功率器件和功率器件驅(qū)動(dòng)裝置的圖。
圖2是功率器件驅(qū)動(dòng)裝置中的高壓側(cè)驅(qū)動(dòng)部的主要部分的電路圖。
圖3是示出功率器件驅(qū)動(dòng)裝置中的高壓側(cè)驅(qū)動(dòng)部的布局的概略平面圖。
圖4是功率器件驅(qū)動(dòng)裝置中的高壓側(cè)驅(qū)動(dòng)部的主要部分的概略剖面圖。
圖5是功率器件驅(qū)動(dòng)裝置中的高壓側(cè)驅(qū)動(dòng)部的主要部分的概略剖面圖。
圖6是示出與實(shí)施例1有關(guān)的HV-MOS的結(jié)構(gòu)的圖。
圖7是示出與實(shí)施例1有關(guān)的HV-MOS的隔斷狀態(tài)中的漏-源間的電場(chǎng)分布的圖。
圖8是示出現(xiàn)有的HV-MOS的隔斷狀態(tài)中的漏-源間的電場(chǎng)分布的圖。
圖9是說明實(shí)施例1的效果用的圖。
圖10是示出與實(shí)施例1有關(guān)的HV-MOS的隔斷狀態(tài)中的漏-源間的電位分布和電流分布的圖。
圖11是示出現(xiàn)有的HV-MOS的隔斷狀態(tài)中的漏-源間的電位分布和電流分布的圖。
圖12是說明實(shí)施例1的效果用的圖。
圖13是示出將與實(shí)施例1有關(guān)的發(fā)明應(yīng)用于高耐壓二極管的例子的圖。
圖14是示出與實(shí)施例2有關(guān)的HV-MOS的結(jié)構(gòu)的圖。
圖15是示出與實(shí)施例2有關(guān)的HV-MOS的隔斷狀態(tài)中的漏-源間的電場(chǎng)分布的圖。
圖16是說明實(shí)施例2的效果用的圖。
圖17是示出與實(shí)施例3有關(guān)的HV-MOS的結(jié)構(gòu)的圖。
圖18是示出與實(shí)施例3有關(guān)的HV-MOS的隔斷狀態(tài)中的漏-源間的電場(chǎng)分布的圖。
圖19是示出與實(shí)施例3有關(guān)的HV-MOS的隔斷狀態(tài)中的漏-源間的電位分布和電流分布的圖。
圖20是示出與實(shí)施例4有關(guān)的HV-MOS的結(jié)構(gòu)的圖。
圖21是示出與實(shí)施例4有關(guān)的HV-MOS的隔斷狀態(tài)中的漏-源間的電場(chǎng)分布的圖。
圖22是示出與實(shí)施例4有關(guān)的HV-MOS的隔斷狀態(tài)中的漏-源間的電位分布和電流分布的圖。
圖23是示出實(shí)施例4的變形例的圖。
圖24是示出作為實(shí)施例4的變形例的HV-MOS的隔斷狀態(tài)中的漏-源間的電場(chǎng)分布的圖。
圖25是示出作為實(shí)施例4的變形例的HV-MOS的隔斷狀態(tài)中的漏-源間的電位分布和電流分布的圖。
圖26是示出與實(shí)施例5有關(guān)的HV-MOS的結(jié)構(gòu)的圖。
圖27是示出與實(shí)施例6有關(guān)的HV-MOS的結(jié)構(gòu)的圖。
圖28是示出與實(shí)施例6有關(guān)的HV-MOS的隔斷狀態(tài)中的漏-源間的電場(chǎng)分布的圖。
圖29是示出實(shí)施例6的變形例的圖。
圖30是示出作為實(shí)施例6的變形例的HV-MOS的隔斷狀態(tài)中的漏-源間的電場(chǎng)分布的圖。
圖31是示出與實(shí)施例7有關(guān)的HV-MOS的結(jié)構(gòu)的圖。
圖32是示出與實(shí)施例7有關(guān)的HV-MOS的隔斷狀態(tài)中的漏-源間的電場(chǎng)分布的圖。
圖33是示出實(shí)施例7的變形例的圖。
圖34是示出作為實(shí)施例7的變形例的HV-MOS的隔斷狀態(tài)中的漏-源間的電場(chǎng)分布的圖。
圖35是示出將與實(shí)施例7有關(guān)的發(fā)明應(yīng)用于高耐壓二極管的例子的圖。
圖36是示出與實(shí)施例7有關(guān)的高耐壓二極管的隔斷狀態(tài)中的漏-源間的電場(chǎng)分布的圖。
圖37是示出與實(shí)施例7有關(guān)的高耐壓二極管的隔斷狀態(tài)中的漏-源間的電場(chǎng)分布的圖。
圖38是示出與實(shí)施例8有關(guān)的HV-MOS的結(jié)構(gòu)的圖。
圖39是示出與實(shí)施例8有關(guān)的HV-MOS的隔斷狀態(tài)中的漏-源間的電場(chǎng)分布的圖。
圖40是說明本發(fā)明的實(shí)施例的變形例用的圖。
圖41是說明本發(fā)明的實(shí)施例的變形例用的圖。
具體實(shí)施例方式
<實(shí)施例1>
圖1是說明可應(yīng)用本發(fā)明的半導(dǎo)體器件的一例用的圖，是示出一般的功率器件和功率器件驅(qū)動(dòng)裝置的圖。作為功率開關(guān)器件的n溝道型IGBT(絕緣柵型雙極型晶體管)51、52對(duì)作為主電源的高電壓HV進(jìn)行轉(zhuǎn)換。在節(jié)點(diǎn)30上連接了負(fù)載，IGBT51、52分別連接了保護(hù)其免受因該負(fù)載引起的反電動(dòng)勢(shì)用的續(xù)流二極管D1、D2。
驅(qū)動(dòng)IGBT51、52的功率器件驅(qū)動(dòng)裝置100按照控制高壓側(cè)IGBT51的高壓側(cè)控制輸入HIN和控制低壓側(cè)IGBT52的低壓側(cè)控制輸入LIN工作。功率器件驅(qū)動(dòng)裝置100還具有驅(qū)動(dòng)高壓側(cè)IGBT51的高壓側(cè)驅(qū)動(dòng)部101、驅(qū)動(dòng)低壓側(cè)IGBT52的低壓側(cè)驅(qū)動(dòng)部102和控制輸入處理部103。
控制輸入處理部103進(jìn)行避免例如IGBT51、52同時(shí)成為導(dǎo)通狀態(tài)在IGBT51、52流過貫通電流而在負(fù)載中不流過電流那樣的不理想的狀態(tài)用的信號(hào)處理等。高壓側(cè)驅(qū)動(dòng)部101的高壓側(cè)驅(qū)動(dòng)信號(hào)輸出HO連接到IGBT51的控制端子上。低壓側(cè)驅(qū)動(dòng)部102的低壓側(cè)驅(qū)動(dòng)信號(hào)輸出LO連接到IGBT52的控制端子上。
從低壓側(cè)固定供給電源(未圖示)供給成為低壓側(cè)驅(qū)動(dòng)部102的電源的低壓側(cè)固定供給電源VCC。高壓側(cè)浮置偏移電壓VS成為高壓側(cè)驅(qū)動(dòng)部101的基準(zhǔn)電位。此外，由高壓側(cè)浮置電源(未圖示)供給在高壓側(cè)驅(qū)動(dòng)部101中成為電源的高壓側(cè)浮置供給絕對(duì)電壓VB。共同接地端COM、高壓側(cè)浮置偏移電壓VS分別連接到IGBT51、52的發(fā)射極端子上。
此外，在高壓側(cè)浮置供給絕對(duì)電壓VB-高壓側(cè)浮置偏移電壓VS間和共同接地端COM-低壓側(cè)固定供給電源VCC之間，為了跟隨與IGBT51、52的工作相伴的電位變動(dòng)而連接了電容器C1、C2。
利用以上那樣的結(jié)構(gòu)，構(gòu)成進(jìn)行基于控制輸入HIN、LIN的IGBT51、52的主電源HV的轉(zhuǎn)換的功率器件。
由于高壓側(cè)驅(qū)動(dòng)部101在相對(duì)于電路的接地電位其電位為浮置的狀態(tài)下工作，故成為具有將驅(qū)動(dòng)信號(hào)傳遞給高壓側(cè)電路用的所謂的電平移動(dòng)電路的結(jié)構(gòu)。圖2是高壓側(cè)驅(qū)動(dòng)部101的主要部分的電路圖。在該圖中，對(duì)與圖1示出的同樣的要素附以同一符號(hào)。高耐壓MOSFET(以下稱為「HV-MOS」)11是高耐壓開關(guān)元件。高壓側(cè)驅(qū)動(dòng)信號(hào)輸出用CMOS12由pMOS晶體管和nMOS晶體管構(gòu)成，輸出高壓側(cè)驅(qū)動(dòng)信號(hào)。電平移動(dòng)電阻13起到相當(dāng)于設(shè)定高壓側(cè)驅(qū)動(dòng)信號(hào)輸出用CMOS12的柵電位用的上拉電阻的作用。
HV-MOS11按照高壓側(cè)控制輸入HIN進(jìn)行轉(zhuǎn)換，使高壓側(cè)驅(qū)動(dòng)信號(hào)輸出用CMOS12的柵電位變化。由此高壓側(cè)驅(qū)動(dòng)信號(hào)輸出用CMOS12轉(zhuǎn)換高壓側(cè)浮置供給絕對(duì)電壓VB-高壓側(cè)浮置偏移電壓VS間的電壓，對(duì)高壓側(cè)驅(qū)動(dòng)信號(hào)輸出HO輸出驅(qū)動(dòng)信號(hào)來驅(qū)動(dòng)IGBT51。
圖3是示出功率器件驅(qū)動(dòng)裝置100中的高電位島中設(shè)置的布局的概略平面圖。在被稱為高電位島的區(qū)域內(nèi)形成了由高壓側(cè)驅(qū)動(dòng)信號(hào)輸出用CMOS12和電平移動(dòng)電阻13構(gòu)成的高壓側(cè)驅(qū)動(dòng)電路。是示出高壓側(cè)驅(qū)動(dòng)部101的布局的概略平面圖。該圖的鋁布線與接地電位GND接觸。圖4是圖2中示出的高壓側(cè)驅(qū)動(dòng)部101的主要部分的概略剖面圖，與圖3的B-B剖面相對(duì)應(yīng)。在圖4中，對(duì)與圖1和圖2示出的同樣的要素附以同一符號(hào)。
p+隔離區(qū)201到達(dá)了硅襯底(p-襯底)的p-區(qū)200，該p+隔離區(qū)201和p-區(qū)200的電位稱為電路上最低的電位(接地電位GND或共同接地COM電位)。在形成HV-MOS11的區(qū)域中形成作為第1半導(dǎo)體區(qū)的n-層110、作為第2半導(dǎo)體區(qū)的p阱111、其雜質(zhì)濃度比n-層110的雜質(zhì)濃度高的作為第3半導(dǎo)體區(qū)的n區(qū)117和n+漏區(qū)118，使其分別到達(dá)襯底的上表面。將p阱111形成為在n-層110的內(nèi)部與該n-層110接觸。在相對(duì)于p阱111夾住n-層110的位置上形成了n區(qū)117。即，以夾住n-層110的方式在其一側(cè)配置p阱111，在另一側(cè)配置n區(qū)117。
在p阱111的內(nèi)部還形成了n+源區(qū)112和p+區(qū)113，以連接到其上的方式形成HV-MOS11的源電極114。在n+源區(qū)112和n-層110之間的p阱111上經(jīng)柵絕緣膜115形成柵電極116。即，p阱111起到HV-MOS11的溝道區(qū)的功能。將HV-MOS11的漏電極119形成為連接到n+漏區(qū)118上。
在高壓側(cè)驅(qū)動(dòng)信號(hào)輸出用CMOS12的形成pMOS晶體管的n層121內(nèi)形成p+漏區(qū)122、n+區(qū)127和p+源區(qū)126。在p+漏區(qū)122上形成漏電極123，在p+源區(qū)126和n+區(qū)127上形成源電極128，在p+漏區(qū)122與p+源區(qū)126之間的n層121上經(jīng)柵絕緣膜124形成柵電極125。另一方面，在高壓側(cè)驅(qū)動(dòng)信號(hào)輸出用CMOS12的形成nMOS晶體管的p阱131內(nèi)形成p+區(qū)132、n+源區(qū)133和n+漏區(qū)137。在p+區(qū)132和n+源區(qū)133上形成源電極134，在n+漏區(qū)137上形成漏電極138，在n+源區(qū)133與n+漏區(qū)137之間的p阱131上經(jīng)柵絕緣膜135形成柵電極136。
然后，HV-MOS11的漏電極119連接到高壓側(cè)驅(qū)動(dòng)信號(hào)輸出用CMOS12的pMOS晶體管和nMOS晶體管的柵電極125、136上，此外，經(jīng)電平移動(dòng)電阻13連接到pMOS晶體管的源電極128和高壓側(cè)浮置供給絕對(duì)電壓VB上。
圖5是功率器件驅(qū)動(dòng)裝置100中的高壓側(cè)驅(qū)動(dòng)部101的另一(與圖4不同的)概略剖面圖，與圖3的A-A或C-C相對(duì)應(yīng)。在該圖中，對(duì)與圖4示出的同樣的要素附以同一符號(hào)。圖5中示出的區(qū)域14示出了連接到高壓側(cè)驅(qū)動(dòng)部101上的高耐壓二極管(在圖1、圖2中未圖示)。
高耐壓二極管(以下稱為「HV-二極管」)14具有與上述的HV-MOS11類似的結(jié)構(gòu)，由作為第1半導(dǎo)體區(qū)的n-層143、作為第2半導(dǎo)體區(qū)的p+隔離區(qū)144和其雜質(zhì)濃度比n-層143的雜質(zhì)濃度高的作為第3半導(dǎo)體區(qū)的n層121的n+陰極區(qū)141構(gòu)成，使其分別到達(dá)襯底的上表面。p+隔離區(qū)144與n-層143的一側(cè)接觸，n層121與n-層143的另一側(cè)接觸。即，將p+隔離區(qū)144和n層121形成為夾住n-層143。由于p+隔離區(qū)144起到HV-二極管14的陽極的功能，故以下稱為「p+陽極區(qū)144」。將HV-二極管14的陰極電極142形成為連接到n+陰極區(qū)141上，將陽極電極145形成為連接到p+陽極區(qū)144上。p+陽極區(qū)144到達(dá)p-區(qū)200上。在p+陽極區(qū)144上形成了陽極電極145，p-區(qū)200的電位稱為電路上最低的電位(GND或COM電位)。將HV-二極管14保持在高壓側(cè)浮置供給絕對(duì)電壓VB與GND或COM之間的電壓。
圖6是示出與實(shí)施例1有關(guān)的HV-MOS的結(jié)構(gòu)的圖，是圖4中的HV-MOS11的放大圖。對(duì)與圖4示出的同樣的要素附以同一符號(hào)。但是，在該圖中，為了謀求以后的說明的方便，與圖4相比使左右相反來描述。
在n-層110上形成第1絕緣膜LA。在第1絕緣膜LA的上表面上并在n-層110的上方形成多個(gè)第1浮置場(chǎng)板FA(FA1～FA8)。再者，在第1浮置場(chǎng)板FA上形成第2絕緣膜LB。在第2絕緣膜LB的上表面上并在n-層110的上方形成多個(gè)第2浮置場(chǎng)板FB(FB1～FB8)。
在此，在本說明書中將從第3半導(dǎo)體區(qū)(在此是n區(qū)117)朝向第2半導(dǎo)體區(qū)(在此是p阱111)的方向稱為「第1方向」，將第1絕緣膜LA、第2絕緣膜LB的厚度方向稱為「第2方向」(參照?qǐng)D6的箭頭)。第1浮置場(chǎng)板FA1～FA8在第1方向上并排地配置，第2浮置場(chǎng)板FB1～FB8也在相同的第1方向上并排地配置。
此外，漏電極119具有在第1絕緣膜LA上延伸的部位DA，該部分起到通常的(不是浮置狀態(tài))場(chǎng)板的功能。以下，將該部位稱為「第1漏電極部DA」。另一方面，柵電極116具有在第1絕緣膜LA上延伸的部位GA和在第2絕緣膜LB上延伸的部位GB，該部分也起到通常的場(chǎng)板的功能。以下，將兩者分別稱為「第1柵電極部GA」和「第2柵電極部GB」。
第1浮置場(chǎng)板FA和第2浮置場(chǎng)板FB利用場(chǎng)板效應(yīng)促進(jìn)n-層110內(nèi)的耗盡層的擴(kuò)展。各個(gè)第1浮置場(chǎng)板FA和第2浮置場(chǎng)板FB經(jīng)第2絕緣膜LB互相進(jìn)行電容耦合，形成了多個(gè)電容器。此外，最靠近漏側(cè)的第2浮置場(chǎng)板FB1經(jīng)第2絕緣膜LB與第1漏電極部DA之間形成了電容器，最靠近柵側(cè)的第1絕緣膜LA8經(jīng)第2絕緣膜LB在與第2柵電極部GB之間形成了電容器。這些多個(gè)電容器在HV-MOS的隔斷時(shí)分擔(dān)并保持在漏電極119-源電極114之間施加的高電壓，由此決定各個(gè)第1浮置場(chǎng)板FA和第2浮置場(chǎng)板FB的電位。由此抑制了因場(chǎng)板效應(yīng)而過度促進(jìn)耗盡層的擴(kuò)展的情況。
例如，假定第1浮置場(chǎng)板FA是連續(xù)的1片場(chǎng)板，則過度促進(jìn)耗盡層的擴(kuò)展，在靠近漏的硅襯底的表面上產(chǎn)生電場(chǎng)集中，HV-MOS的高耐壓化變得困難。因此，在本實(shí)施例中，通過分別在第1方向上并排地配置多個(gè)第1浮置場(chǎng)板FA和第2浮置場(chǎng)板FB，抑制耗盡層的過度擴(kuò)展，謀求了HV-MOS的高耐壓化。
此外，在圖6的HV-MOS中，應(yīng)用所謂的RESURF結(jié)構(gòu)謀求進(jìn)一步的高耐壓化。即，通過對(duì)n-層110與p-區(qū)200(第4半導(dǎo)體區(qū))之間的pn結(jié)(以下稱為「第1pn結(jié)」)施加比n-層110與p阱111之間的pn結(jié)(以下稱為「第2pn結(jié)」)的擊穿電壓低的反向電壓，使n-層110的雜質(zhì)濃度降低且厚度減薄到下述的程度，即，在n區(qū)117與p阱111之間的n-層110內(nèi)耗盡層從第1pn結(jié)擴(kuò)展到襯底的上表面的程度。
在本實(shí)施例中，在將第1絕緣膜LA的厚度定為a、將第1浮置場(chǎng)板FA與第2浮置場(chǎng)板FB之間的第2方向(第2絕緣膜LB的厚度方向)的距離定為b時(shí)，與現(xiàn)有的結(jié)構(gòu)相比，加厚第1絕緣膜LA，減薄第2絕緣膜LB，使得a＞b。
圖7是示出在圖6的HV-MOS中使柵電極116-源電極114間短路、使該HV-MOS成為隔斷狀態(tài)、在漏電極119-源電極114間施加了高電壓時(shí)的該HV-MOS內(nèi)部的電場(chǎng)分布的圖。在該圖中，示出了從硅襯底表面(Si表面)起到n區(qū)117與p-區(qū)200之間的pn結(jié)深度的電場(chǎng)分布。特別是實(shí)線示出了硅襯底表面的電場(chǎng)分布和n-層110與p-區(qū)200之間的第1pn結(jié)深度的電場(chǎng)分布。另一方面，圖8是示出現(xiàn)有的HV-MOS(在圖6中，a＜b，而且，連接了漏電極119與第2浮置場(chǎng)板FB1)中的與圖7同樣的電場(chǎng)分布的圖。
從圖7、圖8可知，電場(chǎng)強(qiáng)度最高的部位是第1pn結(jié)深度中的漏附近的部分。因而，作為決定HV-MOS的耐壓值的部位的擊穿臨界電場(chǎng)點(diǎn)成為該部分。另一方面，在硅襯底表面上在第1柵電極部GA的前端的下方和在第1浮置場(chǎng)板FA1～FA8各自的漏側(cè)邊緣的下方或源側(cè)邊緣的下方觀察到電場(chǎng)峰值(電場(chǎng)集中)。
如圖8中所示，在現(xiàn)有結(jié)構(gòu)的HV-MOS中，硅襯底表面的電場(chǎng)峰值比較大，與擊穿臨界電場(chǎng)點(diǎn)的電場(chǎng)強(qiáng)度的差(容限)很小。因而，在實(shí)際的使用時(shí)，由于在HV-MOS上形成的涂敷絕緣膜或環(huán)氧樹脂的極化的影響的緣故，硅襯底表面的電場(chǎng)峰值容易超過擊穿臨界電場(chǎng)點(diǎn)的電場(chǎng)強(qiáng)度，可能存在耐壓下降或耐壓特性的不穩(wěn)定的問題。
與此不同，可知在圖7中示出的本實(shí)施例中硅襯底表面的電場(chǎng)峰值比較小。即，可知電場(chǎng)集中被緩和了。因而，對(duì)于擊穿臨界電場(chǎng)點(diǎn)的電場(chǎng)強(qiáng)度的容限增加了，由于硅襯底表面的電場(chǎng)峰值難以超過擊穿臨界電場(chǎng)點(diǎn)的電場(chǎng)強(qiáng)度，故可抑制耐壓下降或耐壓特性的不穩(wěn)定的問題。其結(jié)果，HV-MOS可穩(wěn)定地維持高耐壓。
圖9是a-b與硅襯底表面的電場(chǎng)峰值的關(guān)系?？芍猘-b的值越大，電場(chǎng)峰值越小。即，通過增加厚度a、減小距離b來進(jìn)一步增加a-b的值，可增加對(duì)于擊穿臨界電場(chǎng)點(diǎn)的電場(chǎng)強(qiáng)度的容限，可增加上述的效果。
再者，圖10是示出在圖6的HV-MOS的隔斷狀態(tài)下在漏電極119-源電極114間施加了高電壓的情況的該HV-MOS內(nèi)的電位分布和電流分布的圖。電位分布用等電位線來示出，其形狀與從源側(cè)到漏側(cè)耗盡層的擴(kuò)展的形狀相對(duì)應(yīng)。另一方面，圖11示出了現(xiàn)有的HV-MOS(即，在圖6中a＜b)中的與圖10同樣的電位分布和電流分布。
圖10和圖11中的參照編號(hào)0～6示出了硅襯底表面(n-層110與第1絕緣膜LA的界面)中的等電位線的間隔。在與本實(shí)施例有關(guān)的HV-MOS中，由于第1絕緣膜LA的厚度a大，故如圖10中所示，由于等電位線的變形在第1絕緣膜LA內(nèi)被緩和，故與現(xiàn)有的圖11相比，間隔0～6的大小變得均等。這一點(diǎn)顯示了在本實(shí)施例的HV-MOS中與現(xiàn)有結(jié)構(gòu)相比硅襯底表面附近的耗盡層的擴(kuò)展是均勻的。如果耗盡層的擴(kuò)展變得均勻，則難以產(chǎn)生電場(chǎng)集中，因此，在本實(shí)施例的HV-MOS中，可將硅襯底表面的電場(chǎng)峰值的大小抑制得較低。這樣，根據(jù)圖10的電位分布可觀察使用圖7已說明的效果。
此外，圖12示出了在隔斷狀態(tài)的HV-MOS的源-漏間施加了高電壓時(shí)的第1浮置場(chǎng)板FA、第2浮置場(chǎng)板FB、第1漏電極部DA、第1柵電極部GA、第2柵電極部GB之間形成的各電容器保持的電位差的漏-源間分布。在圖12中，實(shí)線的曲線圖是與本實(shí)施例有關(guān)的圖6的HV-MOS中的分布的曲線圖，點(diǎn)線是現(xiàn)有的HV-MOS(在圖6中，a＜b，而且連接了漏電極119與第2浮置場(chǎng)板FB1)中的分布的曲線圖。在現(xiàn)有結(jié)構(gòu)的HV-MOS中，在接近于源側(cè)和漏側(cè)的電容器中存在保持特別高的電壓的趨勢(shì)，故可能存在該部分中的第2絕緣膜LB的絕緣破壞。如圖12中所示，在本實(shí)施例的HV-MOS中，該趨勢(shì)變小，各電容器保持的電位差的離散減小了。即，按照本實(shí)施例，可得到難以產(chǎn)生第2絕緣膜LB的絕緣破壞的效果，由此，也可有助于HV-MOS的高耐壓化。
此外，在本實(shí)施例的HV-MOS中，與現(xiàn)有結(jié)構(gòu)相比，由于減小了第1浮置場(chǎng)板FA與第2浮置場(chǎng)板FB之間的厚度方向(第2方向)的距離b，故增加了各電容器的電容值。因而，由于各電容器中的電容耦合效應(yīng)提高了，故促進(jìn)了第2絕緣膜LB的極化。在現(xiàn)有結(jié)構(gòu)中，雖然n-層110上部的耗盡層在各第1浮置場(chǎng)板FA的下方容易擴(kuò)展，但在各第1浮置場(chǎng)板FA之間的下方存在難以擴(kuò)展的趨勢(shì)。但是，在本實(shí)施例中，因各電容器中的高的電容耦合效應(yīng)的緣故，第2絕緣膜LB被極化，由于該影響的緣故，可得到即使在各第1浮置場(chǎng)板FA之間的下方耗盡層也容易擴(kuò)展的效果，由此，也可有助于HV-MOS的高耐壓化。
如以上示出的那樣，本發(fā)明可應(yīng)用于具有RESURF結(jié)構(gòu)的半導(dǎo)體器件。由此，與現(xiàn)有的RESURF結(jié)構(gòu)相比，可謀求進(jìn)一步的高耐壓化。此外，也可應(yīng)用于將n-層110作成了雜質(zhì)濃度互不相同的多層結(jié)構(gòu)的所謂的多層RESURF結(jié)構(gòu)(例如，美國(guó)專利第4422089號(hào))。
此外，在以上的說明中，示出了將本發(fā)明應(yīng)用于MOSFET的例子，但本發(fā)明的應(yīng)用不限于此，例如也可廣泛地應(yīng)用于二極管或IGBT等。圖13是示出將實(shí)施例1應(yīng)用于高耐壓二極管(HV-二極管)的例子的圖，是圖5中的HV-二極管14的放大圖。由于對(duì)與圖5和圖6中示出的同樣的要素附以同一符號(hào)，故省略這里的詳細(xì)的說明。再有，在該圖中，為了謀求以后的說明的方便，與圖5相比使左右相反來描述。
陰極電極142具有在第1絕緣膜LA上延伸的部位CA，該部分起到通常的場(chǎng)板的功能。以下，將該部位稱為「第1陰極電極部CA」。陽極電極145具有在第1絕緣膜LA上延伸的部位AA和在第2絕緣膜LB上延伸的部位AB，這些部分起到通常的場(chǎng)板的功能。以下，分別稱為「第1陽極電極部AA」和「第2陽極電極部AB」。
此外，如上所述，在HV-二極管14中，由于n-層143起到第1半導(dǎo)體區(qū)的功能，p+陽極區(qū)144起到第2半導(dǎo)體區(qū)的功能，n層121起到第3半導(dǎo)體區(qū)的功能，故該情況的「第1方向」是從n層121朝向p+陽極區(qū)144的方向(參照?qǐng)D13的箭頭)。
在該HV-二極管14中，也應(yīng)用了所謂的RESURF結(jié)構(gòu)。即，通過對(duì)n-層143與p-區(qū)200(第4半導(dǎo)體區(qū))之間的第1pn結(jié)施加比n-層143與p+陽極區(qū)144之間的第2pn結(jié)的擊穿電壓低的反向電壓，使n-層143的雜質(zhì)濃度降低且厚度減薄到下述的程度，即，在n層121與p+陽極區(qū)144之間的n-層143內(nèi)耗盡層從第1pn結(jié)擴(kuò)展到襯底的上表面的程度。
在圖13的HV-二極管中，在將第1絕緣膜LA的厚度定為a、將第1浮置場(chǎng)板FA與第2浮置場(chǎng)板FB之間的第2方向的距離定為b時(shí)，與現(xiàn)有的結(jié)構(gòu)相比，也加厚第1絕緣膜LA，減薄第2絕緣膜LB，使得a＞b。在a＞b的HV-二極管中，在下述方面也可得到與上述同樣的效果即，降低了硅襯底表面的電場(chǎng)峰值，緩和了電場(chǎng)集中，可抑制耐壓下降或耐壓特性的不穩(wěn)定的問題等。
<實(shí)施例2>
圖14是示出與實(shí)施例2有關(guān)的HV-MOS的結(jié)構(gòu)的圖。與在實(shí)施例1中在圖6中示出的HV-MOS的不同點(diǎn)是，漏電極119具有在第2絕緣膜LB上延伸的部位DB。該部位DB起到通常的(不是浮置狀態(tài))場(chǎng)板的功能，以下，稱為「第2漏電極部DB」。
如圖14中所示，在第2漏電極部DB中的在第2絕緣膜LB上方在第1方向上延伸的部分的長(zhǎng)度比在第1漏電極部DA中的第1絕緣膜LA上在第1方向上延伸的部分的長(zhǎng)度長(zhǎng)。第2漏電極部DB經(jīng)第2絕緣膜LB覆蓋了第1漏電極部DA。而且，第2漏電極部DB的一部分經(jīng)第2絕緣膜LB與第1浮置場(chǎng)板FA1的一部分重疊。即，如圖14中所示，也可以說該第2漏電極部DB將第2浮置場(chǎng)板FB1連接到圖6的漏電極119上。
圖15是示出在圖14的HV-MOS中使柵電極116-源電極114間短路、使該HV-MOS成為隔斷狀態(tài)、在漏電極119-源電極114間施加了高電壓時(shí)的該HV-MOS內(nèi)部的電場(chǎng)分布的圖。在該圖中，示出了從硅襯底表面(Si表面)起到n區(qū)117與p-區(qū)200之間的pn結(jié)深度的電場(chǎng)分布。特別是實(shí)線示出了硅襯底表面的電場(chǎng)分布和n-層110與p-區(qū)200之間的第1pn結(jié)深度的電場(chǎng)分布。
圖15與在實(shí)施例1中示出的圖7比較可知，按照本實(shí)施例，硅襯底表面中的最靠近漏側(cè)的第1浮置場(chǎng)板FA1的邊緣部下方的電場(chǎng)峰值被緩和。由于因該影響的緣故擊穿臨界電場(chǎng)點(diǎn)(漏側(cè)的n區(qū)117的第1pn結(jié)深度的部分)的附近的電場(chǎng)強(qiáng)度降低了，故實(shí)現(xiàn)了HV-MOS的高耐壓化。即，按照本實(shí)施例，與實(shí)施例1相比，可實(shí)現(xiàn)進(jìn)一步的高耐壓化。
此外，圖16示出了在隔斷狀態(tài)的HV-MOS的源-漏間施加了高電壓時(shí)的第1浮置場(chǎng)板FA、第2浮置場(chǎng)板FB、第1漏電極部DA、第1柵電極部GA、第2柵電極部GB之間形成的各電容器保持的電位差的漏-源間分布。在圖16中，實(shí)線的曲線圖是與本實(shí)施例有關(guān)的圖14的HV-MOS中的分布的曲線圖，點(diǎn)線是現(xiàn)有的HV-MOS(在圖14中，a＜b)中的分布的曲線圖?？芍诒緦?shí)施例中，也與實(shí)施例1同樣，各電容器保持的電位差的離散減小了。即，在本實(shí)施例中，也難以產(chǎn)生第2絕緣膜LB的絕緣破壞，可有助于HV-MOS的高耐壓化。
<實(shí)施例3>
圖17是示出與實(shí)施例3有關(guān)的HV-MOS的結(jié)構(gòu)的圖。在該圖中，由于對(duì)與圖6和圖14中示出的同樣的要素附以同一符號(hào)，故省略這些要素的詳細(xì)的說明。
在本實(shí)施例中，使各個(gè)第1浮置場(chǎng)板FA的寬度與第1浮置場(chǎng)板FA相互間的間隔相等。即，在將各個(gè)第1浮置場(chǎng)板FA的第1方向(從n區(qū)117朝向n+源區(qū)112的方向)的寬度定為i、將各個(gè)第1浮置場(chǎng)板FA間的第1方向的距離定為j時(shí)，i＝j(luò)。此外，在圖17的例子中，厚度a(第1絕緣膜LA的厚度)與距離b(第1浮置場(chǎng)板FA與第2浮置場(chǎng)板FB之間的第2方向的距離)的關(guān)系與現(xiàn)有結(jié)構(gòu)相同，定為a＜b。上述以外的方面與在實(shí)施例2中示出的圖14是同樣的。
圖18是示出在圖17的HV-MOS中使柵電極116-源電極114間短路、使該HV-MOS成為隔斷狀態(tài)、在漏電極119-源電極114間施加了高電壓時(shí)的HV-MOS內(nèi)部的電場(chǎng)分布的圖。在該圖中，示出了從硅襯底表面(Si表面)起到n區(qū)117與p-區(qū)200之間的pn結(jié)深度的電場(chǎng)分布。特別是實(shí)線示出了硅襯底表面的電場(chǎng)分布和n-層110與p-區(qū)200之間的第1pn結(jié)深度的電場(chǎng)分布。與示出現(xiàn)有結(jié)構(gòu)的HV-MOS中的電場(chǎng)分布的圖8比較可知，在本實(shí)施例的圖18中，硅襯底表面中的電場(chǎng)峰值變低、電場(chǎng)集中被緩和了。因而，對(duì)于擊穿臨界電場(chǎng)點(diǎn)的電場(chǎng)強(qiáng)度的容限增加了，由于硅襯底表面的電場(chǎng)峰值難以超過擊穿臨界電場(chǎng)點(diǎn)的電場(chǎng)強(qiáng)度，故可抑制耐壓下降或耐壓特性的不穩(wěn)定的問題。其結(jié)果，HV-MOS可穩(wěn)定地維持高耐壓。
圖19是示出在圖17的HV-MOS的隔斷狀態(tài)下在漏電極119-源電極114間施加了高電壓的情況的該HV-MOS內(nèi)的電位分布和電流分布的圖。在圖19中，電位分布也用等電位線來示出，參照編號(hào)0～6示出了硅襯底表面(n-層110與第1絕緣膜LA的界面)中的等電位線的間隔。在本實(shí)施例中，由于使各個(gè)第1浮置場(chǎng)板FA的寬度與第1浮置場(chǎng)板FA相互間的寬度相等，故與現(xiàn)有的圖11相比，間隔0～6的大小變得均等。即，在本實(shí)施例的HV-MOS中與現(xiàn)有結(jié)構(gòu)相比硅襯底表面附近的耗盡層的擴(kuò)展是均勻的，可將該部分中的電場(chǎng)峰值的大小抑制得較低。這樣，根據(jù)圖19的電位分布可觀察上述效果。
再有，在圖17中，將厚度a與距離b的關(guān)系定為a＜b，但也可應(yīng)用實(shí)施例1，定為a＞b。此時(shí)，也可得到在實(shí)施例1中已說明的效果，可實(shí)現(xiàn)進(jìn)一步的高耐壓化。
此外，在本實(shí)施例中，示出了將本發(fā)明應(yīng)用于MOSFET的例子，但本發(fā)明的應(yīng)用不限于此，例如也可廣泛地應(yīng)用于二極管或IGBT等。
<實(shí)施例4>
圖20是示出與實(shí)施例4有關(guān)的HV-MOS的結(jié)構(gòu)的圖。在該圖中，由于對(duì)與圖6和圖14中示出的同樣的要素附以同一符號(hào)，故省略這些要素的詳細(xì)的說明。
與本實(shí)施例有關(guān)的HV-MOS除了圖6的HV-MOS的結(jié)構(gòu)外，還具有在第2浮置場(chǎng)板FB上形成的第3絕緣膜LC和在其上形成的多個(gè)第3浮置場(chǎng)板FC(FC1～FC6)。在n-層110的上方在第1方向(從n區(qū)117朝向n+源區(qū)112的方向)并排地配置了第3浮置場(chǎng)板FC。而且，如果將第1絕緣膜LA的厚度定為a、將第1浮置場(chǎng)板FA與第2浮置場(chǎng)板FB之間的第2方向(第1絕緣膜LA、第2絕緣膜LB、第3絕緣膜LC的厚度方向)的距離定為b、將第2浮置場(chǎng)板FB與第3浮置場(chǎng)板FC之間的第2方向的距離定為c，則減小了距離c以使c＜a且c＜b(減薄了第3絕緣膜LC)。在圖20的例子中，與現(xiàn)有結(jié)構(gòu)相同，定為a＜b。
此外，漏電極119具有在第3絕緣膜LC上延伸的部位DC。該部位DC起到通常的(不是浮置狀態(tài))場(chǎng)板的功能，以下，將該部位稱為「第3漏電極部DC」。另一方面，源電極114具有在第3絕緣膜LC上延伸的部位SC。該部位SC起到通常的場(chǎng)板的功能，以下，將該部位稱為「源電極部SC 」。
圖21是示出在圖20的HV-MOS中使柵電極116-源電極1 14間短路、使該HV-MOS成為隔斷狀態(tài)、在漏電極119-源電極114間施加了高電壓時(shí)的HV-MOS內(nèi)部的電場(chǎng)分布的圖。在該圖中，示出了從硅襯底表面(Si表面)起到n區(qū)117與p-區(qū)200之間的pn結(jié)深度的電場(chǎng)分布。特別是實(shí)線示出了硅襯底表面的電場(chǎng)分布和n-層110與p-區(qū)200之間的第1pn結(jié)深度的電場(chǎng)分布。與示出現(xiàn)有結(jié)構(gòu)的HV-MOS中的電場(chǎng)分布的圖8比較可知，在圖21中，硅襯底表面中的電場(chǎng)峰值變低、電場(chǎng)集中被緩和了。因而，對(duì)于擊穿臨界電場(chǎng)點(diǎn)的電場(chǎng)強(qiáng)度的容限增加了，由于硅襯底表面的電場(chǎng)峰值難以超過擊穿臨界電場(chǎng)點(diǎn)的電場(chǎng)強(qiáng)度，故可抑制耐壓下降或耐壓特性的不穩(wěn)定的問題。其結(jié)果，HV-MOS可穩(wěn)定地維持高耐壓。
圖22是示出在圖20的HV-MOS的隔斷狀態(tài)下在漏電極119-源電極114間施加了高電壓的情況的該HV-MOS內(nèi)的電位分布和電流分布的圖。在圖22中，電位分布也用等電位線來示出，參照編號(hào)0～6示出了硅襯底表面(n-層110與第1絕緣膜LA的界面)中的等電位線的間隔。與現(xiàn)有的圖11相比，硅襯底表面中的等電位線朝向漏側(cè)偏移，可知在硅襯底表面耗盡層容易擴(kuò)展。這顯示了硅襯底表面的電場(chǎng)峰值變低的情況。這樣，根據(jù)圖22的電位分布可觀察上述效果。
此外，在本實(shí)施例的HV-MOS中，由于減小了上述距離c，故增加了由第2浮置場(chǎng)板FB、第3浮置場(chǎng)板FC、第2漏電極部DB、源電極部SC形成的各電容器的電容值。因而，由于各電容器中的電容耦合效應(yīng)提高了，故促進(jìn)了第3絕緣膜LC的極化。由于該影響的緣故，可得到即使在以往耗盡層難以擴(kuò)展的各第1浮置場(chǎng)板FA之間的下方耗盡層也容易擴(kuò)展的效果，由此，也可有助于HV-MOS的高耐壓化。
再有，在圖20中，將厚度a與距離b的關(guān)系定為a＜b，但也可應(yīng)用實(shí)施例1，如圖23那樣，定為a＞b。此時(shí)，也可得到在實(shí)施例1中已說明的效果，可實(shí)現(xiàn)進(jìn)一步的高耐壓化。
圖24是示出在圖23的HV-MOS中使柵電極116-源電極114間短路、使HV-MOS成為隔斷狀態(tài)、在漏電極119-源電極114間施加了高電壓時(shí)的HV-MOS內(nèi)部的電場(chǎng)分布的圖。在該圖中，示出了從硅襯底表面(Si表面)起到n區(qū)117與p-區(qū)200之間的pn結(jié)深度的電場(chǎng)分布。特別是實(shí)線示出了硅襯底表面的電場(chǎng)分布和n-層110與p-區(qū)200之間的第1pn結(jié)深度的電場(chǎng)分布。與圖21比較可知，硅襯底表面中的電場(chǎng)峰值變低、電場(chǎng)集中被緩和了。
圖25是示出在圖23的HV-MOS的隔斷狀態(tài)下在漏電極119-源電極114間施加了高電壓的情況的HV-MOS內(nèi)的電位分布和電流分布的圖。電位分布也用等電位線來示出，參照編號(hào)0～6示出了硅襯底表面中的等電位線的間隔。在圖23的HV-MOS中，由于第1絕緣膜LA的厚度a大，等電位線的變形在第1絕緣膜LA內(nèi)被緩和，故與圖22相比，間隔0～6的大小變得均等。因此，可將硅襯底表面中的電場(chǎng)峰值的大小抑制得較低。
這樣，通過應(yīng)用實(shí)施例1，可實(shí)現(xiàn)進(jìn)一步的高耐壓化。此外，在以上的說明中，示出了將本發(fā)明應(yīng)用于MOSFET的例子，但本發(fā)明的應(yīng)用不限于此，例如也可廣泛地應(yīng)用于二極管或IGBT等。
<實(shí)施例5>
圖26是示出與實(shí)施例5有關(guān)的HV-MOS的結(jié)構(gòu)的圖。在該圖中，由于對(duì)與圖6和圖14中示出的同樣的要素附以同一符號(hào)，故省略這些要素的詳細(xì)的說明。
在本實(shí)施例中，與現(xiàn)有結(jié)構(gòu)相比，加寬了第1浮置場(chǎng)板FA和第2浮置場(chǎng)板FB的寬度。即，如果將各個(gè)第1浮置場(chǎng)板FA中經(jīng)第2絕緣膜LB與1個(gè)第2浮置場(chǎng)板FB重疊的部分的第1方向的寬度定為g、將各個(gè)第2浮置場(chǎng)板FB間的第1方向的距離定為h，則g＞h(參照?qǐng)D26) 。
此外，在圖26的例子中，厚度a(第1絕緣膜LA的厚度)與距離b(第1浮置場(chǎng)板FA與第2浮置場(chǎng)板FB之間的第2方向的距離)的關(guān)系與現(xiàn)有結(jié)構(gòu)相同，定為a＜b。
上述以外的方面與在實(shí)施例2中示出的圖14是同樣的。
按照本實(shí)施例，由于第1浮置場(chǎng)板FA與第2浮置場(chǎng)板FB重疊的部分的寬度寬，故用第1浮置場(chǎng)板FA和第2浮置場(chǎng)板FB形成的各電容器的電容值比現(xiàn)有結(jié)構(gòu)的電容值大。因而，由于各電容器中的電容耦合效應(yīng)提高了，故促進(jìn)了第2絕緣膜LB的極化。由此，可得到即使在各第1浮置場(chǎng)板FA之間的下方耗盡層也容易擴(kuò)展的效果，可有助于HV-MOS的高耐壓化。
此外，通過提高各電容器中的電容耦合效應(yīng)，各電容器保持的電位差的源漏間的離散減小了，也可得到難以產(chǎn)生第2絕緣膜LB的絕緣破壞的效果。
此外，在本實(shí)施例中，示出了將本發(fā)明應(yīng)用于MOSFET的例子，但本發(fā)明的應(yīng)用不限于此，例如也可廣泛地應(yīng)用于二極管或IGBT等。
<實(shí)施例6>
圖27是示出與實(shí)施例6有關(guān)的HV-MOS的結(jié)構(gòu)的圖。在該圖中，由于對(duì)與圖20中示出的同樣的要素附以同一符號(hào)，故省略這些要素的詳細(xì)的說明。
圖27的HV-MOS從圖20的結(jié)構(gòu)中去掉了第1浮置場(chǎng)板FA。在將第1絕緣膜LA和第2絕緣膜LB的厚度分別定為a、b、將第2浮置場(chǎng)板FB與第3浮置場(chǎng)板FC之間的第2方向的距離定為c時(shí)，a+b＞c。即，圖27的第2浮置場(chǎng)板FB和第3浮置場(chǎng)板FC分別起到與實(shí)施例1(圖6)的第1浮置場(chǎng)板FA和第2浮置場(chǎng)板FB同樣的功能。因而，HV-MOS與實(shí)施例1同樣地可穩(wěn)定地維持高耐壓。
此外，漏電極119具有在第1絕緣膜LA上延伸的第1漏電極部DA。該第1漏電極部DA在第1絕緣膜LA上在第1方向上延伸，其一部分經(jīng)第2絕緣膜LB與第2浮置場(chǎng)板FB1的一部分重疊。再者，第3漏電極部DC中的在第1絕緣膜LA的上方并在第1方向上延伸的長(zhǎng)度比第1漏電極部DA中的在第1絕緣膜LA上并在第1方向上延伸的長(zhǎng)度長(zhǎng)，而且，比第2漏電極部DB中的在第1絕緣膜LA的上方并在第1方向上延伸的長(zhǎng)度長(zhǎng)。即，第3漏電極部DC覆蓋第1漏電極部DA和第2漏電極部DB的上方。
圖28是示出在圖27的HV-MOS中使柵電極116-源電極114間短路、使HV-MOS成為隔斷狀態(tài)、在漏電極119-源電極114間施加了高電壓時(shí)的該HV-MOS內(nèi)部的電場(chǎng)分布的圖。在該圖中，示出了從硅襯底表面(Si表面)起到n區(qū)117與p-區(qū)200之間的pn結(jié)深度的電場(chǎng)分布。特別是實(shí)線示出了硅襯底表面的電場(chǎng)分布和n-層110與p-區(qū)200之間的第1pn結(jié)深度的電場(chǎng)分布。與實(shí)施例1同樣，可知硅襯底表面中的電場(chǎng)峰值變低、電場(chǎng)集中被緩和了。
此外，硅襯底表面中的最靠近漏側(cè)的電場(chǎng)峰值是在第2浮置場(chǎng)板FB2的漏側(cè)的邊緣下，在第2浮置場(chǎng)板FB1的邊緣下不出現(xiàn)峰值。這是因?yàn)?，起到通常的?chǎng)板的功能的第1漏電極部DA延伸到與第2浮置場(chǎng)板FB1的一部分重疊的位置上。此外，由于第3漏電極部DC在第1絕緣膜LA的上方較長(zhǎng)地延伸，以便覆蓋第1漏電極部DA和第2漏電極部DB的上方，故進(jìn)一步緩和了硅襯底表面中的漏電極附近的電場(chǎng)集中。因而，由于擊穿臨界電場(chǎng)點(diǎn)(漏側(cè)的n區(qū)117的第1pn結(jié)深度的部分)的附近的電場(chǎng)強(qiáng)度變低，故HV-MOS的耐壓值提高了。即，按照本實(shí)施例，與實(shí)施例1相比，可實(shí)現(xiàn)進(jìn)一步的高耐壓化。
圖29是示出將實(shí)施例2應(yīng)用于本實(shí)施例的變形例的圖。即，與圖27的的結(jié)構(gòu)的不同點(diǎn)是漏電極具有在第2絕緣膜LB上延伸到的第2漏電極部DB。如圖29中所示，第2漏電極部DB中的在第1絕緣膜LA的上方并在第1方向上延伸的部分比第1漏電極部DA中的在第1絕緣膜LA上并在第1方向上延伸的長(zhǎng)度長(zhǎng)。即，第2漏電極部DB經(jīng)第2絕緣膜LB覆蓋了第1漏電極部DA的上方。如圖29中所示，也可以說該第2漏電極部DB連接了圖27的漏電極119與第2浮置場(chǎng)板FB1。
圖30是示出在圖29的HV-MOS中使柵電極116-源電極114間短路、使HV-MOS成為隔斷狀態(tài)、在漏電極119-源電極114間施加了高電壓時(shí)的該HV-MOS內(nèi)部的電場(chǎng)分布的圖。在圖30中，也與圖28同樣，硅襯底表面中的最靠近漏側(cè)的電場(chǎng)峰值是在第2浮置場(chǎng)板FB2的漏側(cè)的邊緣下，在第2浮置場(chǎng)板FB1的邊緣下不出現(xiàn)峰值。于是，由于擊穿臨界電場(chǎng)點(diǎn)的附近的電場(chǎng)強(qiáng)度變低，故HV-MOS的耐壓值提高了。即，按照本變形例，可實(shí)現(xiàn)進(jìn)一步的高耐壓化。
此外，在本實(shí)施例中，示出了將本發(fā)明應(yīng)用于MOSFET的例子，但本發(fā)明的應(yīng)用不限于此，例如也可廣泛地應(yīng)用于二極管或IGBT等。
<實(shí)施例7>
圖27是示出與實(shí)施例7有關(guān)的HV-MOS的結(jié)構(gòu)的圖。在該圖中，由于對(duì)與圖20中示出的同樣的要素附以同一符號(hào)，故省略這些要素的詳細(xì)的說明。
在與實(shí)施例有關(guān)的HV-MOS中，此外，漏電極119具有在第1絕緣膜LA上延伸的第1漏電極部DA和在第2絕緣膜LB上延伸的第2漏電極部DB。而且，與現(xiàn)有的結(jié)構(gòu)相比，第1漏電極部DA和第2漏電極部DB延伸得較長(zhǎng)。如圖31中所示，如果將第1漏電極部DA中的在第1絕緣膜LA上在第1方向上延伸的部分的長(zhǎng)度定為d，則第2漏電極部DB中的在第1絕緣膜LA的上方并在第1方向上延伸的部分的長(zhǎng)度比長(zhǎng)度d多了長(zhǎng)度e。此時(shí)，使長(zhǎng)度d足夠大，以便d＞e。此外，在圖31的例子中，第1絕緣膜LA的厚度a和第1浮置場(chǎng)板FA與第2浮置場(chǎng)板FB之間的第2方向的距離b的關(guān)系與現(xiàn)有結(jié)構(gòu)相同，定為a＜b。如圖31中所示，也可以說該第1漏電極部DA將圖6的漏電極119連接到第1浮置場(chǎng)板FA1上，該第2漏電極部DB將第2浮置場(chǎng)板FB1、FB2連接到圖6的漏電極119上。
圖32是示出在圖31的HV-MOS中使柵電極116-源電極114間短路、使HV-MOS成為隔斷狀態(tài)、在漏電極119-源電極114間施加了高電壓時(shí)的HV-MOS內(nèi)部的電場(chǎng)分布的圖。在該圖中，示出了從硅襯底表面(Si表面)起到n區(qū)117與p-區(qū)200之間的pn結(jié)深度的電場(chǎng)分布。特別是實(shí)線示出了硅襯底表面的電場(chǎng)分布和n-層110與p-區(qū)200之間的第1pn結(jié)深度的電場(chǎng)分布。硅襯底表面的的最靠近漏側(cè)的電場(chǎng)峰值是在第1浮置場(chǎng)板FA2的漏側(cè)的邊緣下。
例如，與圖7等比較可知，按照本實(shí)施例，最靠近漏側(cè)的電場(chǎng)峰值離擊穿臨界電場(chǎng)點(diǎn)(漏側(cè)的n區(qū)117的第1pn結(jié)深度的部分)較遠(yuǎn)。于是，擊穿臨界電場(chǎng)點(diǎn)的附近的電場(chǎng)強(qiáng)度變低，HV-MOS的耐壓值提高了。
再有，在圖31中，將厚度a與距離b的關(guān)系定為a＜b，但也可應(yīng)用實(shí)施例1，如圖33那樣，定為a＞b。圖34是示出在圖33的HV-MOS中使柵電極116-源電極114間短路、使HV-MOS成為隔斷狀態(tài)、在漏電極119-源電極114間施加了高電壓時(shí)的HV-MOS內(nèi)部的電場(chǎng)分布的圖。在該圖中，示出了從硅襯底表面(Si表面)起到n區(qū)117與p-區(qū)200之間的pn結(jié)深度的電場(chǎng)分布。特別是實(shí)線示出了硅襯底表面的電場(chǎng)分布和n-層110與p-區(qū)200之間的第1pn結(jié)深度的電場(chǎng)分布。總的來說，與圖32相比，可知硅襯底表面中的電場(chǎng)峰值變低、電場(chǎng)集中被緩和了。因而，如果應(yīng)用實(shí)施例1，則可實(shí)現(xiàn)進(jìn)一步的高耐壓化。
此外，本發(fā)明的應(yīng)用不限于MOSFET，例如也可廣泛地應(yīng)用于二極管或IGBT等。圖35是示出將本實(shí)施例應(yīng)用于高耐壓二極管(HV-二極管)的例子的圖，是圖5中的HV-二極管14的放大圖。由于對(duì)與圖5和圖13中示出的同樣的要素附以同一符號(hào)，故省略這里的詳細(xì)的說明。再有，即使在該圖中，為了謀求以后的說明的方便，也與圖5相比使左右相反來描述。圖35的HV-二極管相對(duì)于現(xiàn)有的HV-二極管(在實(shí)施例1中示出的圖13中a＜b)的結(jié)構(gòu)來說，與圖31的第1漏電極部DA和第2漏電極部DB同樣地使第1陰極電極部CA和第2陰極電極部CB延伸得較長(zhǎng)。
圖36是示出在圖35的HV-二極管中在陰極電極142與陽極電極145間施加了反向電壓時(shí)的該HV-二極管內(nèi)的電場(chǎng)分布的圖。在該圖中，示出了從硅襯底表面(Si表面)起到n區(qū)117與p-區(qū)200之間的pn結(jié)深度的電場(chǎng)分布。特別是實(shí)線示出了硅襯底表面的電場(chǎng)分布和n-層143與p-區(qū)200之間的第1pn結(jié)深度的電場(chǎng)分布。此外，該圖示出了圖3的C-C剖面(即，高電位島的角部)中的電場(chǎng)分布。硅襯底表面中的最靠近陰極側(cè)的電場(chǎng)峰值是在第1浮置場(chǎng)板FA2的陰極側(cè)的邊緣下，擊穿臨界電場(chǎng)點(diǎn)(陰極側(cè)的n層121的第1pn結(jié)深度的部分)的附近的電場(chǎng)強(qiáng)度降低了。
另一方面，圖37是示出現(xiàn)有的HV-二極管(在實(shí)施例1中示出的圖13中a＜b的結(jié)構(gòu))中的與圖36同樣的電場(chǎng)分布的圖。該圖也示出了圖3的C-C剖面(即，高電位島的角部)中的電場(chǎng)分布。硅襯底表面中的最靠近陰極側(cè)的電場(chǎng)峰值是在圖35中沒有的第2浮置場(chǎng)板FB1的漏側(cè)的邊緣下。
比較圖36和圖37可知，按照本實(shí)施例，最靠近陰極側(cè)的電場(chǎng)峰值離擊穿臨界電場(chǎng)點(diǎn)較遠(yuǎn)。于是，擊穿臨界電場(chǎng)點(diǎn)附近的電場(chǎng)強(qiáng)度比圖35的HV-二極管的情況高。因而，應(yīng)用了本實(shí)施例的圖35的HV-二極管可得到高的耐壓。
一般來說，在高電位島的角部處，因其形狀的影響，存在特別是在HV-二極管的陰極側(cè)(在HV-MOS的情況下，是漏側(cè))的硅襯底表面中的電場(chǎng)峰值變高的趨勢(shì)。例如，在圖37中也觀察到硅襯底表面中的最靠近陰極側(cè)的電場(chǎng)峰值比最靠近陽極側(cè)的電場(chǎng)峰值大。因此，以往可能存在因在角部形成的HV-二極管或HV-MOS中的擊穿臨界電場(chǎng)點(diǎn)附近的電場(chǎng)強(qiáng)度變高引起的耐壓的下降的情況。按照本實(shí)施例，由于能將HV-二極管或HV-MOS中的擊穿臨界電場(chǎng)點(diǎn)附近的電場(chǎng)強(qiáng)度抑制得較低，故在應(yīng)用于角部的HV-二極管或HV-MOS的情況下特別有效。
<實(shí)施例8>
在實(shí)施例8中，示出將實(shí)施例7應(yīng)用于實(shí)施例6的例子。圖38是示出與本實(shí)施例有關(guān)的HV-MOS的結(jié)構(gòu)的圖。在該圖中，由于對(duì)與圖6和圖29中示出的同樣的要素附以同一符號(hào)，故省略這些要素的詳細(xì)的說明。
與本實(shí)施例有關(guān)的HV-MOS相對(duì)于圖29的結(jié)構(gòu)來說，分別使第1漏電極部DA、第2漏電極部DB、第3漏電極部DC延伸得較長(zhǎng)。如圖38中所示，如果將第1漏電極部DA中的在第1絕緣膜LA上并在第1方向上延伸的部分的長(zhǎng)度定為d，則第2漏電極部DB中的在第1絕緣膜LA的上方并在第1方向上延伸的部分的長(zhǎng)度比長(zhǎng)度d多了長(zhǎng)度e。而且，第3漏電極部DC中的在第1絕緣膜LA的上方并在第1方向上延伸的部分的長(zhǎng)度比長(zhǎng)度d+e還多了長(zhǎng)度f。此時(shí)，使長(zhǎng)度d足夠大，以便使d＞e且d＞f。
如圖38中所示，也可以說該第2漏電極部DB將圖29的漏電極119連接到第2浮置場(chǎng)板FB1、FB2上，此外，該第3漏電極部DC將第3浮置場(chǎng)板FC1連接到圖29的漏電極119上。
圖39是示出在圖38的HV-MOS中使柵電極116-源電極114間短路、使HV-MOS成為隔斷狀態(tài)、在漏電極119-源電極114間施加了高電壓時(shí)的HV-MOS內(nèi)部的電場(chǎng)分布的圖。在該圖中，示出了從硅襯底表面(Si表面)起到n區(qū)117與p-區(qū)200之間的pn結(jié)深度的電場(chǎng)分布。特別是實(shí)線示出了硅襯底表面的電場(chǎng)分布和n-層110與p-區(qū)200之間的第1pn結(jié)深度的電場(chǎng)分布。硅襯底表面的的最靠近漏側(cè)的電場(chǎng)峰值是在第2浮置場(chǎng)板FB3的漏側(cè)的邊緣下。與圖30比較可知，在本實(shí)施例中，也與實(shí)施例7同樣，最靠近漏側(cè)的電場(chǎng)峰值離擊穿臨界電場(chǎng)點(diǎn)(漏側(cè)的n區(qū)117的第1pn結(jié)深度的部分)較遠(yuǎn)。于是，擊穿臨界電場(chǎng)點(diǎn)的附近的電場(chǎng)強(qiáng)度變低，HV-MOS的耐壓值提高了。
如上所述，在高電位島的角部處，存在特別是在HV-二極管的陰極側(cè)(在HV-MOS的情況下，是漏側(cè))的硅襯底表面中的電場(chǎng)峰值變高的趨勢(shì)，可能發(fā)生由此產(chǎn)生的耐壓下降的情況。按照本實(shí)施例，由于可將HV-二極管或HV-MOS的擊穿臨界電場(chǎng)點(diǎn)附近的電場(chǎng)強(qiáng)度抑制得較低，故在應(yīng)用于高電位島的角部的HV-二極管的情況下特別有效。
<變形例>
在以上的各實(shí)施例中，將本發(fā)明應(yīng)用于應(yīng)用了RESURF結(jié)構(gòu)的橫向器件，但本發(fā)明也可應(yīng)用于縱向器件。在此示出將上述實(shí)施例1應(yīng)用于縱向器件的變形例。
圖40是縱向HV-MOS的芯片俯視圖，圖41是沿其芯片外周部(邊緣端部)的D-D線的放大剖面圖。在圖40和圖41中，對(duì)同一要素附以同一符號(hào)。此外，在兩圖中也對(duì)具有與圖6同樣的功能的要素附以與其相同的符號(hào)。
如圖40中所示，在縱向HV-MOS中，在芯片的上表面上配置源電極114和柵電極116，在背面一側(cè)配置漏電極(未圖示)。在芯片的上表面的外周部上形成溝道停止區(qū)211(參照?qǐng)D41)，在其上形成電極212(稱為「溝道停止區(qū)電極」)。
在縱向HV-MOS中，與在實(shí)施例1～8中已說明的橫向HV-MOS不同，在n+襯底220上形成作為第1半導(dǎo)體區(qū)的n-層210。即，在n-層210下不形成p-區(qū)(第4半導(dǎo)體區(qū))。n+襯底211起到HV-MOS的漏的功能，在n+襯底211的背面一側(cè)形成漏電極221。在n-層210內(nèi)形成作為第2半導(dǎo)體區(qū)的p阱111，在其內(nèi)部形成p+區(qū)113。在p阱111的上方經(jīng)第1絕緣膜LA形成的柵電極116，在p阱111和p+區(qū)113的上部形成源電極114。而且，在n-層210的芯片外周部上形成作為第3半導(dǎo)體區(qū)的溝道停止區(qū)211，在其上形成溝道停止區(qū)電極212。以夾住n-層210的方式形成p阱111和溝道停止區(qū)211。
在柵電極116的布線部與溝道停止區(qū)電極212之間的n-層210的上方經(jīng)第1絕緣膜LA形成多個(gè)第1浮置場(chǎng)板FA。再者，在第1浮置場(chǎng)板FA上形成第2絕緣膜LB，在第2絕緣膜LB上形成多個(gè)第2浮置場(chǎng)板FB。如圖41中所示，從第3半導(dǎo)體區(qū)(溝道停止區(qū)211)朝向第2半導(dǎo)體區(qū)(p阱111)的第1方向上分別并排地配置第1浮置場(chǎng)板FA和第2浮置場(chǎng)板FB(在圖40中，簡(jiǎn)化了第1浮置場(chǎng)板FA、第2浮置場(chǎng)板FB來描述)。
在本變形例中，與實(shí)施例1同樣，在將第1絕緣膜LA的厚度定為a、將第1浮置場(chǎng)板FA與第2浮置場(chǎng)板FB之間的第2方向(第1絕緣膜LA和第2絕緣膜LB的厚度方向)的距離定為b時(shí)，與現(xiàn)有的結(jié)構(gòu)相比，加厚第1絕緣膜LA，減薄第2絕緣膜LB，使得a＞b。
這樣，通過將實(shí)施例1應(yīng)用于縱向HV-MOS，緩和了該HV-MOS的隔斷時(shí)的第1絕緣膜LA與n-層210的界面的電場(chǎng)集中。因而，該HV-MOS可在芯片外周部穩(wěn)定地維持高耐壓，可謀求縱向HV-MOS的高耐壓化。
再有，在此示出了將本發(fā)明應(yīng)用于縱向HV-MOS的例子，但除此以外，也可應(yīng)用于IGBT或二極管等縱向功率器件的全部，可得到同樣的效果。此外，在本變形例中，只示出了應(yīng)用了實(shí)施例1的情況，但當(dāng)然也可應(yīng)用其它的實(shí)施例。
權(quán)利要求
1.一種半導(dǎo)體器件，具備第1導(dǎo)電類型的第1半導(dǎo)體區(qū)；以夾住上述第1半導(dǎo)體區(qū)的方式形成的第2導(dǎo)電類型的第2半導(dǎo)體區(qū)和其雜質(zhì)濃度比上述第1半導(dǎo)體區(qū)的雜質(zhì)濃度高的第1導(dǎo)電類型的第3半導(dǎo)體區(qū)；在上述第1半導(dǎo)體區(qū)上形成的第1絕緣膜；在上述第1絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在從上述第3半導(dǎo)體區(qū)朝向上述第2半導(dǎo)體區(qū)的第1方向上并排配置的多個(gè)第1浮置場(chǎng)板；在上述第1浮置場(chǎng)板上形成的第2絕緣膜；以及在上述第2絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在上述第1方向上并排配置的多個(gè)第2浮置場(chǎng)板，其中，在將上述第1絕緣膜的厚度定為a、將上述第1浮置場(chǎng)板與上述第2浮置場(chǎng)板之間的作為上述厚度方向的第2方向上的距離定為b時(shí)，a＞b。
2.如權(quán)利要求1中所述的半導(dǎo)體器件，其特征在于還具有在上述第3半導(dǎo)體區(qū)上形成的電極，上述電極具有在上述第1絕緣膜上延伸的第1電極部和在上述第2絕緣膜上延伸的第2電極部，上述第2電極部中在上述第1方向上延伸于上述第1絕緣膜上方的部分的長(zhǎng)度比上述第1電極部中在上述第1方向上延伸于上述第1絕緣膜上的部分的長(zhǎng)度長(zhǎng)。
3.如權(quán)利要求1中所述的半導(dǎo)體器件，其特征在于還具備在上述第2浮置場(chǎng)板上形成的第3絕緣膜；以及在上述第3絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在上述第1方向上并排配置的多個(gè)第3浮置場(chǎng)板，在將上述第2浮置場(chǎng)板與上述第3浮置場(chǎng)板之間的上述第2方向的距離定為c時(shí)，a＞c。
4.一種半導(dǎo)體器件，具備第1導(dǎo)電類型的第1半導(dǎo)體區(qū)；以夾住上述第1半導(dǎo)體區(qū)的方式形成的第2導(dǎo)電類型的第2半導(dǎo)體區(qū)和其雜質(zhì)濃度比上述第1半導(dǎo)體區(qū)的雜質(zhì)濃度高的第1導(dǎo)電類型的第3半導(dǎo)體區(qū)；在上述第3半導(dǎo)體區(qū)上形成的電極；在上述第1半導(dǎo)體區(qū)上形成的第1絕緣膜；在上述第1絕緣膜上形成的第2絕緣膜；在上述第2絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在從上述第3半導(dǎo)體區(qū)朝向上述第2半導(dǎo)體區(qū)的第1方向上并排配置的多個(gè)第2浮置場(chǎng)板；在上述第2浮置場(chǎng)板上形成的第3絕緣膜；以及在上述第3絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在上述第1方向上并排配置的多個(gè)第3浮置場(chǎng)板，其中，上述電極具有在上述第1絕緣膜上沿上述第1方向延伸的第1電極部。
5.如權(quán)利要求4中所述的半導(dǎo)體器件，其特征在于上述電極還具有在上述第2絕緣膜上延伸的第2電極部和在上述第3絕緣膜上延伸的第3電極部，上述第3電極部中在上述第1方向上延伸于上述第1絕緣膜上方的部分的長(zhǎng)度比上述第1電極部中在上述第1方向上延伸于上述第1絕緣膜上的部分的長(zhǎng)度長(zhǎng)，且比上述第2電極部中在上述第1方向上延伸于上述第1絕緣膜上方的部分的長(zhǎng)度長(zhǎng)。
6.如權(quán)利要求4中所述的半導(dǎo)體器件，其特征在于在將上述第1絕緣膜的厚度定為a、將上述第2絕緣膜的厚度定為b、將上述第2浮置場(chǎng)板與上述第3浮置場(chǎng)板之間的作為上述厚度方向的第2方向上的距離定為c時(shí)，a+b＞c。
7.一種半導(dǎo)體器件，具備第1導(dǎo)電類型的第1半導(dǎo)體區(qū)；以夾住上述第1半導(dǎo)體區(qū)的方式形成的第2導(dǎo)電類型的第2半導(dǎo)體區(qū)和其雜質(zhì)濃度比上述第1半導(dǎo)體區(qū)的雜質(zhì)濃度高的第1導(dǎo)電類型的第3半導(dǎo)體區(qū)；在上述第3半導(dǎo)體區(qū)上形成的電極；在上述第1半導(dǎo)體區(qū)上形成的第1絕緣膜；在上述第1絕緣膜上形成的第2絕緣膜；在上述第2絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在從上述第3半導(dǎo)體區(qū)朝向上述第2半導(dǎo)體區(qū)的第1方向上并排配置的多個(gè)第2浮置場(chǎng)板；在上述第2浮置場(chǎng)板上形成的第3絕緣膜；以及在上述第3絕緣膜上形成并在上述第1半導(dǎo)體區(qū)的上方在上述第1方向上并排配置的多個(gè)第3浮置場(chǎng)板，其中，上述電極具有在上述第1絕緣膜上延伸的第1電極部和在上述第2絕緣膜上延伸的第2電極部，上述第2電極部中在上述第1方向上延伸于上述第1絕緣膜上方的部分的長(zhǎng)度比上述第1電極部中在上述第1方向上延伸于上述第1絕緣膜上的部分的長(zhǎng)度長(zhǎng)。
8.如權(quán)利要求7中所述的半導(dǎo)體器件，其特征在于上述電極還具有在上述第3絕緣膜上延伸的第3電極部，上述第3電極部中在上述第1方向上延伸于上述第1絕緣膜上方的部分的長(zhǎng)度比上述第2電極部中在上述第1方向上延伸于上述第1絕緣膜上方的部分的長(zhǎng)度更長(zhǎng)。
9.如權(quán)利要求8中所述的半導(dǎo)體器件，其特征在于在將上述第1電極部中在上述第1方向上延伸于上述第1絕緣膜上的部分的長(zhǎng)度定為d、上述第2電極部中在上述第1方向上延伸于上述第1絕緣膜上方的部分的長(zhǎng)度定為比上述長(zhǎng)度d多了長(zhǎng)度e、上述第3電極部中在上述第1方向上延伸于上述第1絕緣膜上方的部分的長(zhǎng)度定為比上述長(zhǎng)度d+e還多了長(zhǎng)度f時(shí)，d＞e且d＞f。
10.如權(quán)利要求7中所述的半導(dǎo)體器件，其特征在于在將上述第1絕緣膜的厚度定為a、將上述第2絕緣膜的厚度定為b、將上述第2浮置場(chǎng)板與上述第3浮置場(chǎng)板之間的作為上述厚度方向的第2方向上的距離定為c時(shí)，a+b＞c。
11.如權(quán)利要求1至權(quán)利要求10的任一項(xiàng)中所述的半導(dǎo)體器件，其特征在于上述第2半導(dǎo)體區(qū)起到晶體管的溝道區(qū)的功能，上述第3半導(dǎo)體區(qū)起到上述晶體管的漏區(qū)的功能。
12.如權(quán)利要求1至權(quán)利要求10的任一項(xiàng)中所述的半導(dǎo)體器件，其特征在于上述第2半導(dǎo)體區(qū)起到二極管的陽極的功能，上述第3半導(dǎo)體區(qū)起到上述二極管的陰極的功能。
13.如權(quán)利要求1至權(quán)利要求10的任一項(xiàng)中所述的半導(dǎo)體器件，其特征在于上述第3半導(dǎo)體區(qū)起到芯片的外周部的溝道停止區(qū)的功能。
14.如權(quán)利要求1至權(quán)利要求10的任一項(xiàng)中所述的半導(dǎo)體器件，其特征在于還具有與上述第1半導(dǎo)體區(qū)的下側(cè)接觸的第2導(dǎo)電類型的第4半導(dǎo)體區(qū)。
15.如權(quán)利要求14中所述的半導(dǎo)體器件，其特征在于上述第1半導(dǎo)體區(qū)的雜質(zhì)濃度低且厚度薄，以便通過對(duì)上述第1半導(dǎo)體區(qū)與上述第4半導(dǎo)體區(qū)之間的第1pn結(jié)施加比上述第1半導(dǎo)體區(qū)與上述第2半導(dǎo)體區(qū)之間的第2pn結(jié)的擊穿電壓低的反向電壓，在上述第2半導(dǎo)體區(qū)和上述第3半導(dǎo)體區(qū)之間使耗盡層從上述第1pn結(jié)擴(kuò)展到上述半導(dǎo)體襯底的上表面。
全文摘要
本發(fā)明的課題是緩和半導(dǎo)體器件內(nèi)的電場(chǎng)集中以謀求高耐壓化。在n
文檔編號(hào)H01L29/40GK1649168SQ20041001147
公開日2005年8月3日 申請(qǐng)日期2004年12月31日 優(yōu)先權(quán)日2004年1月26日
發(fā)明者幡手一成 申請(qǐng)人:三菱電機(jī)株式會(huì)社