專利名稱：用于高電壓操作的金屬氧化物半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路及其制造半導(dǎo)體器件的加工方法。更具體地說，本發(fā)明提供了一種用于制造高電壓MOS晶體管開關(guān)器件的方法。但是應(yīng)當(dāng)認(rèn)識(shí)到，本發(fā)明具有更寬泛的適用范圍。
集成電路已經(jīng)從在單個(gè)硅晶片上制備的少數(shù)互連的器件發(fā)展成為數(shù)以百萬計(jì)的器件。常規(guī)集成電路提供的性能和復(fù)雜度遠(yuǎn)遠(yuǎn)超出了最初的預(yù)想。為了在復(fù)雜度和電路密度(即，在給定的芯片面積上能夠封裝的器件數(shù)目)方面獲得進(jìn)步，最小器件的特征尺寸(又被稱為器件“幾何圖形”)伴隨每一代集成電路而變得更小。
逐漸提高的電路密度不僅改進(jìn)了集成電路的復(fù)雜度和性能，并且為消費(fèi)者提供了較低成本的零部件。集成電路或芯片制造設(shè)備可以花費(fèi)幾億甚至幾十億美元。每個(gè)制造設(shè)備將具有一定的晶圓生產(chǎn)量，而在每個(gè)晶圓上將有一定數(shù)量的集成電路。因此，通過使集成電路的個(gè)體器件變得更小，可以在每個(gè)晶圓上制備更多的器件，從而提高制造設(shè)備的產(chǎn)量。將器件做的更小非常具有挑戰(zhàn)性，因?yàn)樵贗C制造過程中使用的每道工藝都有一個(gè)極限。也就是說，一個(gè)給定的工藝通常只能作到某一特征尺寸，之后要么需要改變工藝，要么需要改變器件布局。此外，隨著器件需要越來越快速的設(shè)計(jì)，某些傳統(tǒng)的工藝與材料存在處理極限一種高電壓MOS器件是通常要求較小的設(shè)計(jì)同時(shí)需要獲得較高電壓能力的集成電路芯片示例。較小的設(shè)計(jì)通常導(dǎo)致較低的電壓，這對(duì)這些類型的集成電路器件來說是不希望有的。設(shè)計(jì)出的較高的擊穿電壓通常是以大尺寸為代價(jià)的，這限制了能夠在單個(gè)晶圓上制備的集成電路的數(shù)目。為了獲得較高的結(jié)擊穿電壓，在30伏特以上可工作的高電壓MOS晶體管通常必須使用橫向漏極MOS(Lateral Drain MOS)器件結(jié)構(gòu)，通常稱作LDMOS。令人遺憾的是，LDMOS結(jié)構(gòu)通常具有很大的尺寸。較小的高電壓MOS晶體管依靠漏極擴(kuò)散MOS器件結(jié)構(gòu)(DDMOS)。盡管這些DDMOS結(jié)構(gòu)很小，但是它們通常工作在12伏～20伏電壓下。在本說明書以及下文中將詳細(xì)描述這些以及其它的限制。
從上面可以看出，需要一種改進(jìn)的技術(shù)，用于處理半導(dǎo)體器件。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了用于制造半導(dǎo)體器件的集成電路加工技術(shù)。更具體的說，本發(fā)明提供了一種制造高電壓MOS晶體管開關(guān)器件的方法，但是應(yīng)當(dāng)認(rèn)識(shí)到，本發(fā)明具有更寬的適用范圍。
在一個(gè)具體實(shí)施例中，本發(fā)明提供了一種制造高電壓半導(dǎo)體器件的方法。所述方法包括提供一個(gè)具有表面區(qū)域的襯底(例如，硅晶圓)。所述方法包括在所述襯底內(nèi)形成一個(gè)阱區(qū)，并且在所述阱區(qū)內(nèi)形成一個(gè)雙擴(kuò)散漏極區(qū)。所述方法還包括形成一個(gè)覆蓋在所述表面區(qū)域上的柵電介質(zhì)層，并且形成一個(gè)覆蓋在所述柵電介質(zhì)層上的柵多晶硅層。形成一個(gè)覆蓋在所述柵多晶硅層之上的掩模層。所述方法包括圖案化所述柵多晶硅層以形成具有第一預(yù)定寬度和預(yù)定厚度的柵電極。所述柵電極具有形成在所述第一預(yù)定寬度之間的第一側(cè)面和第二側(cè)面。所述柵電極耦合到所述阱區(qū)內(nèi)的所述雙擴(kuò)散漏極區(qū)。優(yōu)選地，所述第一側(cè)面具有在所述柵電介質(zhì)層之上的下角以及在所述掩模層之下的上角，并且所述第二側(cè)面具有在所述柵電介質(zhì)層之上的下角以及在所述掩模層之下的上角。所述方法引起所述柵電極的氧化，使得所述第一側(cè)面上的下角和所述第二側(cè)面上的下角從多晶硅材料轉(zhuǎn)變?yōu)槎趸?，同時(shí)所述第一側(cè)面上的上角和所述第二側(cè)面上的上角基本沒有被氧化。所述方法繼續(xù)轉(zhuǎn)變所述第一側(cè)面的下角和所述第二側(cè)面上的下角，以將由多晶硅構(gòu)成的所述柵電極從第一預(yù)定寬度降低到第二預(yù)定寬度，進(jìn)而將高電壓半導(dǎo)體器件的擊穿電壓提高到20伏特以上。
在另一個(gè)具體實(shí)施例中，本發(fā)明提供了一種高電壓半導(dǎo)體器件。所述器件具有一個(gè)包含表面區(qū)域的襯底。所述襯底具有一個(gè)在所述襯底內(nèi)部的阱區(qū)以及一個(gè)在所述阱區(qū)內(nèi)部的雙擴(kuò)散漏極區(qū)。一個(gè)柵電介質(zhì)層覆蓋在所述表面區(qū)域之上。一個(gè)柵多晶硅層覆蓋在所述柵電介質(zhì)層之上。一個(gè)掩模層覆蓋在所述柵多晶硅層之上。所述器件還具有一個(gè)在所述柵多晶硅層內(nèi)部形成的柵電極。所述柵電極具有一個(gè)第一預(yù)定寬度和一個(gè)第一預(yù)定厚度。優(yōu)選地，所述柵電極具有在所述第一預(yù)定寬度之間形成的第一側(cè)面和第二側(cè)面。所述柵電極耦合到在所述阱區(qū)內(nèi)部的所述雙擴(kuò)散漏極區(qū)。優(yōu)選地，所述第一側(cè)面具有在所述柵電介質(zhì)層之上的下角以及在所述掩模層之下的上角，并且所述第二側(cè)面具有在所述柵電介質(zhì)層之上的下角以及在所述掩模層之下的上角。在所述柵電極的所述第一側(cè)面上的所述下角處形成由多晶硅形成的第一絕緣區(qū)域。所述第一絕緣區(qū)域從所述第一側(cè)面向所述柵電極內(nèi)部的第一預(yù)選區(qū)域延伸。在所述柵電極的所述第二側(cè)面上的所述下角處形成由多晶硅形成的第二絕緣區(qū)域。所述第二絕緣區(qū)域從所述第二側(cè)面向所述柵電極內(nèi)部的第二預(yù)選區(qū)域延伸。在所述第一預(yù)選區(qū)域和所述第二預(yù)選區(qū)域之間形成第二預(yù)定寬度。所述第二預(yù)定寬度基本由多晶硅構(gòu)成。優(yōu)選地，以20伏特以上的電壓表征高電壓器件具有的高電壓半導(dǎo)體器件擊穿電壓。
通過本發(fā)明，實(shí)現(xiàn)了許多優(yōu)于傳統(tǒng)技術(shù)的優(yōu)點(diǎn)。例如，本技術(shù)易于使用依賴于傳統(tǒng)技術(shù)的工藝。在一些實(shí)施例中，本方法在每個(gè)晶圓上的芯片方面提供了更高的器件成品率。此外，本方法提供了與傳統(tǒng)工藝相兼容的工藝，而基本不用對(duì)現(xiàn)有的設(shè)備或工藝進(jìn)行改動(dòng)。本發(fā)明優(yōu)選地可提供多種實(shí)現(xiàn)高電壓應(yīng)用(例如20伏特或以上)的方法。根據(jù)實(shí)施例，可以實(shí)現(xiàn)一個(gè)或多個(gè)這些優(yōu)點(diǎn)。在本說明書的下文中，將詳細(xì)描述這些以及其它的優(yōu)點(diǎn)。
參考下文詳細(xì)的描述和附圖，可以更全面地理解本發(fā)明的各種其它目的、特征和好處。


圖1和圖2是傳統(tǒng)高電壓半導(dǎo)體器件的簡(jiǎn)化橫截面示圖；圖3是根據(jù)本發(fā)明的實(shí)施例的高電壓半導(dǎo)體器件的簡(jiǎn)化橫截面示圖；圖4是根據(jù)本發(fā)明的實(shí)施例的用于制造高電壓半導(dǎo)體器件的方法的簡(jiǎn)化流程圖。
具體實(shí)施例方式
根據(jù)本發(fā)明，提供了用于制造半導(dǎo)體器件的集成電路加工技術(shù)。更具體的說，本發(fā)明提供了一種制造高電壓MOS晶體管開關(guān)器件的方法，但是應(yīng)當(dāng)認(rèn)識(shí)到，本發(fā)明具有更寬的適用范圍。
在討論本發(fā)明的細(xì)節(jié)之前，我們已經(jīng)簡(jiǎn)要說明了我們已經(jīng)發(fā)現(xiàn)的傳統(tǒng)高電壓MOS器件的某些局限。以高于30V的工作電壓表征的MOS晶體管為了獲得較高的結(jié)擊穿電壓常常使用橫向漏極器件MOS結(jié)構(gòu)(LDMOS)。令人遺憾的是，這樣的較高擊穿電壓是以較大的器件設(shè)計(jì)準(zhǔn)則為代價(jià)的，這將在下文詳細(xì)描述。使用延伸式漏極擴(kuò)散器件MOS結(jié)構(gòu)(Extended Drain Diffusion Device MOS)的MOS晶體管通常之在約12V-20V的電壓范圍內(nèi)工作，其與LDMOS相比使用了較小的器件設(shè)計(jì)準(zhǔn)則。我們發(fā)現(xiàn)MOS晶體管有支持20V～30V工作電壓的需要。設(shè)計(jì)準(zhǔn)則應(yīng)當(dāng)可與DDDMOS器件相比擬。傳統(tǒng)器件的局限的其它細(xì)節(jié)以及對(duì)本發(fā)明的說明可以在本說明書以及下文的詳細(xì)描述中找到。
圖1是傳統(tǒng)LDMOS半導(dǎo)體器件100的簡(jiǎn)化橫截面示圖。如圖所示，LDMOS器件包括P型襯底101。在P-型襯底內(nèi)部形成了一個(gè)阱區(qū)103。所述器件還具有通過注入及擴(kuò)散而形成的DRIFT(漂移)區(qū)105。高濃度N+型區(qū)113也包括在內(nèi)。所述器件還具有場(chǎng)氧化物區(qū)115，其將所述器件與P+型區(qū)107隔開。一個(gè)溝道停止層109也包括在內(nèi)。所述器件具有覆蓋在溝道區(qū)之上的柵電極117，所述溝道區(qū)在柵電介質(zhì)層119之下。
仍舊如圖所示，所述柵電極具有位于所述柵極結(jié)構(gòu)的外邊緣部分之下的兩個(gè)氧化物板(oxide plate)111。所述氧化物板通常由場(chǎng)隔離氧化物或氧化物掩模層形成，所述氧化物板比所述柵電介質(zhì)層厚。在柵電極和柵電介質(zhì)邊緣處的厚氧化物產(chǎn)生較高的擊穿電壓。然而，LDMOS器件具有某些局限。厚氧化物占據(jù)很大的面積，這通常是較大擊穿電壓所需要的。盡管可以實(shí)現(xiàn)諸如40V的很高工作電壓，但是傳統(tǒng)LDMOS通常很難按比例提高并制造的更小。因此已經(jīng)提出了其它技術(shù)。
圖2是傳統(tǒng)延伸式漏極擴(kuò)散器件(DDD)MOS半導(dǎo)體器件200的簡(jiǎn)化橫截面示圖。如所示，DDDMOS器件包括一個(gè)P-型襯底。在P-型襯底內(nèi)部形成了一個(gè)阱區(qū)。所述器件還具有通過注入及擴(kuò)散而形成的DDD區(qū)203。高濃度N+型區(qū)205也包括在內(nèi)。所述器件還具有場(chǎng)氧化物區(qū)，其將所述器件與P+型區(qū)隔開。一個(gè)溝道停止層也包括在內(nèi)。所述器件具有覆蓋在溝道區(qū)之上的柵電極201。
通過使用比LDMOS器件更小的設(shè)計(jì)準(zhǔn)則而在柵極之下的漏極區(qū)域內(nèi)形成深延伸式漏極結(jié)輪廓，來制造傳統(tǒng)的DDDMOS器件。深延伸式漏極結(jié)產(chǎn)生了適度增強(qiáng)的結(jié)擊穿電壓。這種MOS器件可以獲得12V～20V的工作電壓，這對(duì)某些應(yīng)用來說是合適的，但是這種MOS器件不太能夠獲得高于20V的工作電壓。通過利用本發(fā)明的方法以及作為結(jié)果的高電壓半導(dǎo)體器件結(jié)構(gòu)，可以克服或至少部分克服傳統(tǒng)器件的這些和其它局限。在本發(fā)明的說明書和下文的詳細(xì)描述中可以找到本發(fā)明的具體細(xì)節(jié)。
圖3是根據(jù)本發(fā)明的實(shí)施例的高電壓半導(dǎo)體器件300的簡(jiǎn)化橫截面示圖。該示圖僅僅是一個(gè)示例，而不應(yīng)作為對(duì)這里的權(quán)利要求的范圍的限制。本領(lǐng)域普通技術(shù)人員將能看出許多變化、修改和等同替換。如所示，高電壓器件包括一個(gè)P-型襯底301。在P-型襯底內(nèi)部形成了一個(gè)阱區(qū)303。所述器件還具有通過注入及擴(kuò)散而形成的DDD區(qū)305。高濃度N+型區(qū)311也包括在內(nèi)。所述器件還具有場(chǎng)氧化物區(qū)309，其將所述器件與P+型區(qū)307隔開。一個(gè)溝道停止層也包括在內(nèi)。所述器件具有覆蓋在溝道區(qū)317之上的柵電極313，所述溝道區(qū)317在柵電介質(zhì)層319和315之下。
如所示，通過使用受控柵多晶硅再氧化工藝而在所述多晶硅的邊緣直接形成厚柵氧化物部分315，來制造高電壓MOS器件(HMOS)。由多晶硅再氧化生成的氧化物具有如所期望的厚度(1000A～2000A)，從而提供足夠的氧化物和多晶硅厚度以提高擊穿電壓。同時(shí)其它MOS器件(非HV器件)多晶柵極可以覆有薄SiN(～50A)硬掩模以防止氧化，這使得這種MOS器件可以在較低電壓下工作。本發(fā)明的HMOS器件可以獲得如LDMOS的很高的工作電壓，只要在多晶硅氧化之后邊緣氧化物具有足夠的厚度。當(dāng)然，還可以有其它的變化、修改和等同替換。
高電壓器件優(yōu)選地具有一個(gè)包含表面區(qū)域的襯底(例如，硅晶圓)。所述襯底具有一個(gè)在所述襯底內(nèi)部的阱區(qū)，并且在所述阱區(qū)內(nèi)部具有一個(gè)雙擴(kuò)散漏極區(qū)。一個(gè)柵電介質(zhì)層覆蓋在表面區(qū)域上。一個(gè)柵多晶硅層覆蓋在柵電介質(zhì)層上。一個(gè)掩模層覆蓋在柵多晶硅層上。所述器件還具有一個(gè)在柵多晶硅層內(nèi)部形成的柵電極。所述柵電極具有一個(gè)第一預(yù)定寬度和一個(gè)第一預(yù)定厚度。優(yōu)選地，所述柵電極具有在第一預(yù)定寬度之間形成的第一側(cè)面和第二側(cè)面。所述柵電極耦合到在阱區(qū)內(nèi)部的雙擴(kuò)散漏極區(qū)。優(yōu)選地，所述第一側(cè)面具有在柵電介質(zhì)層之上的下角以及在掩模層之下的上角，并且所述第二側(cè)面具有在柵電介質(zhì)層之上的下角以及在掩模層之下的上角。在柵電極的第一側(cè)面上的下角處形成由多晶硅形成的第一絕緣區(qū)域。第一絕緣區(qū)域從第一側(cè)面向柵電極內(nèi)部的第一預(yù)選區(qū)域延伸。在柵電極的第二側(cè)面上的下角處形成由多晶硅形成的第二絕緣區(qū)域。第二絕緣區(qū)域從第二側(cè)面向柵電極內(nèi)部的第二預(yù)選區(qū)域延伸。在第一預(yù)選區(qū)域和第二預(yù)選區(qū)域之間形成第二預(yù)定寬度。第二預(yù)定寬度基本由多晶硅構(gòu)成。優(yōu)選地，以高于20伏特的電壓來表征該高電壓器件具有的高電壓半導(dǎo)體器件擊穿電壓。在本說明書及下文的詳細(xì)描述中將找到制造本發(fā)明的器件的方法的具體細(xì)節(jié)。
根據(jù)本發(fā)明的實(shí)施例的制造互連結(jié)構(gòu)的方法可以簡(jiǎn)要描述如下1.提供一個(gè)襯底；2.形成阱區(qū)；3.形成隔離區(qū)4.形成活性區(qū)(active region)；5.形成柵氧化物區(qū)；6.形成高電壓MOS器件和非高電壓MOS器件的多晶硅柵區(qū)；7.形成覆蓋在非高電壓MOS器件之上的薄氮化硅層；
8.執(zhí)行再氧化工藝；9.繼續(xù)增加?xùn)烹姌O邊緣附近的柵氧化物的厚度；10.形成氮化硅隔離物；以及11.執(zhí)行預(yù)期的其它步驟。
上面的步驟序列提供了根據(jù)本發(fā)明的實(shí)施例的一種方法。如所示，本方法使用的步驟組合包括形成具有低k電介質(zhì)層的互連結(jié)構(gòu)的方法。在不脫離這里的權(quán)利要求的范圍的條件下，可以增加步驟，去除一個(gè)或多個(gè)步驟或者以不同的次序規(guī)定一個(gè)或多個(gè)步驟。在本說明書以及下文的詳細(xì)描述中可以發(fā)現(xiàn)本發(fā)明的其它細(xì)節(jié)。
圖4是一個(gè)簡(jiǎn)化的流程圖，該流程示了根據(jù)本發(fā)明的實(shí)施例的用于制造高電壓半導(dǎo)體器件的方法。該示圖僅僅作為示例，而不應(yīng)作為對(duì)這里的權(quán)利要求的范圍的限制。本領(lǐng)域普通技術(shù)人員將能看出許多變化、替換和修改。如所示，所示方法提供了一個(gè)襯底401，例如硅晶圓。該襯底具有一個(gè)中將在其上形成半導(dǎo)體器件的上表面。所述方法在半導(dǎo)體襯底的一部分的內(nèi)部形成阱區(qū)(步驟403)。每個(gè)阱區(qū)具有選定的深度。所述方法還包括形成隔離區(qū)(步驟405)，例如LOCOS、淺槽隔離等等。所述方法還形成活性區(qū)。
接著，所述方法形成覆蓋在襯底表面的柵電介質(zhì)層。該電介質(zhì)層優(yōu)選地是高質(zhì)量氧化物層或其它高質(zhì)量薄膜。所述層優(yōu)選地是具有厚度為80埃和更小的的熱氧化物。所述方法形成高電壓MOS器件和非高電壓MOS器件的多晶硅(步驟407)柵區(qū)。該多晶硅區(qū)是柵電極，其是通過使用沉積和圖案化工藝來形成的?？梢酝ㄟ^原位(in-situ)摻雜多晶硅、無定形原位摻雜多晶硅等等來形成所述多晶硅。所述方法可選地形成一個(gè)覆蓋在非高電壓MOS器件之上的薄氮化硅層409。該薄氮化物層防止非高電壓MOS器件的柵氧化物和/或柵電極的進(jìn)一步氧化。
所述方法執(zhí)行再氧化工藝(步驟411)，其引起柵電極的邊緣氧化以將多晶硅材料轉(zhuǎn)變?yōu)榻^緣的二氧化硅。這里，所述方法引起柵電極的氧化，使得所述第一側(cè)面上的下角和所述第二側(cè)面的下角從多晶硅材料轉(zhuǎn)變?yōu)槎趸?，而所述第一?cè)面上的上角和所述第二側(cè)面的上角基本沒有被氧化。所述方法繼續(xù)轉(zhuǎn)變所述第一側(cè)面上的下角和所述第二側(cè)面的下角，以將由多晶硅材料構(gòu)成的柵電極的第一預(yù)定寬度降低為第二預(yù)定寬度，進(jìn)而將高電壓半導(dǎo)體器件的擊穿電壓增加到20伏特以上。通過在諸如600℃至700℃的高溫下將器件的表面暴露給含氧物質(zhì)來使用熱氧化，進(jìn)而發(fā)生再氧化。這里使用了干法熱氧化。第二預(yù)定寬度優(yōu)選地小于第一預(yù)定寬度。當(dāng)然，可以有其它的變化修改和替換。
所述方法隨后在柵電極的邊緣形成側(cè)壁隔離物(步驟413)。側(cè)壁隔離物優(yōu)選為氧化物隔離物，但基于應(yīng)用也可以是氮化物或氧化物和氮化物的任意組合。所述方法隨后執(zhí)行后續(xù)(步驟415)處理步驟，包括內(nèi)連線的金屬化以及鈍化。本領(lǐng)域普通技術(shù)人員將能實(shí)現(xiàn)這些以及其它步驟。
優(yōu)選地，所述方法包括提供一個(gè)具有表面區(qū)域的襯底(例如，硅晶圓)。所述方法包括在襯底內(nèi)部形成一個(gè)阱區(qū)以及在阱區(qū)內(nèi)部形成一個(gè)雙擴(kuò)散漏極區(qū)。所述方法還包括形成一個(gè)覆蓋在表面區(qū)域上的柵電介質(zhì)層以及形成一個(gè)覆蓋在柵電介質(zhì)層之上的柵多晶硅層。形成一個(gè)掩模層覆蓋在柵多晶硅層之上。所述方法包括圖案化柵多晶硅層以形成具有第一預(yù)定寬度和預(yù)定厚度的柵電極。所述柵電極具有在所述第一預(yù)定寬度之間形成的第一側(cè)面和第二側(cè)面。所述柵電極耦合到在所述阱區(qū)內(nèi)部的所述雙擴(kuò)散漏極區(qū)。優(yōu)選地，所述第一側(cè)面具有在所述柵電介質(zhì)層之上的下角以及在所述掩模層之下的上角，并且所述第二側(cè)面具有在所述柵電介質(zhì)層之上的下角以及在所述掩模層之下的上角。所述方法引起所述柵電極的氧化，使得所述第一側(cè)面上的下角和所述第二側(cè)面上的下角從多晶硅材料轉(zhuǎn)變?yōu)槎趸?，同時(shí)所述第一側(cè)面上的上角和所述第二側(cè)面上的上角基本沒有被氧化。所述方法繼續(xù)轉(zhuǎn)變所述第一側(cè)面的下角和所述第二側(cè)面上的下角，以將由多晶硅構(gòu)成的所述柵電極從第一預(yù)定寬度降低到第二預(yù)定寬度，進(jìn)而將高電壓半導(dǎo)體器件的擊穿電壓提高到20伏特以上。
還應(yīng)當(dāng)理解，這里所描述的示例和實(shí)施例只是為了說明的目的，本領(lǐng)域的普通技術(shù)人員可以根據(jù)上述實(shí)施例對(duì)本發(fā)明進(jìn)行各種修改和變化。這些修改和變化都在本申請(qǐng)的精神和范圍內(nèi)，并且也在所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種制造高電壓半導(dǎo)體器件的方法，所述方法包括提供一個(gè)具有一個(gè)表面區(qū)域的襯底；在所述襯底內(nèi)部形成一個(gè)阱區(qū)；在所述阱區(qū)內(nèi)部形成一個(gè)雙擴(kuò)散漏極區(qū)；形成一個(gè)覆蓋在所述表面區(qū)域之上的柵電介質(zhì)層；形成一個(gè)覆蓋在所述柵電介質(zhì)層之上的柵多晶硅層；形成一個(gè)覆蓋在所述柵多晶硅層之上的掩模層；圖案化所述柵多晶硅層以形成具有第一預(yù)定寬度和預(yù)定厚度的柵電極，所述柵電極具有形成在所述第一預(yù)定寬度之間的第一側(cè)面和第二側(cè)面，所述柵電極耦合到所述阱區(qū)內(nèi)的所述雙擴(kuò)散漏極區(qū)，所述第一側(cè)面具有在所述柵電介質(zhì)層之上的下角以及在所述掩模層之下的上角，并且所述第二側(cè)面具有在所述柵電介質(zhì)層之上的下角以及在所述掩模層之下的上角；引起所述柵電極的氧化，使得所述第一側(cè)面上的所述下角和所述第二側(cè)面上的所述下角從多晶硅材料轉(zhuǎn)變?yōu)槎趸?，而所述第一?cè)面上的所述上角和所述第二側(cè)面上的所述上角基本沒有被氧化；以及繼續(xù)轉(zhuǎn)變所述第一側(cè)面的所述下角和所述第二側(cè)面上的所述下角，以將由多晶硅構(gòu)成的所述柵電極從所述第一預(yù)定寬度降低到由多晶硅構(gòu)成的第二預(yù)定寬度，進(jìn)而將所述高電壓半導(dǎo)體器件的擊穿電壓提高到20伏特以上。
2.如權(quán)利要求1所述的方法，其中所述柵電極包括摻雜多晶硅材料。
3.如權(quán)利要求1所述的方法，其中所述第二預(yù)定厚度小于所述第一預(yù)定厚度。
4.如權(quán)利要求1所述的方法，其中所述第一側(cè)面上的所述上角以及所述第二側(cè)面上的所述上角基本被所述覆蓋掩模層保護(hù)，而不被含氧物質(zhì)氧化。
5.如權(quán)利要求1所述的方法，其中通過含氧物質(zhì)來提供所述氧化。
6.如權(quán)利要求1所述的方法，其中將所述氧化維持在從約600℃到約750℃的溫度范圍內(nèi)。
7.如權(quán)利要求1所述的方法，其中所述掩模層是一個(gè)氮化硅層。
8.如權(quán)利要求1所述的方法，其中所述掩模層一個(gè)硅化鎢層。
9.如權(quán)利要求1所述的方法，其中所述第一側(cè)面的所述下角和所述第二側(cè)面的所述下角被充分氧化并且具有絕緣性質(zhì)。
10.一種高電壓半導(dǎo)體器件，包括一個(gè)襯底，具有一個(gè)表面區(qū)域；一個(gè)阱區(qū)，位于所述襯底內(nèi)部；一個(gè)雙擴(kuò)散漏極區(qū)，位于所述阱區(qū)內(nèi)部；一個(gè)柵電介質(zhì)層，覆蓋在所述表面區(qū)域之上；一個(gè)柵多晶硅層，覆蓋在所述柵電介質(zhì)層之上；一個(gè)掩模層，覆蓋在所述柵多晶硅層之上；一個(gè)柵電極，形成于所述柵多晶硅層內(nèi)部，所述柵電極具有一個(gè)第一預(yù)定寬度和一個(gè)第一預(yù)定厚度，所述柵電極具有在所述第一預(yù)定寬度之間形成的第一側(cè)面和第二側(cè)面，所述柵電極耦合到所述阱區(qū)內(nèi)部的所述雙擴(kuò)散漏極區(qū)，所述第一側(cè)面具有在所述柵電介質(zhì)層之上的一個(gè)下角以及在所述掩模層之下的一個(gè)上角，所述第二側(cè)面具有在所述柵電介質(zhì)層之上的一個(gè)下角以及在所述掩模層之下的一個(gè)上角；一個(gè)第一絕緣區(qū)域，位于所述柵電極的所述第一側(cè)面上的所述下角，所述第一絕緣區(qū)域從所述第一側(cè)面延伸到所述柵電極內(nèi)部的一個(gè)第一預(yù)選區(qū)域；一個(gè)第二絕緣區(qū)域，位于所述柵電極的所述第二側(cè)面上的所述下角，所述第二絕緣區(qū)域從所述第二側(cè)面延伸到所述柵電極內(nèi)部的一個(gè)第二預(yù)選區(qū)域；一個(gè)第二預(yù)定寬度，形成于所述第一預(yù)選區(qū)域和所述第二預(yù)選區(qū)域之間，所述第二預(yù)定寬度基本包括多晶硅；以及所述高電壓半導(dǎo)體器件的擊穿電壓，特征為20伏特以上。
11.如權(quán)利要求10所述的器件，其中所述柵電極包括摻雜多晶硅材料。
12.如權(quán)利要求10所述的器件，其中所述第二預(yù)定厚度小于所述第一預(yù)定厚度。
13.如權(quán)利要求10所述的器件，其中所述第一側(cè)面上的所述上角以及所述第二側(cè)面上的所述上角基本被所述覆蓋掩模層保護(hù)，而不被含氧物質(zhì)氧化。
14.如權(quán)利要求10所述的器件，其中由含氧物質(zhì)來提供所述第一絕緣區(qū)域和所述第二絕緣區(qū)域，所述含氧物質(zhì)將所述下角從多晶硅材料轉(zhuǎn)變?yōu)樗龅谝唤^緣區(qū)域和所述第二絕緣區(qū)域。
15.如權(quán)利要求10所述的器件，其中所述掩模層是一個(gè)氮化硅層。
16.如權(quán)利要求10所述的器件，其中所述掩模層是硅化鎢層。
17.如權(quán)利要求10所述的器件，其中所述第一絕緣區(qū)域和所述第二絕緣區(qū)域被充分氧化并且具有絕緣性質(zhì)。
全文摘要
一種高電壓半導(dǎo)體器件。該器件具有一個(gè)包含表面區(qū)域的襯底。該襯底具有一個(gè)在襯底內(nèi)部的阱區(qū)以及一個(gè)在阱區(qū)內(nèi)部的雙擴(kuò)散漏極區(qū)。一個(gè)柵電介質(zhì)層覆蓋在表面區(qū)域之上。一個(gè)柵多晶硅層覆蓋在柵電介質(zhì)層之上。一個(gè)掩模層覆蓋在柵多晶硅層之上。器件還具有一個(gè)在柵多晶硅層內(nèi)部形成的柵電極。該柵電極具有一個(gè)第一預(yù)定寬度和一個(gè)第一預(yù)定厚度。優(yōu)選地，柵電極具有在第一預(yù)定寬度之間形成的第一側(cè)面和第二側(cè)面。柵電極耦合到阱區(qū)內(nèi)部的雙擴(kuò)散漏極區(qū)。優(yōu)選地，第一側(cè)面具有在柵電介質(zhì)層之上的下角以及在掩模層之下的上角，并且第二側(cè)面具有在柵電介質(zhì)層之上的下角以及在掩模層之下的上角。在柵電極的第一側(cè)面上的下角處形成由多晶硅形成的第一絕緣區(qū)域。該第一絕緣區(qū)域從第一側(cè)面向柵電極內(nèi)部的第一預(yù)選區(qū)域延伸。在柵電極的第二側(cè)面上的下角處形成由多晶硅形成的第二絕緣區(qū)域。第二絕緣區(qū)域從第二側(cè)面向柵電極內(nèi)部的第二預(yù)選區(qū)域延伸。在第一預(yù)選區(qū)域和第二預(yù)選區(qū)域之間形成第二預(yù)定寬度。第二預(yù)定寬度基本由多晶硅構(gòu)成。優(yōu)選地，以20伏特以上的電壓表征高電壓器件具有的高電壓半導(dǎo)體器件擊穿電壓。
文檔編號(hào)H01L29/423GK1716550SQ200410025738
公開日2006年1月4日 申請(qǐng)日期2004年6月28日 優(yōu)先權(quán)日2004年6月28日
發(fā)明者陳軍, 李若加 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司