專利名稱：半導體電子器件的制作方法
技術領域：
本發(fā)明涉及使用氮化物系化合物半導體的半導體電子器件。
背景技術：
使用氮化物系化合物半導體，例如GaN系化合物半導體的場效應晶體管(以下稱GaN系FET)是可以在近400℃的溫度環(huán)境下也不發(fā)生熱失控地工作的FET，因而作為高溫工作的固體元件正引人注目。對于GaN系材料，要制造像Si晶體、GaAs晶體、InP晶體那樣的大直徑的單晶襯底是困難的。因此，難以用GaN單晶襯底進行GaN系材料的晶體層的外延生長，以形成GaN系FET的層結構。因此，在制造GaN系FET時，用如下的方法進行GaN系材料的晶體層生長。以在圖3中作為概略圖示出的橫型GaN系FET為例說明此例。
首先，在作為晶體生長用的襯底的由藍寶石構成的單晶襯底1上，用MOCVD法等外延晶體生長法，通過合適地選定晶體生長時的成膜條件(例如生長溫度為500～600℃)使以GaN單晶為主體的中間層2在襯底1上成膜。
然后，在該中間層2上繼續(xù)進行GaN的外延晶體生長，形成緩沖層3、電子渡越層4、電子供給層5和接觸層6。之后，在該半導體疊層結構上形成為歐姆結的源電極7a和漏電極7c以及為肖特基結或為MIS(金屬-絕緣體-半導體)結的柵電極7b，制成圖3所示的橫型GaN系FET。
但是襯底1與GaN單晶的晶格常數(shù)顯著地不同，在該中間層2上存在由它與襯底1之間的較大的晶格失配引起的在膜厚方向垂直延伸的位錯缺陷。半導體疊層結構中的位錯密度通常為1×109～1×1010cm-2左右的值。然后，在中間層2上形成由電子渡越層4、電子供給層5和接觸層6構成的半導體疊層結構。在上述疊層結構的FET的情況下，在上述中間層2中存在的位錯缺陷直接在膜厚方向(縱方向)上傳播至用于發(fā)揮FET功能的GaN晶體的半導體疊層結構中，該位錯缺陷的存在數(shù)量例如在半導體疊層結構的1μm見方的平面內(nèi)為100個左右。因此，形成該半導體疊層結構的GaN晶體呈現(xiàn)質(zhì)量差劣的狀況。
以往，在使用氮化物系化合物半導體的電子器件中，由于位錯缺陷等原因電流在電子渡越層以外的部分流過，存在因該泄漏電流而不能得到良好的夾斷特性的問題。
于是，嘗試了各種抑制作為該泄漏電流發(fā)生的原因之一的位錯缺陷的方法。例如，在特開2003-059948號公報中提出了在硅襯底上設置將由AlN構成的層與由GaN構成的層交替層疊多層的結構的緩沖層，來抑制位錯缺陷的方法。但是，用該方法也不能充分降低泄漏電流，不能得到良好的夾斷特性。
專利文獻1特開2003-059948號公報發(fā)明內(nèi)容于是，本發(fā)明的目的在于解決上述課題，提供夾斷特性優(yōu)良的、使用氮化物系化合物半導體的半導體電子器件。
發(fā)明的技術方案1是使用氮化物系化合物半導體的半導體電子器件，其特征在于至少具有襯底；由緩沖層、電子渡越層和電子供給層構成的半導體疊層結構；以及電極，上述緩沖層包含組成式為AlxInyGa1-x-yAsuPvN1-u-v(0≤x≤1，0≤y≤1，x+y≤1，0≤u＜1，0≤v＜1，u+v＜1)的第1層和組成式為AlaInbGa1-a-bAscPdN1-c-d(0≤a≤1，0≤b≤1，a+b≤1，0≤c＜1，0≤d＜1，c+d＜1)的第2層，并且上述第1層與上述第2層的帶隙不同，以及上述緩沖層中的2維電子氣密度在5×1012cm-2以下。
發(fā)明的技術方案2，如技術方案1的發(fā)明，其特征在于上述第1層每層的厚度在0.5nm以上20nm以下，以及上述第2層每層的厚度在0.5nm以上20nm以下。
發(fā)明的技術方案3，如技術方案1或技術方案2的發(fā)明，其特征在于上述第2層的帶隙比上述第1層的帶隙大，并且當上述第2層的Al組分a在0.5以上時上述第2層的厚度在1nm以上10nm以下。
發(fā)明的技術方案4，如技術方案1至3的任何一項發(fā)明，其特征在于上述緩沖層含有1×1016cm-3以上1×1021cm-3以下的Mg，或Be，或Zn，或C。
發(fā)明的技術方案5，如技術方案1至4中的任何一項發(fā)明，其特征在于上述緩沖層包含多層上述第1層和多層上述第2層，上述第1層和上述第2層交替層疊。
發(fā)明的技術方案6，如技術方案1至5中的任何一項發(fā)明，其特征在于在流過1安培以上的電流，或者在施加100伏特以上的電壓時使用。
發(fā)明效果本發(fā)明借助于用材料不同的二層以上的層形成緩沖層，抑制了在兩層的接觸面附近的帶隙中較小的層中積累的2維電子氣為其根源的泄漏電流，可以提供夾斷特性優(yōu)良的、使用GaN系化合物半導體的半導體電子器件。
特別是在1安培以上的大電流輸出時，或者在施加100伏特以上的高電壓時，夾斷特性優(yōu)良、破壞電壓高，效果顯著。


圖1是示出本發(fā)明實施例1的半導體電子器件的例子的圖。
圖2是示出本發(fā)明實施例2的半導體電子器件的例子的圖。
圖3是示出現(xiàn)有例的半導體電子器件的結構的圖。
具體實施例方式
下面根據(jù)附圖所示的實施例對本發(fā)明進行說明。本發(fā)明的半導體電子器件至少具有襯底；由緩沖層、電子渡越層和電子供給層構成的半導體疊層結構；以及電極，緩沖層由第1層和第2層構成。另外，在襯底與緩沖層之間可以有中間層，在電子供給層與電極之間可以有用于降低接觸電阻的接觸層。還有，作為晶體生長用的襯底可以使用藍寶石、SiC、Si、GaAs或GaP等材料構成的襯底。
實施例1圖1是示出本發(fā)明實施例1的第1層和第2層各為1層的半導體電子器件的例子的圖。
下面詳細說明其結構。
電子器件100由如下部分構成硅襯底1；由GaN構成的中間層2；由GaN構成的緩沖層3；由GaN構成的電子渡越層4；由AlGaN構成的電子供給層5；由GaN構成的接觸層6；由Al/Ti/Au構成的源電極7a；由Pt/Au構成的柵電極7b；以及由Al/Ti/Au構成的漏電極7c。
這里，緩沖層3包含由GaN構成的第1層3a和由AlGaN構成的第2層3b，它們以第1層3a、第2層3b的順序在中間層2上各形成1層。
另外，存在第2層3b的帶隙比第1層3a的大的關系。
在緩沖層3上依次形成電子渡越層4和電子供給層5，構成半導體疊層結構，進而隔著用于減小該結構與電極的接觸電阻的接觸層6形成由Al/Ti/Au構成的源電極7a，由Al/Ti/Au構成的漏電極7c。不通過接觸層6直接在電子供給層5上形成由Pt/Au構成的柵電極7b。
本發(fā)明以上述方式構成，下面詳細說明其制造方法和作用。
生長設備使用MOCVD設備，襯底使用用氫氟酸等進行過化學腐蝕的硅襯底1。
將硅襯底1引入至MOCVD設備內(nèi)，用渦輪泵抽真空將MOCVD設備內(nèi)的真空度抽至1×10-6hPa以下后，使真空度為100hPa，并將襯底升溫至800℃。在溫度穩(wěn)定后使襯底1以900rmp的速度旋轉(zhuǎn)，以58μmol/min的流量將原料三甲基鎵(TMG)，以12l/min的流量將NH3引入至襯底1的表面，進行由GaN構成的中間層2的生長。生長時間為4分鐘，中間層2的膜厚為50nm左右。
接著，在將襯底溫度升至1030℃后，以58μmol/min的流量將三甲基鎵(TMG)，以12l/min的流量將NH3，以0.01μmol/min的流量將雙環(huán)戊二烯基鎂(CP2Mg)引入至中間層2上，進行由GaN構成的第1層3a的生長。生長時間為100秒，第1層3a的膜厚為50nm。另外，Mg的添加量為1×1018cm-3。
接著，以29μmol/min的流量將三甲基鎵(TMG)，以29μmol/min的流量將三甲基鋁(TMA)，以12l/min的流量將NH3，以0.01μmol/min的流量將雙環(huán)戊二烯基鎂(CP2Mg)引入至第1層3a上，進行由Al0.5Ga0.5N構成的第2層3b的生長。生長時間為40秒，第2層3b的膜厚為20nm。另外，Mg的添加量為1×1018cm-3。
這樣，借助于插入作為緩沖層3的，材料不相同的層(3a、3b)可以得到使從下方傳播來的位錯缺陷的方向彎曲，從而抑制向生長方向傳播的效果。
這樣一來，將位錯缺陷抑制到了1×108cm-2左右，由此得到位錯缺陷少的AlGaN/GaN異質(zhì)結構。
之后，以58μmol/min的流量將三甲基鎵(TMG)，以12l/min的流量將NH3引入至緩沖層3上，進行由GaN構成的電子渡越層4的生長。生長時間為1000秒，電子渡越層4的膜厚為500nm。
接著，以41μmol/min的流量將三甲基鎵(TMG)，以17μmol/min的流量將三甲基鋁(TMA)，以12l/min的流量將NH3引入，進行由AlGaN構成的電子供給層5的生長。生長時間為40秒，電子供給層5的膜厚為20nm。
再以58μmol/min的流量將三甲基鎵(TMG)，以0.01μmol/min的流量將SiH4，以12l/min的流量將NH3引入，在電子供給層5上進行由GaN構成的接觸層6的生長。接觸層6的生長時間為40秒，接觸層6的膜厚為20nm。接著，借助于蒸鍍，在接觸層6上形成源電極7a和漏電極7c，在電子供給層5上形成柵電極7b。
在源電極7a與漏電極7c之間施加電壓，對柵電極7b施加反向電壓測量了夾斷特性。其結果是，對柵電極7b施加的電壓為-3V時發(fā)生夾斷。夾斷狀態(tài)時的耐壓為523V。
接著，為了測定泄漏電流，制成了測試用樣品。通過腐蝕除掉接觸層6、電子供給層5和電子渡越層4，在緩沖層3上形成了2個歐姆電極。在2個電極之間施加電壓，對泄漏電流進行測定的結果是0.1μA。與用現(xiàn)有的方法制作成的半導體電子器件的泄漏電流100μA相比，該值為其1/1000左右。
實施例2其次，說明本發(fā)明的實施例2。圖2是示出本發(fā)明實施例2的第1層和第2層各為30層的半導體電子器件的例子的圖。
下面詳細說明其結構。
電子器件200由硅襯底1、中間層2、緩沖層3、第1層3an和第2層3bn、電子渡越層4、電子供給層5、接觸層6、源電極7a、柵電極7b以及漏電極7c構成。
在硅襯底1之上的中間層2上交替地各形成30層第1層3a和第2層3b。這里，稱構成第1層3a的各層為3a1、3a2、...、3a30，稱構成第2層3b的各層為3b1、3b2、...、3b30。
另外，存在第2層3b的帶隙比第1層3a的大的關系。
在緩沖層3上依次形成電子渡越層4和電子供給層5，構成疊層結構，進而隔著用于減小該結構與電極的接觸電阻的接觸層6形成由硅化鉭構成的源電極7a，由硅化鉭構成的漏電極7c。不通過接觸層6直接在電子供給層5上形成由Pt/Au構成的柵電極7b。
另外，形成第1層3a的各半導體層3a1、3a2、...、3a30的帶隙只要比形成第2層3b的各半導體層3b1、3b2、...、3b30的小就可以，這些帶隙不一定要相同。
同樣，形成第2層3b的各半導體層3b1、3b2、...、3b30的帶隙只要比形成第1層3a的各半導體層3a1、3a2、...、3a30的大就可以，這些帶隙不一定要相同。
本發(fā)明以上述方式構成，下面詳細說明其制造方法和作用。制造方法基本上與實施例1的相同，但有如下的不同。
形成中間層2后，將襯底溫度升至1030℃。以58μmol/min的流量將三甲基鎵(TMG)，以12l/min的流量將NH3，以0.01μmol/min的流量將雙環(huán)戊二烯基鎂(CP2Mg)引入至中間層2上，進行由GaN構成的第1層3a1的生長。生長時間為20秒，第1層3a1的膜厚為10nm。另外，Mg的添加量為1×1018cm-3。
接著，以29μmol/min的流量將三甲基鎵(TMG)，以29μmol/min的流量將三甲基鋁(TMA)，以12l/min的流量將NH3，以0.01μmol/min的流量將雙環(huán)戊二烯基鎂(CP2Mg)引入，進行由Al0.5Ga0.5N構成的第2層3b1的生長。生長時間為20秒，第2層3b1的膜厚為10nm。另外，Mg的添加量為1×1018cm-3。
以3a1、3b1、3a2、3b2、...、3a30、3b30這樣的順序交替地重復進行這些第1層3a生長和第2層3b的生長，各形成30層。
在第2層3b30上形成的電子渡越層4，電子供給層5，接觸層6以及電極7a、7b、7c的制造工序與實施例1的相同。
用與實施例1的情形相同的方法，對夾斷特性進行測量的結果是，對柵電極7b施加的電壓為-3V時發(fā)生夾斷。這時，夾斷狀態(tài)下的耐壓為648V。
另外。泄漏電流降低至為5nA左右。與在實施例1中制作成的半導體電子器件100nA的泄漏電流相比，此值為其1/20左右。
另外，為了降低泄漏電流，緩沖層3最好是電中性的。但是，GaN系化合物半導體中的殘留雜質(zhì)通常為1×1016cm-3左右，最低也是1×1015cm-3左右，呈n型導電性，因此，為了補償該n型載流子而添加的p型雜質(zhì)的濃度最低需要1×1014cm-3左右，但是，實際上p型雜質(zhì)的激活率差，因而需要1×1018cm-3左右的p型雜質(zhì)。于是，在本實施例中作為p型雜質(zhì)添加了1×1018cm-3的Mg。另外，當為了補償而添加的p型雜質(zhì)的量超過1×1021cm-3時，就成為了p型，因而最好使p型雜質(zhì)的量在1×1021cm-3以下。
實施例3其次說明本發(fā)明的實施例3。實施例3的結構與實施例1的相同，另外，制造方法也與實施例1的大致相同，但改變了第1層和第2層的生長時間，從而改變了第1層和第2層的厚度，這一點與實施例1不同。
表1示出了用與實施例1的情形相同的方法測定的改變了膜厚時的泄漏電流和利用CV測定測定出的2維電子氣密度。


實施例4其次說明本發(fā)明的實施例4。實施例4的結構與實施例1的相同，另外，制造方法也與實施例1的大致相同，但改變了在生長第2層時引入的三甲基鋁(TMA)的量，從而改變了第2層的Al組分，這一點與實施例1不同。
表2示出了用與實施例1的情形相同的方法測定的，改變了第2層的Al的量時的泄漏電流。


另外，本發(fā)明不限于上述的實施例。例如，在實施例中將第1層與第2層的厚度制得相同，但兩者的厚度也可以不同。另外，在實施例中用GaN作第1層材料，用AlGaN作第2層材料，也可以用InGaN作第1層材料，用AlGaN作第2層材料，或者用InGaN作第1層材料，用GaN作第2層材料。另外，在實施例中采用了由Pt/Au構成的柵電極，也可以采用Pd、W、Ni等單質(zhì)或?qū)⑺鼈兘M合而構成的柵電極。
產(chǎn)業(yè)上利用的可能性按照本發(fā)明，可以減小半導體電子器件的泄漏電流，提高耐壓，特別是可以制造在高耐壓、低通態(tài)電阻(注ON-Resistance)下工作的，夾斷特性優(yōu)良的半導體電子器件。
權利要求
1.一種使用氮化物系化合物半導體的半導體電子器件，其特征在于至少具有襯底；由緩沖層、電子渡越層和電子供給層構成的半導體疊層結構；以及電極，上述緩沖層包含由組成式為AlxInyGa1-x-yAsuPvN1-u-v(0≤x≤1，0≤y≤1，x+y≤1，0≤u＜1，0≤v＜1，u+v＜1)的第1層和由組成式為AlaInbGa1-a-bAscPdN1-c-d(0≤a≤1，0≤b≤1，a+b≤1，0≤c＜1，0≤d＜1，c+d＜1)的第2層，并且上述第1層與上述第2層的帶隙能量不同，上述緩沖層中的2維電子氣密度在5×1012cm-2以下。
2.如權利要求1所述的半導體電子器件，其特征在于上述第1層每層的厚度在0.5nm以上20nm以下，上述第2層每層的厚度在0.5nm以上20nm以下。
3.如權利要求1或2的任何1項所述的半導體電子器件，其特征在于上述第2層的帶隙比上述第1層的帶隙大，并且當上述第2層的Al組分a在0.5以上時，上述第2層的厚度在1nm以上10nm以下。
4.如權利要求1至3的任何1項所述的半導體電子器件，其特征在于上述緩沖層含有1×1016cm-3以上1×1021cm-3以下的Mg、或Be、或Zn、或C。
5.如權利要求1至4的任何1項所述的半導體電子器件，其特征在于上述緩沖層包含多層上述第1層和多層上述第2層，上述第1層和上述第2層交替層疊。
6.如權利要求1至5的任何1項所述的半導體電子器件，其特征在于在流過1安培以上的電流，或者在施加100伏特以上的電壓時使用。
全文摘要
本發(fā)明在于提供夾斷特性優(yōu)良的、使用氮化物系化合物半導體的電子器件。在由氮化物系化合物半導體構成的電子器件的襯底上，交替層疊多層不同材料的薄緩沖層，通過抑制材料不同的緩沖層接觸面附近帶隙較小的層中的2維電子氣的積累，抑制了泄漏電流的發(fā)生。
文檔編號H01L29/778GK1595659SQ20041003141
公開日2005年3月16日 申請日期2004年3月29日 優(yōu)先權日2003年9月5日
發(fā)明者吉田清輝 申請人:古河電氣工業(yè)株式會社