專利名稱：半導(dǎo)體器件和半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種以高輝度光源熱處理半導(dǎo)體器件的半導(dǎo)體器件的制造方法，關(guān)于以高輝度光源熱處理后的半導(dǎo)體器件。
背景技術(shù)：
作為半導(dǎo)體器件的大規(guī)模集成電路(LSI)的性能提高就是提高集成度，即隨著構(gòu)成半導(dǎo)體器件的元件微細(xì)化而能實(shí)現(xiàn)。為此，不斷增進(jìn)LSI大規(guī)?；?，元件微細(xì)化。而且，為了使元件微細(xì)化，需要在距半導(dǎo)體襯底表面20nm以下左右的淺處，形成pn結(jié)。隨著元件被微細(xì)化而形成更淺的pn結(jié)將困難起來。
為了形成淺pn結(jié)，就要形成淺的雜質(zhì)擴(kuò)散區(qū)域。作為形成淺雜質(zhì)擴(kuò)散區(qū)域的方法，首先，要以低加速能量，對(duì)半導(dǎo)體襯底離子注入雜質(zhì)，并熱處理半導(dǎo)體襯底。但是，就雜質(zhì)的p型摻雜劑硼(B)、n型摻雜劑磷(P)、砷(As)的離子注入來說，半導(dǎo)體襯底硅(Si)中的擴(kuò)散系數(shù)較大，因而用鹵素?zé)艨焖贌嵬嘶?RTARapid Thermal Anneal)處理，雜質(zhì)向半導(dǎo)體襯底的內(nèi)部和往外面擴(kuò)散，就不可能在半導(dǎo)體襯底上形成有高濃度雜質(zhì)的淺的雜質(zhì)擴(kuò)散區(qū)域。另一方面，應(yīng)該抑制雜質(zhì)的擴(kuò)散，降低RTA處理中的熱理溫度的話，激活高濃度雜質(zhì)就沒有指望了。這樣，在半導(dǎo)體襯底上形成使高濃度雜質(zhì)激活并有低電阻的淺雜質(zhì)擴(kuò)散區(qū)域是困難的。
最近，為了解決這個(gè)困難，以瞬時(shí)給激活雜質(zhì)供給必要的熱能為目的，研討用氙(Xe)閃光燈的閃光燈退火法。氙閃光燈是有管內(nèi)裝入氙氣的石英管，通過管內(nèi)瞬時(shí)使電容器等所存貯的電荷放電，可在例如數(shù)100μs～數(shù)100ms時(shí)間范圍內(nèi)，發(fā)出高輝度的白光。該白光被半導(dǎo)體襯底吸收，使半導(dǎo)體襯底瞬間發(fā)熱，能瞬時(shí)得到對(duì)雜質(zhì)的激活必要的熱能。因此，不會(huì)使半導(dǎo)體襯底中注入的雜質(zhì)濃度分布變化，但能激活高濃度雜質(zhì)。
氙閃光燈因放電而發(fā)光，因而照射面積寬廣，瞬時(shí)照射整個(gè)半導(dǎo)體襯底的整個(gè)面，能夠一并熱處理半導(dǎo)體襯底。使整個(gè)半導(dǎo)體襯底高速升溫降溫，因而認(rèn)為對(duì)半導(dǎo)體襯底產(chǎn)生很大的熱應(yīng)力。而且，元件由有凹凸的微細(xì)圖形的不同材料構(gòu)成，因而，對(duì)半導(dǎo)體襯底照射高輝度白光的話，因元件的不同材料折射率不同，高輝度白光折射，在半導(dǎo)體襯底內(nèi)進(jìn)行相干，高輝度白光局部性集中，形成局部性溫度高的發(fā)熱點(diǎn)(熱點(diǎn))?？梢哉J(rèn)為由于元件的不同材料的加熱效率、比熱、熱傳導(dǎo)率、熱膨脹率不同，而在不同材料間產(chǎn)生熱應(yīng)力。由于這些情況，半導(dǎo)體襯底上發(fā)生滑移和缺陷等的襯底損傷，擔(dān)心降低半導(dǎo)體器件的生產(chǎn)成品率。
為了降低對(duì)半導(dǎo)體襯底發(fā)生的熱應(yīng)力，抑制熱點(diǎn)的發(fā)生，如降低高輝度白光照射前的半導(dǎo)體襯底的襯底預(yù)熱溫度或氙閃光燈照射能量的話，就無法期待充分激活雜質(zhì)。
在半導(dǎo)體器件的制造方法方面，已經(jīng)公開層間絕緣膜表面形成光吸收膜的技術(shù)。因?yàn)閷娱g絕緣膜表面形成的光吸收膜發(fā)熱，因而可以認(rèn)為熱點(diǎn)很難發(fā)生，然而并不是半導(dǎo)體襯底本身發(fā)熱，進(jìn)行半導(dǎo)體襯底有效的瞬間升溫是困難的(例如，參照專利文獻(xiàn)1。)。
特開2000-183177號(hào)公報(bào)(第1圖)發(fā)明內(nèi)容本發(fā)明鑒于上述情況而做出發(fā)明，其目的在于提供一種可在半導(dǎo)體襯底上形成不發(fā)生滑移和缺陷的淺pn結(jié)的半導(dǎo)體器件的制造方法。
而且，本發(fā)明的目的在于提供半導(dǎo)體襯底上無滑移和缺陷，具有淺pn結(jié)的半導(dǎo)體器件。
為了解決上述問題點(diǎn)的本發(fā)明第1的特征在于，具有在硅襯底上形成隔離元件區(qū)域的元件隔離區(qū)域；在該元件區(qū)域的硅襯底上成膜柵絕緣膜；在該柵絕緣膜上形成柵電極；通過以這個(gè)柵電極為掩模的離子注入，形成對(duì)包括硅襯底表面的元件區(qū)域注入源漏雜質(zhì)的源漏雜質(zhì)區(qū)域；進(jìn)行不使該源漏雜質(zhì)擴(kuò)散，但恢復(fù)源漏雜質(zhì)區(qū)域晶體性的熱處理；在元件隔離區(qū)域、硅襯底和柵電極上形成層間絕緣膜；以及將不被該層間絕緣膜吸收而被硅襯底吸收的光經(jīng)過層間絕緣膜照射硅襯底，加熱硅襯底并不擴(kuò)散源漏雜質(zhì)，但激活源漏雜質(zhì)的半導(dǎo)體器件的制造方法。
本發(fā)明第2的特征在于，具有在硅襯底上形成碳化硅層或氮化硅層；在硅襯底上形成隔離元件區(qū)域的元件隔離區(qū)域；在該元件區(qū)域的硅襯底上成膜柵絕緣膜；在該柵絕緣膜上形成柵電極；通過以該柵電極為掩模的離子注入，形成對(duì)包括硅襯底表面的元件區(qū)域注入雜質(zhì)的源漏雜質(zhì)區(qū)域；以及以硅襯底吸收的光照射該襯底，加熱硅襯底并不擴(kuò)散雜質(zhì)，但雜質(zhì)激活的半導(dǎo)體器件的制造方法。
本發(fā)明的第3特征在于，具有有多個(gè)元件區(qū)域的硅襯底；設(shè)于該硅襯底表面，隔離元件區(qū)域的元件隔離區(qū)域；設(shè)于該元件區(qū)域的硅襯底上的柵絕緣膜；設(shè)于該柵絕緣膜上的柵電極；具有設(shè)于包括硅襯底表面的元件區(qū)域，與元件區(qū)域的導(dǎo)電型不同的源漏雜質(zhì)區(qū)域；以及設(shè)于柵絕緣膜下方的碳化硅層或有氮化硅層的半導(dǎo)體器件。


圖1是有關(guān)第1實(shí)施例半導(dǎo)體器件的制造中途的剖面圖(之1)。
圖2是有關(guān)第1實(shí)施例半導(dǎo)體器件的制造中途的剖面圖(之2)。
圖3是表示有關(guān)第1實(shí)施例半導(dǎo)體器件的制造方法的，用于源漏擴(kuò)散層的離子注入后恢復(fù)晶體性和抑制再擴(kuò)散的，使用鹵素?zé)舻腞TA處理溫度與時(shí)間的應(yīng)用范圍的曲線圖。
圖4是表示有關(guān)第1實(shí)施例半導(dǎo)體器件nMOSFET結(jié)漏電流的晶片面內(nèi)分布的累積幾率曲線圖。
圖5是表示有關(guān)第1實(shí)施例半導(dǎo)體器件pMOSFET結(jié)漏電流的晶片面內(nèi)分布的累積幾率曲線圖。
圖6是表示有關(guān)第1實(shí)施例半導(dǎo)體器件的制造方法的，用于源漏擴(kuò)散層的離子注入后激活的，用氙閃光燈的閃光燈退火法的襯底預(yù)熱溫度和照射能量密度的應(yīng)用范圍曲線圖。
圖7是表示比較例半導(dǎo)體器件的制造方法的，源漏擴(kuò)散層的離子注入后用于激活的，用氙閃光燈的閃光燈退火法的襯底預(yù)熱溫度和照射能量密度的應(yīng)用范圍曲線圖。
圖8是表示比較例半導(dǎo)體器件的制造方法的，源漏擴(kuò)散層的離子注入后用于激活的，用氙閃光燈的閃光燈退火法，表示熱點(diǎn)發(fā)生位置的半導(dǎo)體器件剖面圖。
圖9是有關(guān)第2實(shí)施例半導(dǎo)體器件的剖面圖。
圖10是有關(guān)第2實(shí)施例半導(dǎo)體器件的制造中途的剖面圖(之1)。
圖11是有關(guān)第2實(shí)施例半導(dǎo)體器件的制造中途的剖面圖(之1)。
圖12是有關(guān)第2實(shí)施例半導(dǎo)體器件的制造中途的剖面圖(之3)。
圖13是表示有關(guān)第2實(shí)施例半導(dǎo)體器件的制造方法的，用于源漏擴(kuò)散層的離子注入后激活的，用氙閃光燈的閃光燈退火法的襯底預(yù)熱溫度和照射能量密度的應(yīng)用范圍曲線圖。
圖14是表示有關(guān)第2實(shí)施例半導(dǎo)體器件的氮化硅層或碳化硅層的配置位置的半導(dǎo)體器件剖面圖。
圖15是有關(guān)第3實(shí)施例半導(dǎo)體器件的剖面圖。
圖16是有關(guān)第3實(shí)施例半導(dǎo)體器件的制造中途的剖面圖。
圖17是比較例半導(dǎo)體器件的制造方法的，用于源漏擴(kuò)散層的離子注入后激活的，用氙閃光燈的閃光燈退火法的襯底預(yù)熱溫度和半導(dǎo)體襯底脆性破壞的拉伸應(yīng)力的關(guān)系曲線圖。
圖18是比較例半導(dǎo)體器件的制造方法的，用于源漏擴(kuò)散層離子注入后激活的，用氙閃光燈的閃光燈退火法，發(fā)生的應(yīng)力的半導(dǎo)體襯底深度方向的分布圖。
圖19是有關(guān)第3實(shí)施例半導(dǎo)體器件的制造方法的，用于源漏擴(kuò)散層的離子注入后激活的，用氙閃光燈的閃光燈退火法的應(yīng)力發(fā)生情況的半導(dǎo)體襯底剖面圖。
具體實(shí)施例方式
其次，參照附圖，說明有關(guān)本發(fā)明實(shí)施例。以下附圖的記載中，同一或類似的部分附加同一或類似的標(biāo)號(hào)。而且，附圖是典型的圖，厚和平面尺寸的關(guān)系，應(yīng)該注意各層厚度的比率等與實(shí)際的不同。
(第1實(shí)施例)以半導(dǎo)體器LSI的元件CMOS晶體管的制造工序?yàn)槔?，說明有關(guān)本發(fā)明第1實(shí)施例半導(dǎo)體器件的制造方法。
首先，如圖1(a)所示，p型硅(Si)襯底1的nMOS區(qū)域內(nèi)形成p阱(well)層3，在pMOS區(qū)域內(nèi)形成n阱層2。p阱層3的周圍和n阱層2的周圍形成元件隔離區(qū)域4到6。然后，在p型硅襯底1的表面形成將成為柵絕緣膜7的氧化硅膜。
其次，如圖1(b)所示，在柵絕緣膜7上形成將成為柵電極8的多晶硅膜。用反應(yīng)性離子蝕刻(RIE)法，選擇性地蝕刻多晶硅膜，形成柵電極8。
如圖1(c)所示，在pMOS區(qū)域成膜成光刻膠膜10。把光刻膠膜10和nMOS區(qū)域的柵電極8作為掩模，對(duì)p型硅襯底1表面的nMOS區(qū)域離子注入將成為n型的擴(kuò)散雜質(zhì)的V族原子，例如離子化的砷(As)。離子注入的條件是加速能量1keV，劑量1×1015cm-2。通過該離子注入，鄰接?xùn)烹姌O8，接連元件隔離區(qū)域5和6形成淺n型擴(kuò)散雜質(zhì)區(qū)域9。除去光刻膠膜10。
如圖1(d)所示，對(duì)nMOS區(qū)域成膜成光刻膠膜11。把光刻膠膜11和pMOS區(qū)域的柵電極8作為掩模，在p型硅襯底1表面的pMOS區(qū)域，離子注入將成為p型擴(kuò)散雜質(zhì)的III族原子，例如離子化的硼(B)。離子注入的條件是加速能量0.2keV，劑量1×1015cm-2。通過離子注入，鄰接?xùn)烹姌O8，接連元件隔離區(qū)域4和5形成淺的p型擴(kuò)散雜質(zhì)區(qū)域12。除去光刻膠膜11。
其次，以鹵素?zé)糇鳛闊嵩?，進(jìn)行p型硅襯底1的RTA處理。RTA處理的條件是如圖3所示，RTA處理時(shí)的p型硅襯底1的襯底溫度和RTA處理的加熱時(shí)間設(shè)為落入斜線的工藝條件區(qū)域19內(nèi)。因此，把雜質(zhì)的雜質(zhì)擴(kuò)散長可作成10nm以下。還有，這個(gè)工藝條件區(qū)域19的邊界線，可用式1表示。更好，襯底溫度設(shè)為900℃以下，加熱時(shí)間設(shè)為30秒以下是理想的。因此，可把雜質(zhì)的雜質(zhì)擴(kuò)散長度設(shè)為5nm以下。該RTA處理中，雜質(zhì)不會(huì)擴(kuò)散到硅襯底1很深。而且，可消除離子注入中硅襯底1上發(fā)生的晶體缺陷。在消除晶體缺陷后的制造工序，硅襯底1升溫時(shí)能抑制雜質(zhì)擴(kuò)散。但是，因?yàn)橐r底溫度低，不能使雜質(zhì)充分激活。
(加熱時(shí)間(秒))＝6*10-13exp{3.74*10+4/(((襯底溫度(℃))+275)} …(1)用減壓氣相生長(LPCVDLow Pressure Chemical Vapor Deposition)法，順序淀積氮化硅(Si3N4)膜和氧化硅(SiO2)膜。用RIE法，蝕刻氮化硅膜和氧化硅膜，在柵電極8和柵絕緣膜7的側(cè)面，選擇性地殘留氮化硅膜和氧化硅膜。
因此，如圖2(e)所示，可形成氮化硅膜和氧化硅膜的的多層構(gòu)造側(cè)壁隔層13。
如圖2(f)所示，以光刻膠膜掩蔽pMOS區(qū)域，柵電極8和側(cè)壁隔層13作為掩模，對(duì)nMOS區(qū)域離子注入將成為n型源漏的雜質(zhì)V族原子，例如離子化的磷(P)。離子注入的條件是加速能量15keV，劑量3×1015cm-2。同樣，以光刻膠膜掩蔽nMOS區(qū)域，對(duì)pMOS區(qū)域離子注入將成為p型的源漏雜質(zhì)的III族原子，例如離子化的硼。離子注入的條件是加速能量4keV，劑量3×1015cm-2。通過這些離子注入，離開柵電極8的邊緣，在硅襯底1內(nèi)形成接連元件隔離區(qū)域4到6和擴(kuò)散雜質(zhì)區(qū)域9與12的深源漏雜質(zhì)區(qū)域14和15。而且，通過這些離子注入，在柵電極8中，即使nMOS區(qū)域也注入磷，在pMOS區(qū)域注入硼。
其次，鹵素?zé)糇鳛闊嵩矗M(jìn)行p型硅襯底1的RTA處理。RTA處理的條件是如圖3所示，RTA處理時(shí)的p型硅襯底1的襯底溫度和RTA處理的加熱時(shí)間設(shè)為落入斜線的工藝條件區(qū)域19內(nèi)。因此，可把雜質(zhì)的雜質(zhì)擴(kuò)散長度規(guī)定為10nm以下。更好的是，襯底溫度設(shè)為900℃以下，加熱時(shí)間設(shè)為30秒以下是理想的。因此，可把雜質(zhì)的雜質(zhì)擴(kuò)散長規(guī)定5nm以下。該RTA處理中，雜質(zhì)不會(huì)擴(kuò)散到硅襯底1很深。而且，能夠消除因離子注入而在硅襯底1發(fā)生的晶體缺陷。在該晶體缺陷的消除后的制造工序中，硅襯底1升溫的時(shí)候可抑制雜質(zhì)擴(kuò)散。但是，因?yàn)橐r底溫度低，不可能使注入源漏雜質(zhì)區(qū)域14和15的雜質(zhì)充分激活。
如圖2(g)所示，用LPCVD法，成膜氮化硅膜16的膜厚30nm左右。進(jìn)而，可用LPCVD法成膜膜厚500nm左右的氧化硅膜17。因此，能形成氮化硅膜16和氧化硅膜17層疊的層間絕緣膜。
加熱硅襯底1，使硅襯底1的襯底預(yù)熱溫度上升到450℃，并維持在450℃。如圖2(h)所示，在硅襯底1的表面上方氙閃光燈發(fā)光，從硅襯底1的表面上方使氙閃光燈光18照射整個(gè)硅襯底1的表面。氙閃光燈光18對(duì)硅襯底1上的照射能量密度為35J/cm2，氙閃光燈光18的照射時(shí)間是1ms。照射的氙閃光燈光18，透過氮化硅膜16、氧化硅膜17和側(cè)壁隔層13，被柵電極8和硅襯底1內(nèi)的擴(kuò)散雜質(zhì)區(qū)域9、12和源漏雜質(zhì)區(qū)域14、15吸收。吸收氙閃光燈光18的柵電極8和雜質(zhì)區(qū)域9、12、14和15發(fā)熱并升溫。一般可以認(rèn)為，柵電極8和雜質(zhì)區(qū)域9、12、14和15的溫度超越1000℃，隨著這個(gè)溫度，注入柵電極限8和雜質(zhì)區(qū)域9、12、14和15的雜質(zhì)被激活。通過該激活，可降低柵電極8和雜質(zhì)區(qū)域9、12、14和15的電阻。還有，氙閃光燈光18的光源發(fā)光時(shí)間在100ms以下是理想的。因此，不會(huì)使硅襯底1過分升溫。最好是1ms以下。因此，只有柵電極8和雜質(zhì)區(qū)域9、12、14和15升溫。光源照射能量密度是100J/cm2以下是理想的。根據(jù)這種情況，也不會(huì)使襯底1過分升溫。襯底預(yù)熱溫度是600℃以下是理想的。根據(jù)這個(gè)情況，也不會(huì)使硅襯底1過分升溫。
然后，在柵電極8和源漏雜質(zhì)區(qū)域14和15上的層間絕緣膜上開連接孔。經(jīng)過連接孔把柵布線連接到柵電極8。經(jīng)過連接孔把源漏電極連接到源漏雜質(zhì)區(qū)域14和15。通過以上步驟完成半導(dǎo)體器件。
以第1實(shí)施例的半導(dǎo)體器件的制造方法制作的半導(dǎo)體器件中，在硅襯底1未形成晶體缺陷等損傷。注入柵電極8和雜質(zhì)區(qū)域9、12、14和15的雜質(zhì)也充分被激活，因而柵電極8和雜質(zhì)區(qū)域9、12、14和15的薄層電阻降低，在硅襯底1的晶片上所配置的多個(gè)元件的該薄層電阻面內(nèi)離散σ也控制在未滿1％。這樣，半導(dǎo)體器件的元件特性提高了。
如圖4所示，可以認(rèn)為，根據(jù)硅襯底1的晶片上配置的多個(gè)元件的nMOS區(qū)域的p阱3和雜質(zhì)區(qū)域9、14的pn結(jié)的結(jié)漏電流的晶片面內(nèi)的面內(nèi)分布累積幾率，第1實(shí)施例半導(dǎo)體器件一方，比比較例的半導(dǎo)體器件結(jié)漏電流要小，形成良好的pn結(jié)。
還有，比較例的半導(dǎo)體器件是部分變更第1實(shí)施例半導(dǎo)體器件的制造方法制作的。變更的地方有3處。第1變更處是層間絕緣膜形成后不進(jìn)行閃光燈光的照射。第2變更處是圖1(d)的擴(kuò)散雜質(zhì)注入后，轉(zhuǎn)換成鹵素?zé)舻腞TA處理之后，按與第1實(shí)施例相同條件進(jìn)行閃光燈光的照射。第3變更處是圖2(f)的源漏雜質(zhì)注入后，轉(zhuǎn)換為鹵素?zé)舻腞TA處理，按與第1實(shí)施例相同條件，進(jìn)行閃光燈光的照射。
就比較例的半導(dǎo)體器件來說，在作為硅襯底1的晶片面內(nèi)，有時(shí)源漏雜質(zhì)區(qū)域14、15薄層電阻面內(nèi)離散σ大，可以認(rèn)為是由于注入源漏雜質(zhì)區(qū)域14、15雜質(zhì)的激活不充分引起的。而且，對(duì)結(jié)漏電流增大而言，都知道是因?yàn)楣枰r底1內(nèi)部，由于部分熔化而變形、滑移、層疊缺陷，位錯(cuò)等晶體缺陷引起的襯底損傷的緣故。
同樣，如圖5所示，根據(jù)在硅襯底1的晶片上配置的多個(gè)元件的pMOS區(qū)域n阱2和雜質(zhì)區(qū)域12、15的pn結(jié)的結(jié)漏電流晶片面內(nèi)的面內(nèi)分布累積幾率，可以認(rèn)為第1實(shí)施例的半導(dǎo)體器件比起比較例半導(dǎo)體器件方面來結(jié)漏電流要小，能形成良好的pn結(jié)。
由此，如圖6所示，很清楚對(duì)于襯底預(yù)熱溫度和照射能量密度，存在能夠形成低電阻，低漏電流的雜質(zhì)區(qū)域9、12、14和15的工藝條件區(qū)域20。襯底預(yù)熱溫度和照射能量密度過大，硅襯底1上就發(fā)生滑移和裂紋。襯底預(yù)熱溫度和照射能量密度過小，對(duì)注入硅襯底1的雜質(zhì)就不能充分激活。而且，可知如提高襯底預(yù)熱溫度，就能降低照射能量密度。這是因?yàn)椋r底預(yù)熱溫度一提高，滑移等發(fā)生的照射能量密度降低，同時(shí)，因?yàn)槌浞旨せ畋匾恼丈淠芰棵芏纫步档偷木壒?。還有，第1的實(shí)施例中制作半導(dǎo)體器件時(shí)的工藝條件，相當(dāng)于圖6的點(diǎn)22，處于工藝條件區(qū)域20里面。
另一方面，如圖7所示，很清楚，用于制作比較例半導(dǎo)體器件的工藝條件區(qū)域21是比圖6第1實(shí)施例的工藝條件區(qū)域20要狹窄。而且，按比較例制作半導(dǎo)體器件時(shí)的工藝條件，相當(dāng)于點(diǎn)22，在工藝條件區(qū)域21以外。
用于制作比較例半導(dǎo)體器件的工藝條件區(qū)域21比圖6的第1實(shí)施例工藝條件區(qū)域20還窄的理由，認(rèn)為如下。
構(gòu)成半導(dǎo)體器件的元件的材料折射率n大多分布在1.4～5.0之間。例如，硅襯底1的硅折射率n為4.1。柵電極8的多晶硅(poly-Si)折射率n為3.8～4.6。元件隔離區(qū)域4到6、柵絕緣膜7、側(cè)壁隔層13和層間絕緣膜17的氧化硅(SiO2)折射率n為1.5。層間絕緣膜16和側(cè)壁隔層13的氮化硅(Si3N4)的折射率n為2.0。
在比較例，形成層間絕緣膜16，17之前要照射閃光燈光18，不過閃光燈光18是其波長從可見光直到紅外成為連續(xù)光譜。而且，根據(jù)波長，折射率n變化，因而各波長折射角不同。作為被處理襯底的硅襯底1具有起因于能帶構(gòu)造的吸收光譜。由該吸收光譜可知，硅襯底1吸收可見光，而不吸收紅外光。故此，可以認(rèn)為是，沒有經(jīng)由層間絕緣膜16、17，折射率n從1氣氛向硅襯底1入射閃光燈光18時(shí)，在硅襯底1的表面，閃光燈光18的尤其紅外光，在不同的波長光之間由于不同折射率而會(huì)聚，隨著該會(huì)聚使硅襯底1局部上發(fā)熱。
還有，如圖8所示，從氣氛向硅襯底1入射閃光燈光18，在相同波長光之間，作為柵電極8下硅襯底1表面多個(gè)同步的二次光源31到33引起干涉。從閃光燈光18的二次光源32出射的光是受元件隔離區(qū)域4反射的場合，這個(gè)反射反射光的光源可看作二次光源31、33。由此可知，從二次光源31到33出射的同步，同波長的3束傳播波疊合的話，在熱點(diǎn)26到29，3束傳播波的相位就一致。因此，對(duì)該熱點(diǎn)26到29，重疊3束傳播波后的振幅得到最大振幅。而且，得到最大光能?？梢哉J(rèn)為在該熱點(diǎn)26到29局部性發(fā)熱，成為滑移和裂紋的原因。熱點(diǎn)26，27是離二次光源32 1.5波長，熱點(diǎn)28是離開2.5波長，熱點(diǎn)29離開6.5波長。具體點(diǎn)說，熱點(diǎn)26，27距硅襯底1表面的深度是，假設(shè)氙閃光燈光18峰值波長為硅能帶構(gòu)造起因的臨界點(diǎn)附近的可見光40nm則二次光源32的波長大約150nm。
另一方面，第1實(shí)施例中，形成層間絕緣膜16，17之后，照射閃光燈光18。閃光燈光18從氣氛經(jīng)由層間絕緣膜16，17照射硅襯底1。凸部的柵電極8之間的凹部，配置著層間絕緣膜16，17。層間絕緣膜的氧化硅膜17折射率n是1.5，氮化硅膜16的折射率n是2.0。對(duì)該凹部改變氣氛，通過配置層間絕緣膜16，17，可縮小凹部的折射率和柵電極8折射率之差，所以難以產(chǎn)生二次光源31到33，難以產(chǎn)生光的相干性。因此，抑制熱點(diǎn)26到29的發(fā)生，可降低發(fā)熱強(qiáng)度。而且，可提高均勻使硅襯底1升溫的均熱性，能降低滑移、裂紋等損傷。
而且，第1實(shí)施例中，吸收閃光燈光18的光吸收膜不在硅襯底1的上方，因而閃光燈光18直接照射硅襯底1使之發(fā)熱。因此，用小的光能量就可進(jìn)行有效的加熱。還有，層間絕緣膜的氮化硅膜16和氧化硅膜17對(duì)閃光燈光18的吸收系數(shù)大致為0。因此，閃光燈光18沒有損失大量光能，可讓能量傳送到硅襯底1。而且，因?yàn)椴挥霉馕漳?，所以不需要光照射后剝離光吸收膜的工序。
還有，層間絕緣膜的氮化硅膜16，即使用等離子CVD法來形成也行。并且，層間絕緣膜的氧化硅膜17，用等離子CVD法或涂布法來形成也可以。而且，硅襯底1上成膜的層間絕緣膜是不限于氮化硅膜16和氧化硅膜17。例如，象氮氧化硅(SiON)膜，PSG(Phospho Silicate Glass)膜、BSG(Boro-Silicate Glass)膜，BPSG(Boro-Phospho Silicate Glass)膜，SiH4膜那樣的電介質(zhì)膜也行。進(jìn)而，象聚硅氮烷膜，聚丙炔膜，聚丙炔醚膜，聚甲基硅氧烷之類的有機(jī)膜也可以。而且，把層間絕緣膜的氮化硅膜16和氧化硅膜17，這些電介質(zhì)膜和有機(jī)膜作成多孔性也行。由于作成多孔性，閃光燈光18在層間絕緣膜內(nèi)進(jìn)行光散射。這樣，閃光燈光18剛到達(dá)硅襯底1之前因?yàn)楣馍⑸洌枰r底1內(nèi)的光相干性減弱，能抑制光能量集中發(fā)生的熱點(diǎn)26到29。還有，為了形成多孔性膜，只要加快成膜速度就行。
并且，作為在層間絕緣膜內(nèi)散射閃光燈光18其它的方法，在層間絕緣膜的膜表面，例如，用化學(xué)機(jī)械拋光(CMPChemical MechanicalPolishing)法，形成微細(xì)凹凸也行。這樣微細(xì)的凹凸，可使閃光燈光18散射。該微細(xì)凹凸是周期比硅襯底1上形成的柵電極8的凸部重復(fù)圖形還短的周期。
而且，第1實(shí)施例中，圖1(d)和圖2(f)各自離子注入后就鹵素?zé)舻腞TA處理來說，把襯底溫度是900℃以下，加熱時(shí)間是30秒以下作為例子做說明，然而不限定于此，這些RTA處理即使省略也行。因?yàn)樾纬蓚?cè)壁隔層13時(shí)和形成層間絕緣膜時(shí)，隨著硅襯底1升溫，能兼具這些RTA處理的緣故。
第1實(shí)施例中，在半導(dǎo)體器件的制造方法的熱處理方法方面，用高輝度光源進(jìn)行熱處理之前，象半導(dǎo)體器件的元件柵電極8這樣微細(xì)有凸起元件圖形的硅襯底1表面，形成折射率比氣氛高的，或具有光散射性的膜。因此，在硅襯底1上不會(huì)發(fā)生損傷，可用高輝度光源進(jìn)行熱處理。
這是因?yàn)?，用層間絕緣膜埋入微細(xì)地凸起的元件圖形間，能夠縮小微細(xì)凸起元件圖形與其周圍的折射率差，削弱硅襯底內(nèi)的光相干性，抑制因光能集中而發(fā)生熱點(diǎn)，可以降低集中的光能強(qiáng)度。就是，采用具有多孔性的層間絕緣膜，或者在層間絕緣膜表面添加比元件圖形間隔還要微細(xì)的凹凸的辦法，也能獲得硅襯底1光到達(dá)以前使光散射同樣的效果。
抑制熱點(diǎn)發(fā)生的結(jié)果，不會(huì)給硅襯底1造成損傷，可均勻地使硅襯底升溫，抑制半導(dǎo)體器件的元件電特性離散。進(jìn)而，因?yàn)榘雽?dǎo)體器件元件的微細(xì)化容易，所以能夠制造高性能的MOS晶體管。
(第2實(shí)施例)以半導(dǎo)體器件LSI的元件CMOS晶體管為例，說明有關(guān)本發(fā)明第2
有關(guān)第2實(shí)施例半導(dǎo)體器件，如圖9所示，具有硅襯底1；元件隔離區(qū)域4到6和37到39；柵絕緣膜7；柵電極8；源漏雜質(zhì)區(qū)域14，15、擴(kuò)散雜質(zhì)區(qū)域9、12、以及碳化硅層或氮化硅層35、36。
硅襯底1有nMOS區(qū)域和pMOS區(qū)域的多個(gè)元件區(qū)域。nMOS區(qū)域的硅襯底1上配置著p阱3。pMOS區(qū)域的襯底1上配置n阱2。
元件隔離區(qū)域4到6和37到39，設(shè)于硅襯底1的表面，隔離nMOS區(qū)域和pMOS區(qū)域的元件區(qū)域。元件隔離區(qū)域37到39包括與硅共價(jià)鍵的碳或氮。
柵絕緣膜7設(shè)在nMOS區(qū)域和pMOS區(qū)域的元件區(qū)域的上述硅襯底1上。
柵電極8設(shè)在柵絕緣膜7上。
源漏雜質(zhì)區(qū)域14，15設(shè)置在包括硅襯底1表面的nMOS區(qū)域和pMOS區(qū)域的元件區(qū)域。源漏雜質(zhì)區(qū)域14是導(dǎo)電型n型，與nMOS區(qū)域的元件區(qū)域p阱的導(dǎo)電型不同。源漏雜質(zhì)區(qū)域15的導(dǎo)電型n型，與pMOS區(qū)域的元件區(qū)域n阱導(dǎo)電型不同。
擴(kuò)散雜質(zhì)區(qū)域9、12設(shè)置包括硅襯底1表面的元件區(qū)域，設(shè)于柵電極8下邊，并接連源漏雜質(zhì)區(qū)域14、15。擴(kuò)散雜質(zhì)區(qū)域9的導(dǎo)電型是n型，與源漏雜質(zhì)區(qū)域14的導(dǎo)電型相同。擴(kuò)散雜質(zhì)區(qū)12的導(dǎo)電型是p型，與源漏雜質(zhì)區(qū)域15的導(dǎo)電型相同。
碳化硅層或氮化硅層35、36設(shè)在柵絕緣膜7下邊，而且設(shè)在源漏雜質(zhì)區(qū)域14，15下邊。并且，碳化硅層或氮化硅層35、36設(shè)置在元件隔離區(qū)域4到6和37到39下或下方。
第2實(shí)施例的半導(dǎo)體器件中，借助于碳化硅層或氮化硅層35、36，能夠耐受半導(dǎo)體器件的制造方法的熱處理時(shí)發(fā)生的應(yīng)力。而且，不僅硅襯底1的元件區(qū)域，而且碳化硅層35、36和包括與硅共價(jià)鍵碳的元件隔離區(qū)域37到39也隨光能發(fā)熱，所以可以均勻加熱硅襯底1。
有關(guān)第2實(shí)施例半導(dǎo)體器件的制造方法，把構(gòu)成半導(dǎo)體器件LSI元件的CMOS晶體管制造工序作為例子做說明。
首先，如圖10(a)所示，在p型硅(Si)襯底1的nMOS區(qū)域內(nèi)，形成p阱(well)層3，pMOS區(qū)域內(nèi)形成n阱層2。在p阱層3的周圍和n阱層2的周圍形成元件隔離區(qū)域4到6。
其次，如圖10(b)所示，使碳原子或氮原子離子化，在加速能量100keV、劑量1×1015cm-2條件下，離子注入硅襯底1。在襯底溫度1000℃下加熱硅襯底1大約1小時(shí)。通過該加熱處理，硅襯底1內(nèi)形成碳化硅層或氮化硅層35、36。硅原子和碳原子的共價(jià)鍵(Si-C)，或有硅原子和氮原子的共價(jià)鍵(Si-N)的元件隔離區(qū)域37到39是在元件隔離區(qū)域4到6下面形成的。還有，距注入碳或氮的硅襯底1表面的深度為100nm以上的深度是理想的。因此，元件特性不會(huì)惡化。注入的碳或氮的濃度，注入為1×1019～1×1022cm-3是理想的。因此，不會(huì)在硅襯底1發(fā)生晶體缺陷，但能變換折射率。
其次，如圖10(c)所示，形成柵絕緣膜7和柵電極8。柵絕緣膜7和柵電極8的形成可以實(shí)施與圖1(b)的第1實(shí)施例半導(dǎo)體裝置制造方法同樣的方法。
如圖11(d)所示，形成淺的n型擴(kuò)散雜質(zhì)區(qū)域9。n型擴(kuò)散雜質(zhì)區(qū)域9的形成可以實(shí)施與圖1(c)的第1實(shí)施例半導(dǎo)體器件的制造方法同樣的方法。
如圖11(e)所示，形成淺的p型擴(kuò)散雜質(zhì)區(qū)域12。p型擴(kuò)散雜質(zhì)區(qū)域12的形成可以實(shí)施與圖1(d)的第1實(shí)施例半導(dǎo)體器件的制造方法同樣的方法。
加熱硅襯底1，使硅襯底1的襯底預(yù)熱溫度上升到450℃，并維持在450℃。如圖11(f)所示，用氙閃光燈，對(duì)硅襯底1的表面照射氙閃光燈光18。就照射條件來說，例如，照射時(shí)間設(shè)為1ms，照射能量密度設(shè)為35J/cm2。通過該照射，注入離子后的擴(kuò)散雜質(zhì)被激活，同時(shí)恢復(fù)擴(kuò)散雜質(zhì)區(qū)域9、12的晶體缺陷。能夠降低鄰接?xùn)烹姌O8的淺擴(kuò)散雜質(zhì)區(qū)域9，12的電阻。還有，這個(gè)照射，可以更換成用鹵素?zé)舻腞TA處理。這種RTA處理的條件是與第1實(shí)施例半導(dǎo)體器件的制造方法的圖1(d)的用鹵素?zé)鬜TA處理相同。該RTA處理中，不會(huì)使擴(kuò)散雜質(zhì)擴(kuò)散到硅襯底1的深處，并恢復(fù)擴(kuò)散雜質(zhì)區(qū)域9、12的晶體缺陷。但是，有時(shí)擴(kuò)散雜質(zhì)未能充分激活。
如圖12(g)所示，形成側(cè)壁隔層13。側(cè)壁隔層13的形成可以實(shí)施與圖2(e)的第1實(shí)施例半導(dǎo)體器件的制造方法同樣的方法。
如圖12(h)所示，形成源漏雜質(zhì)區(qū)域14和15。并且，柵電極8中對(duì)nMOS區(qū)域注入磷、對(duì)pMOS區(qū)域注入硼的離子。源漏雜質(zhì)區(qū)域14與15的形成，和離子注入可以實(shí)施與圖2(f)的第1實(shí)施例半導(dǎo)體器件的制造方法同樣的方法。
加熱硅襯底1，使硅襯底1的襯底預(yù)熱溫度上升到450℃，并維持在450℃。如圖12(i)所示，用氙閃光燈，對(duì)硅襯底1的表面照射氙閃光燈光18。就照射條件來說，例如，照射時(shí)間設(shè)為1ms，照射能量密度設(shè)為35J/cm2。通過該照射，注入離子后的源漏雜質(zhì)和柵電極8中所注入的雜質(zhì)被激活，同時(shí)恢復(fù)源漏雜質(zhì)區(qū)域14、15和柵電極8的晶體缺陷。能夠降低鄰接?xùn)烹姌O8的深源漏雜質(zhì)區(qū)域14，15和柵電極8的電阻。并且，氙閃光燈光18的發(fā)光時(shí)間在100ms以下是理想的。因此，可使源漏雜質(zhì)區(qū)域14，15和柵電極全體發(fā)熱。更理想的是設(shè)定為1ms以下。因此，可使源漏雜質(zhì)區(qū)域14、15局部發(fā)熱。氙閃光燈光18的照射能量密度為100J/cm2以下是理想的。因此，可使源漏雜質(zhì)區(qū)域14，15局部發(fā)熱。襯底預(yù)熱溫度為600℃ 以下是理想的。因此，能夠抑制該預(yù)熱時(shí)雜質(zhì)的再擴(kuò)散。
最后，如圖9所示，形成氮化硅膜16和氧化硅膜17層疊的層間絕緣膜。氮化硅膜16和氧化硅膜17的形成可以實(shí)施與圖2(g)的第1實(shí)施例半導(dǎo)體器件的制造方法同樣的方法。還有，層間絕緣膜用常溫CVD法，以成膜溫度400℃，整個(gè)形成氧化硅膜也行。而后，在柵電極8和源漏雜質(zhì)區(qū)域14和15上的層間絕緣膜開連接孔。通過連接孔把柵布線連接到柵電極8。通過連接孔把源漏電極連接到源漏雜質(zhì)區(qū)域14和15。通過以上工序，完成了半導(dǎo)體器件。
第2實(shí)施例的半導(dǎo)體器件中，沒有在硅襯底1上形成晶體缺陷等損傷。注入柵電極8和雜質(zhì)區(qū)域9、12、14和15的雜質(zhì)也被充分激活了，因而降低柵電極8和雜質(zhì)區(qū)域9、12、14和15的電阻，在硅襯底1晶片上所配置的多個(gè)元件薄層電阻的面內(nèi)離散σ也控制在未滿1％內(nèi)。根據(jù)硅對(duì)襯底1晶片上所配置的多個(gè)元件nMOS區(qū)域的p阱3和雜質(zhì)區(qū)域9、14的pn結(jié)結(jié)漏電流的晶片面內(nèi)的面內(nèi)分布累積幾率，可以認(rèn)為結(jié)漏電流小，形成了良好的pn結(jié)。這樣，半導(dǎo)體器件的元件特性提高了。
而且，如圖13所示，對(duì)于襯底預(yù)熱溫度和照射能量密度，可見存在能夠形成低電阻低漏電流的雜質(zhì)區(qū)域9、12、14和15的工藝條件區(qū)域43。如襯底預(yù)熱溫度和照射能量密度過大的話，硅襯底1上就發(fā)生滑移和裂紋。如襯底預(yù)熱溫度和照射能量密度過小的話，就對(duì)硅襯底1注入的雜質(zhì)不能充分地激活。而且，可知提高襯底預(yù)熱溫度的話，可降低照射能量密度。這就是與第1實(shí)施例的圖6的工藝條件區(qū)域20同樣的傾向。而且，和第1實(shí)施例的圖6的工藝條件區(qū)域20相比，工藝條件區(qū)域43，照射能量密度擴(kuò)大到更大的區(qū)域。還有，第2實(shí)施例中制造半導(dǎo)體器件時(shí)的工藝條件，相當(dāng)于圖13的點(diǎn)22，處于工藝條件區(qū)域43里面。
用于制造第2實(shí)施例半導(dǎo)體器件的工藝條件區(qū)域43擴(kuò)大的理由如以下。
構(gòu)成半導(dǎo)體器件的元件的材料折射率n多半分布在1.4～5.0之間。向這些元件照射閃光燈光18時(shí)，閃光燈光18成為其波長從可見光到紅外光的連續(xù)光譜，隨著波長而折射率n變化，因而每種波長折射角不同。并且，作為被處理襯底的硅襯底1，具有起因于能帶構(gòu)造的吸收光譜。由吸收光譜可知，硅襯底1吸收可見光，然而不吸收紅外光。故此，可以認(rèn)為是，是從折射率n為1的氣氛向硅襯底1和元件隔離區(qū)域4到6入射閃光燈光18的話，在硅襯底1和元件隔離區(qū)域4到6的表面，閃光燈光18的尤其紅外光，因透鏡效應(yīng)，即因不同的波長光之間不同折射率而會(huì)聚，隨該透鏡效應(yīng)而使硅襯底1局部發(fā)熱。
進(jìn)而，如圖14所示，和圖8同樣，在熱點(diǎn)26到29發(fā)生的位置，配置碳化硅層或氮化硅層35、36。即，距比熱點(diǎn)26和27接近硅襯底1的表面處，配置碳化硅層或氮化硅層35、36的上面41。距比熱點(diǎn)29遠(yuǎn)離硅襯底1的表面處，配置碳化硅層或氮化硅層35、36的下面42。在熱點(diǎn)26到29發(fā)生的位置，由于材料由硅換成碳化硅或氮化硅，折射率也改變了，因而不會(huì)形成熱點(diǎn)26到29。
熱點(diǎn)26、27是距二次光源32離開1.5波長，熱點(diǎn)28離開2.5波長，熱點(diǎn)29是離開6.5波長。具體點(diǎn)說，熱點(diǎn)26、27距硅襯底1表面的深度如設(shè)定二次光源32的波長為可見光400mn，則是大約150nm。熱點(diǎn)28距硅襯底1表面的深度，如設(shè)定二次光源32的波長為可見光400nm，就是大約250nm。熱點(diǎn)點(diǎn)29距硅襯底1表面的深度如設(shè)定二次光源32的波長為可光400mn，就是大約650nm。從以上，碳化硅層或氮化硅層35、36的上面41是距硅襯底1表面大約比150nm要淺是理想的。否則就，大約比250nm要淺是理想的。碳化硅層或氮化硅層35、36的下面42是距硅襯底1表面大約比650nm還深是理想的。否則就，大約比250nm還深是理想的。
把碳注入硅襯底1中的場合，元件隔離區(qū)域37到39中也注入碳，元件隔離區(qū)域37到39也能變成具有閃光燈光18的光吸收性，可以提高硅襯底1晶片的均勻加熱性。碳化硅層35、36提高硅襯底1的抗熱應(yīng)力性能。不會(huì)也伴隨熱點(diǎn)發(fā)生的應(yīng)力對(duì)硅襯底1造成損傷，能夠供給充分的能量。通過更加充分進(jìn)行對(duì)雜質(zhì)的激活，可達(dá)成降低薄層電阻和提高均一性。
并且，倘若由氮化硅層35、36，和碳化硅層不同，沒有對(duì)閃光燈光18的光吸收性，因而會(huì)降低熱點(diǎn)的光吸收量，使折射率變化，因而能夠抑制熱點(diǎn)的發(fā)生和強(qiáng)度。并且，氮化硅層35、36提高了硅襯底1的抗熱應(yīng)力性能。
還有，第2實(shí)施例中，剛形成圖10(b)的元件隔離區(qū)域4到6以后形成碳化硅層或者氮化硅層35、36，然而本發(fā)明不限定于此，只要氙閃光燈的閃光燈光18照射前可以說都行。但是，如果使元件隔離區(qū)域4到6具有光吸收性，即使為避免元件的晶體管驅(qū)動(dòng)力惡化，在元件隔離區(qū)域4到6形成以后到源漏區(qū)域14，15形成之前，柵絕緣膜7的成膜之前，形成碳化硅層或氮化硅層35、36是理想的。
通過預(yù)先對(duì)硅襯底1導(dǎo)入碳、氮等雜質(zhì)，就不會(huì)在硅襯底1發(fā)生損傷，可用高輝度的光源進(jìn)行熱處理。這是因?yàn)?，由于把雜質(zhì)注入硅襯底1中，施加再結(jié)晶處理，硅襯底1中形成硬化層的碳化硅層或氮化硅層35、36的緣故。提高對(duì)閃光燈光18等高輝度光能照射發(fā)熱的抗熱應(yīng)力性能。并且，減少熱點(diǎn)發(fā)生位置的光吸收性，能防止焦耳熱發(fā)生，會(huì)抑制襯底損傷。工藝條件區(qū)域擴(kuò)大，關(guān)系到工藝的穩(wěn)定性。結(jié)果，硅襯底1內(nèi)不發(fā)生損傷，可進(jìn)行光照射強(qiáng)度很強(qiáng)的瞬間性熱處理。而且，半導(dǎo)體器件的微細(xì)化就容易，能夠制造高性能的MOS晶體管。
(第3實(shí)施例)以半導(dǎo)體器件LSI的元件CMOS晶體管為例，說明有關(guān)本發(fā)明第3
如圖15所示，有關(guān)第3實(shí)施例半導(dǎo)體器件，與圖9的第2實(shí)施例半導(dǎo)體器件相比，碳化硅層或氮化硅層35的配置位置不同。碳化硅層或氮化硅層35設(shè)置在硅襯底1的背面上。
以半導(dǎo)體器件LSI的元件CMOS晶體管的制造工序?yàn)槔?，說明有關(guān)第3實(shí)施例半導(dǎo)體器件的制造方法。
首先，如圖16(a)所示，在硅襯底1的背面，用等離子CVD法，形成碳化硅層或氮化硅層35。碳化硅層或氮化硅層35的膜厚設(shè)為1μm。還有，碳化硅層或窒化硅層35的形成，采用從硅襯底1的背面向硅襯底1，注入碳原子或氮原子的辦法也行。碳原子或氮原子的注入，通過對(duì)換硅襯底1的表面和背面，可與圖10(b)的第2實(shí)施例半導(dǎo)體器件的制造方法同樣實(shí)施。
如圖16(b)所示，在p型硅襯底1的nMOS區(qū)域內(nèi)形成p阱(well)層3、pMOS區(qū)域內(nèi)形成n阱層2。在p阱層3的周圍和n阱層2的周圍形成元件隔離區(qū)域4到6。
如圖16(c)所示，形成柵絕緣膜7和柵電極8。絕緣膜7和柵電極8的形成，可與圖10(c)的第2實(shí)施例半導(dǎo)體器件的制造方法和圖1(b)的第1實(shí)施例半導(dǎo)體器件的制造方法同樣實(shí)施。以下，與圖11(d)到圖12(i)的第2實(shí)施例半導(dǎo)體器件的制造方法同樣實(shí)施。而且，能夠完成第3實(shí)施例的半導(dǎo)體器件。還有，閃光燈18照射的條件，變更如以下。
如圖17所示，如果第1和第2實(shí)施例中的襯底預(yù)熱溫度450℃，拉伸應(yīng)力超過120Mpa時(shí)，通常硅襯底1的晶片上，就發(fā)生滑移和裂紋。因此，設(shè)定板預(yù)熱溫度為更容易發(fā)生裂紋的500℃。如果襯底預(yù)熱溫度500℃，拉伸應(yīng)力超過100Mpa時(shí)，通常硅襯底的晶片上，就發(fā)生滑移和裂紋。
而且，閃光燈18的照射時(shí)間設(shè)為3ms，照射能量密度設(shè)為35J/cm2。如圖18和圖19所示，剛照射之后的拉伸應(yīng)力是以硅襯底1的背面為最高，達(dá)到了130Mpa。但是，硅襯底1的晶片上不發(fā)生滑移和裂紋。即，可在圖13的工藝條件區(qū)域43中獲得工藝條件23。還有，將碳化硅層或氮化硅層35設(shè)在硅襯底1的背面上或附近是令人滿意的。由此，因?yàn)楣枰r底1的背面，剛照射之后是拉伸應(yīng)力成為最大的地點(diǎn)，在此地點(diǎn)可配置碳化硅層或氮化硅層35的緣故。從硅襯底1的表面到背面為止的由背面起設(shè)置碳化硅層或氮化硅層35也可以。所以要從硅襯底1的表面到背面的由背面起的地點(diǎn)，是因?yàn)榘l(fā)生拉伸應(yīng)力。并且，背面發(fā)生的拉伸應(yīng)力，起因于表面壓縮應(yīng)力，因而為抑制壓縮應(yīng)力的增大，象第2實(shí)施例的半導(dǎo)體器件那樣，在表面的附近配置碳化硅層或氮化硅層35，有效地防止滑移發(fā)生。
還有，上述實(shí)施例中，作為照射光的光源，雖然說明了有關(guān)使用氙閃光燈的退火裝置的情況，但是本發(fā)明不限定于此，有關(guān)象激光器那樣的高輝度發(fā)光的可能光源也能應(yīng)用。此外，在不脫離本發(fā)明宗旨的范圍內(nèi)，還可實(shí)施各式各樣變化。
如以上說過的一樣，按照本發(fā)明，就能夠提供半導(dǎo)體襯底上不發(fā)生滑移和缺陷，而可以形成淺pn結(jié)的半導(dǎo)體器件的制造方法。
并且，按照本發(fā)明，就能夠提供半導(dǎo)體襯底上沒有滑移和缺陷，而具有淺pn結(jié)的半導(dǎo)體器件。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，其特征是包括在硅襯底上形成隔離元件區(qū)域的元件隔離區(qū)域；在所述元件區(qū)域的所述硅襯底上成膜柵絕緣膜；在所述柵絕緣膜上形成柵電極；通過以所述柵電極為掩模的離子注入，在包括所述硅襯底表面的所述元件區(qū)域，形成注入源漏雜質(zhì)的源漏雜質(zhì)區(qū)域；進(jìn)行不使所述源漏雜質(zhì)擴(kuò)散，恢復(fù)所述源漏雜質(zhì)區(qū)域晶體性的熱處理；在所述元件隔離區(qū)域、所述硅襯底和所述柵電極上形成層間絕緣膜；以及介以所述層間絕緣膜對(duì)所述硅襯底照射所述在層間絕緣膜不吸收而在所述硅襯底吸收的光加熱所述硅襯底，不擴(kuò)散所述源漏雜質(zhì)，但激活所述源漏雜質(zhì)。
2.按照權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征是還包括形成所述源漏雜質(zhì)區(qū)域之前，通過以所述柵電極為掩模的離子注入，在包括所述硅襯底表面的所述元件區(qū)域，形成注入擴(kuò)散雜質(zhì)的擴(kuò)散雜質(zhì)區(qū)域；進(jìn)行不使所述擴(kuò)散雜質(zhì)擴(kuò)散，恢復(fù)所述擴(kuò)散雜質(zhì)區(qū)域晶體性的熱處理；以及在所述柵電極側(cè)面上形成側(cè)壁隔層。
3.按照權(quán)利要求1或2所述的半導(dǎo)體器件的制造方法，其特征是形成所述層間絕緣膜是在所述元件隔離區(qū)域，在所述硅襯底和所述柵電極上形成多孔性的膜。
4.按照權(quán)利要求1到3的任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征是形成所述層間絕緣膜，包括使所述層間絕緣膜表面平坦化。
5.一種半導(dǎo)體器件的制造方法，其特征是包括在硅襯底上形成碳化硅層或氮化硅層；在所述硅襯底上形成隔離元件區(qū)域的元件隔離區(qū)域；在所述元件區(qū)域的所述硅襯底上成膜柵絕緣膜；在所述柵絕緣膜上形成柵電極；通過以所述柵電極為掩模的離子注入，在包括所述硅襯底表面的所述元件區(qū)域，形成注入雜質(zhì)后的源漏雜質(zhì)區(qū)域；對(duì)所述硅襯底照射被所述硅襯底吸收的光加熱所述硅襯底，不擴(kuò)散所述雜質(zhì)，但激活所述雜質(zhì)。
6.按照權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征是還包括在形成所述源漏雜質(zhì)區(qū)域之前，通過以所述柵電極為掩模的離子注入，在包括所述硅襯底表面的所述元件區(qū)域，形成注入擴(kuò)散雜質(zhì)的擴(kuò)散雜質(zhì)區(qū)域；以及在所述柵電極側(cè)面上形成側(cè)壁隔層。
7.按照權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征是還包括進(jìn)行不使所述雜質(zhì)擴(kuò)散，而恢復(fù)所述擴(kuò)散雜質(zhì)區(qū)域晶體性的熱處理。
8.按照權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征是還包括介以所述層間絕緣膜對(duì)所述硅襯底照射所述光加熱所述硅襯底，不使所述擴(kuò)散雜質(zhì)擴(kuò)散，而激活所述擴(kuò)散雜質(zhì)。
9.按照權(quán)利要求1或5所述的半導(dǎo)體器件的制造方法，其特征是形成所述源漏雜質(zhì)區(qū)域是在所述碳化硅層或所述氮化硅層的上方形成上述源漏雜質(zhì)區(qū)域。
10.按照權(quán)利要求5到8任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征是形成所述碳化硅層或氮化硅層是從所述柵絕緣膜下面到所述碳化硅層或所述氮化硅層的上面的距離，短于在所述硅襯底的所述光波長的1.5倍。
11.按照權(quán)利要求5到8任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征是形成所述碳化硅層或氮化硅層，包括用離子注入對(duì)所述硅襯底注入碳原子或氮原子；和加熱所述硅襯底，使所述碳原子或所述氮原子和所述硅襯底的硅原子形成共價(jià)鍵。
12.按照權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征是注入所述碳原子或氮原子是對(duì)所述硅襯底從表面注入所述碳原子或所述氮原子。
13.按照權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征是注入所述碳原子或氮原子是對(duì)所述硅襯底從背面注入所述碳原子或所述氮原子。
14.按照權(quán)利要求5到8任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征是形成所述碳化硅層或氮化硅層是在所述硅襯底的背面形成所述碳化硅層或所述氮化硅層。
15.一種半導(dǎo)體器件，特征在于包括具有多個(gè)元件區(qū)域的硅襯底；設(shè)于所述硅襯底表面，隔離所述元件區(qū)域的元件隔離區(qū)域；設(shè)于所述元件區(qū)域的所述硅襯底上的柵絕緣膜；設(shè)于所述柵絕緣膜上的柵電極；具有設(shè)于包括所述硅襯底表面的所述元件區(qū)域，與所述元件區(qū)域的導(dǎo)電型不同的導(dǎo)電型的源漏雜質(zhì)區(qū)域；設(shè)于所述柵絕緣膜下方的碳化硅層或氮化硅層。
16.按照權(quán)利要求15所述的半導(dǎo)體器件，其特征是具有設(shè)于包括所述硅襯底表面的所述元件區(qū)域，設(shè)于所述柵電極下方，接連于所述源漏雜質(zhì)區(qū)域，并具有與所述源漏雜質(zhì)區(qū)域的導(dǎo)電型相同導(dǎo)電型的擴(kuò)散雜質(zhì)區(qū)域。
17.按照權(quán)利要求15或16所述的半導(dǎo)體器件，其特征是所述碳化硅層或所述氮化硅層設(shè)置在所述源漏雜質(zhì)區(qū)域的下方。
18.按照權(quán)利要求15到17任一項(xiàng)所述的半導(dǎo)體器件，其特征是所述碳化硅層或所述氮化硅層設(shè)置在所述元件隔離區(qū)域之下或下方。
19.按照權(quán)利要求15到17任一項(xiàng)所述的半導(dǎo)體器件，其特征是所述碳化硅層或所述氮化硅層設(shè)置在由所述背面起的所述硅襯底的所述表面到所述背面。
20.按照權(quán)利要求15到17任一項(xiàng)所述的半導(dǎo)體器件，其特征是所述碳化硅層或所述氮化硅層設(shè)置在相對(duì)所硅襯底的所述表面的背面之上或附近。
全文摘要
本發(fā)明提供半導(dǎo)體襯底上不發(fā)生滑移和缺陷，而可以形成淺pn結(jié)的半導(dǎo)體器件的制造方法。硅襯底上形成元件區(qū)域和元件隔離區(qū)域，元件區(qū)域上形成柵絕緣膜和柵電極。以柵電極為掩模，形成注入源漏雜質(zhì)的源漏雜質(zhì)區(qū)域。進(jìn)行不讓源漏雜質(zhì)擴(kuò)散，恢復(fù)源漏雜質(zhì)區(qū)域晶體性的熱處理。在元件隔離區(qū)域、硅襯底和柵電極上形成層間絕緣膜。介以層間絕緣膜對(duì)硅襯底照射層間絕緣膜不吸收而由硅襯底吸收的光加熱硅襯底，不讓源漏雜質(zhì)擴(kuò)散，但激活源漏雜質(zhì)。
文檔編號(hào)H01L21/8238GK1574292SQ20041004816
公開日2005年2月2日 申請日期2004年6月16日 優(yōu)先權(quán)日2003年6月17日
發(fā)明者伊藤貴之 申請人:株式會(huì)社東芝